CN113971144B - 一种用于多处理器优先级仲裁的动态混合彩票方法 - Google Patents

一种用于多处理器优先级仲裁的动态混合彩票方法 Download PDF

Info

Publication number
CN113971144B
CN113971144B CN202111254497.6A CN202111254497A CN113971144B CN 113971144 B CN113971144 B CN 113971144B CN 202111254497 A CN202111254497 A CN 202111254497A CN 113971144 B CN113971144 B CN 113971144B
Authority
CN
China
Prior art keywords
master device
lottery
master
time
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111254497.6A
Other languages
English (en)
Other versions
CN113971144A (zh
Inventor
程知
蔡佳楠
何立新
张新
颜士喆
朱家兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University
Huainan Normal University
Original Assignee
Hefei University
Huainan Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University, Huainan Normal University filed Critical Hefei University
Priority to CN202111254497.6A priority Critical patent/CN113971144B/zh
Publication of CN113971144A publication Critical patent/CN113971144A/zh
Application granted granted Critical
Publication of CN113971144B publication Critical patent/CN113971144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C15/00—Generating random numbers; Lottery apparatus
    • G07C15/006—Generating random numbers; Lottery apparatus electronically

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Time Recorders, Dirve Recorders, Access Control (AREA)

Abstract

本发明涉及一种用于多处理器优先级仲裁的动态混合彩票方法，包括：彩票产生器动态产生每个主设备的初始彩票数，在设定的区间范围内，该初始彩票数在每个时钟周期内取任意值；根据请求时间的先后次序，计算每个主设备的时间权重f(t)；计算每个主设备在考虑时间权重后的彩票持有总数；随机数生成器产生随机数，将该随机数与每个主设备的彩票持有总数进行比较，选中相应的主设备进行输出。本发明既考虑到为较高的优先级的主设备赋予数量较多的彩票数，又考虑到主设备获得的彩票数受到主设备发出请求的时间影响，请求的时间越早，那么彩票数也越多；提出时间权重函数修正了现有的彩票计算方法，使得彩票数计算充分考虑了请求时间的要素。

Description

一种用于多处理器优先级仲裁的动态混合彩票方法
技术领域
本发明涉及集成电路设计技术领域，尤其是一种用于多处理器优先级仲裁的动态混合彩票方法。
背景技术
对于具有多处理器的板级***而言，当存在多个主设备请求争用同一个传输通道时，彩票优先级因其能够对不同的设备赋予不同权重的优先级，越高优先级的设备具有更多的彩票数，具有较为广泛的用途。但是常规的彩票优先级，无论是静态彩票优先级，还是动态彩票优先级，均没有考虑消息请求的时间，只依据产生的彩票数来决定对哪个设备进行响应，这就导致有些请求尽管很早，但却可能一直得不到响应。
在一些特定的场合，要求主从设备之间的信息传输达到负载均衡，那么上述方式就会导致有的设备一直处于“忙碌”状态，另一些设备一直处于“空闲”状态，很显然这是不利于设备间的信息流的均衡分配。那么能否在兼顾设备优先级的前提下，适当将请求时间的先后次序这一因素考虑进去，如何在原有优先级的基础上，体现出请求时间这个变量，是急需解决的问题。
发明内容
本发明的目的在于提供一种兼顾彩票优先级和先来先服务的仲裁方法，利用请求时间对彩票优先级进行调制的用于多处理器优先级仲裁的动态混合彩票方法。
为实现上述目的，本发明采用了以下技术方案：一种用于多处理器优先级仲裁的动态混合彩票方法，该方法包括下列顺序的步骤：
该方法包括下列顺序的步骤：
(1)彩票产生器动态产生每个主设备的初始彩票数，在设定的区间范围内，该初始彩票数在每个时钟周期内取任意值；
(2)根据请求时间的先后次序，计算每个主设备的时间权重f(t)；
(3)计算每个主设备在考虑时间权重后的彩票持有总数；
(4)随机数生成器产生随机数，将该随机数与第(3)步得到的每个主设备的彩票持有总数进行比较，选中相应的主设备进行输出。
在步骤(2)中，每个主设备的时间权重f(t)的计算公式如下：
f(t)＝(n-i+1)/n(1)
式中，n为主设备总数；i为发出请求的次序，该次序与请求时间的先后次序对应；
按照请求时间分配权重，请求时间越早的设备，则权重越大；假定主设备总数为n,主设备请求的次序为i,则主设备请求的时间权重为(n-i+1)/n，因此，请求时间最早的设备，即第1个请求的设备，其权重为1,随着时间依次后移，主设备的时间权重依次为(n-1)/n,(n-2)/n,...,2/n,1/n。
所述步骤(3)具体是指：将时间权重加入到彩票发生器产生的彩票数量中，得到每个主设备在考虑时间权重后的彩票持有总数：
假定有n个主设备，每个主设备产生的彩票持有总数分别为s0＝r0*b0f0(t)，s1＝r1*b1f1(t)+s0，s2＝r2*b2f2(t)+s1，...，sn-1＝rn-1*bn-1fn-1(t)+sn-2，sn＝rn*bnfn(t)+sn-1；其中，r0,r1,r2,rn-1,rn分别为主设备0，主设备1，主设备2，...,主设备n-1和主设备n的初始分配彩票数，在动态彩票优先级方法中，该彩票数随时间动态变化；b0，b1，b2，...，bn-1，bn分别表示主设备0，主设备1，主设备2，...,主设备n-1和主设备n是否发出了请求，若发出请求，其值为1，否则为0；f0，f1，f2，...，fn-1，fn分别表示主设备0，主设备1，主设备2，...,主设备n-1和主设备n的时间权重。
所述步骤(4)具体是指：由随机数生成器生成随机数C，若C的数值位于(0,s0)范围内，选中第一个主设备；若C的数值位于(s0,s1)范围内，选中第二个主设备；若C的数值位于(s1,s2)范围内，选中第三个主设备；若C的数值位于(sn-1,sn)范围内，选中第n个主设备；在请求信号有效并且允许信号有效的情况下，将选中的设备作为优先级最高的设备进行输出。
由上述技术方案可知，本发明的有益效果为：第一，本发明既考虑到为较高的优先级的主设备赋予数量较多的彩票数，又考虑到主设备获得的彩票数受到主设备发出请求的时间影响，在其他条件不变的情况下，请求的时间越早，那么彩票数也越多；第二，本发明提出了时间权重的函数表达式，该权重函数与请求时间的先后次序成正比，请求时间越早，那么权重函数的值越大；第三，本发明利用提出的时间权重函数修正了现有的彩票计算方法，使得彩票数计算充分考虑了时间的要素。
附图说明
图1为时间权重分配示意图；
图2为请求时间调制的动态混合彩票仲裁优先级示意图；
图3为四个主设备在彩票优先级仲裁方法中的时间权重示意图；
图4为本发明的方法流程图。
具体实施方式
如图4所示，一种用于多处理器优先级仲裁的动态混合彩票方法，该方法包括下列顺序的步骤：
该方法包括下列顺序的步骤：
(1)彩票产生器动态产生每个主设备的初始彩票数，在设定的区间范围内，该初始彩票数在每个时钟周期内取任意值；彩票产生器可以用一个随机数发生器来实现；
(2)根据请求时间的先后次序，计算每个主设备的时间权重f(t)；
(3)计算每个主设备在考虑时间权重后的彩票持有总数；
(4)随机数生成器产生随机数，将该随机数与第(3)步得到的每个主设备的彩票持有总数进行比较，选中相应的主设备进行输出。
在步骤(2)中，每个主设备的时间权重f(t)的计算公式如下：
f(t)＝(n-i+1)/n(1)
式中，n为主设备总数；i为发出请求的次序，该次序与请求时间的先后次序对应；
按照请求时间分配权重，请求时间越早的设备，则权重越大；假定主设备总数为n,主设备请求的次序为i,则主设备请求的时间权重为(n-i+1)/n，因此，请求时间最早的设备，即第1个请求的设备，其权重为1,随着时间依次后移，主设备的时间权重依次为(n-1)/n,(n-2)/n,...,2/n,1/n。
所述步骤(3)具体是指：将时间权重加入到彩票发生器产生的彩票数量中，得到每个主设备在考虑时间权重后的彩票持有总数：
假定有n个主设备，每个主设备产生的彩票持有总数分别为s0＝r0*b0f0(t)，s1＝r1*b1f1(t)+s0，s2＝r2*b2f2(t)+s1，...，sn-1＝rn-1*bn-1fn-1(t)+sn-2，sn＝rn*bnfn(t)+sn-1；其中，r0,r1,r2,rn-1,rn分别为主设备0，主设备1，主设备2，...,主设备n-1和主设备n的初始分配彩票数，在动态彩票优先级方法中，该彩票数随时间动态变化；b0，b1，b2，...，bn-1，bn分别表示主设备0，主设备1，主设备2，...,主设备n-1和主设备n是否发出了请求，若发出请求，其值为1，否则为0；f0，f1，f2，...，fn-1，fn分别表示主设备0，主设备1，主设备2，...,主设备n-1和主设备n的时间权重。
所述步骤(4)具体是指：由随机数生成器生成随机数C，若C的数值位于(0,s0)范围内，选中第一个主设备；若C的数值位于(s0,s1)范围内，选中第二个主设备；若C的数值位于(s1,s2)范围内，选中第三个主设备；若C的数值位于(sn-1,sn)范围内，选中第n个主设备；在请求信号有效并且允许信号有效的情况下，将选中的设备作为优先级最高的设备进行输出。在这里，请求信号是指主设备发出的b0、b1、b2和b3，请求信号有效时，取值为1，请求信号无效时，取值为0；允许信号是指应答设备发出的g0、g1、g2、g3，允许信号有效时，取值为1，允许信号无效时，取值为0。
以下结合图1至4对本发明作进一步的说明。
如图1所示，Master X,Master Y,...,Master K,Master Q,...,Master C,MasterD,按照时间先后次序依次进入循环队列。假定主设备总数为n,请求时间分配权重如下：
假定主设备总数为n,主设备请求的次序为i,则主设备请求的时间权重为(n-i+1)/n，因此，请求时间最早的设备，即第1个请求的设备，其权重为1,随着时间依次后移，主设备的时间权重依次为(n-1)/n,(n-2)/n,...,2/n,1/n。
如图2所示，在传统的动态彩票优先级仲裁的基础上，在产生的彩票数量中加入了请求时间的变量。图中r0,r1,r2和r3分别为主设备0，主设备1，主设备2，主设备3初始分配彩票数，不同的主设备在每个时钟周期对应的彩票数是动态变化的。传统的主设备需求信号是一个与时间无关的布尔变量，当有请求时，该需求信号设为1；当没有请求时，该需求信号设为0。与传统的动态彩票产生方式不同，本发明提出将需求信号设置为与时间相关的函数，即b0f0(t)、b1f1(t)、b2f2(t)和b3f3(t)，其中b0、b1、b2和b3为布尔变量，表示是否发出请求信号，取值仅为0或者1。f0(t)、f1(t)、f2(t)和f3(t)为与时间相关的权重函数。在r0,r1,r2和r3，以及b0f0(t)、b1f1(t)、b2f2(t)和b3f3(t)的共同作用下，产生的彩票数分别为s0＝r0*b0f0(t)、s1＝r1*b1f1(t)+s0、s2＝r2*b2f2(t)+s1和s3＝r3*b3f3(t)+s2。此时，由随机数生成器产生的随机数与s0、s1、s2以及s3相比较，产生优先级次序，g0、g1、g2、g3表示允许信号，在允许信号有效情况下，依次选出优先级最高的主设备进行响应。
如图3所示，4个主设备，若主设备0，主设备1，主设备2，主设备3依据时间先后次序进队的次序分别为第2个入队，第4个入队，第3个入队，第1个入队。则根据公式(n-i+1)/n(式中n为设备总数，i为入队次序，次序越靠前，意味着请求时间越早)，主设备0，主设备1，主设备2，主设备3的时间权重分别为：3/4，1/4，2/4,1。
依据图3中计算的时间权重，则图(2)中彩票发生器产生的每个主设备彩票持有总数s0，s1，s2和s3可写为公式(1)
式中，表示向上取整，r0,r1,r2和r3为每个主设备初始彩票持有数，b0、b1、b2和b3表示是否发出请求信号，若有请求，其取值为1，否则为0。
综上所述，本发明既考虑到为较高的优先级的主设备赋予数量较多的彩票数，又考虑到主设备获得的彩票数受到主设备发出请求的时间影响，在其他条件不变的情况下，请求的时间越早，那么彩票数也越多；第二，本发明提出了时间权重的函数表达式，该权重函数与请求时间的先后次序成正比，请求时间越早，那么权重函数的值越大；第三，本发明利用提出的时间权重函数修正了现有的彩票计算方法，使得彩票数计算充分考虑了时间的要素。

Claims (3)

1.一种用于多处理器优先级仲裁的动态混合彩票方法，其特征在于：该方法包括下列顺序的步骤：
(1)彩票产生器动态产生每个主设备的初始彩票数，在设定的区间范围内，该初始彩票数在每个时钟周期内取任意值；
(2)根据请求时间的先后次序，计算每个主设备的时间权重f(t)；
(3)计算每个主设备在考虑时间权重后的彩票持有总数；
(4)随机数生成器产生随机数，将该随机数与第(3)步得到的每个主设备的彩票持有总数进行比较，选中相应的主设备进行输出；
在步骤(2)中，每个主设备的时间权重f(t)的计算公式如下：
f(t)＝(n-i+1)/n (1)
式中，n为主设备总数；i为发出请求的次序，该次序与请求时间的先后次序对应；
按照请求时间分配权重，请求时间越早的设备，则权重越大；假定主设备总数为n,主设备请求的次序为i,则主设备请求的时间权重为(n-i+1)/n，因此，请求时间最早的设备，即第1个请求的设备，其权重为1,随着时间依次后移，主设备的时间权重依次为(n-1)/n,(n-2)/n,...,2/n,1/n。
2.根据权利要求1所述的用于多处理器优先级仲裁的动态混合彩票方法，其特征在于：所述步骤(3)具体是指：将时间权重加入到彩票发生器产生的彩票数量中，得到每个主设备在考虑时间权重后的彩票持有总数：
假定有n个主设备，每个主设备产生的彩票持有总数分别为s0＝r0*b0f0(t)，s1＝r1*b1f1(t)+s0，s2＝r2*b2f2(t)+s1，...，sn-1＝rn-1*bn-1fn-1(t)+sn-2，sn＝rn*bnfn(t)+sn-1；其中，r0,r1,r2,rn-1,rn分别为主设备0，主设备1，主设备2，...,主设备n-1和主设备n的初始分配彩票数，在动态彩票优先级方法中，该彩票数随时间动态变化；b0，b1，b2，...，bn-1，bn分别表示主设备0，主设备1，主设备2，...,主设备n-1和主设备n是否发出了请求，若发出请求，其值为1，否则为0；f0，f1，f2，...，fn-1，fn分别表示主设备0，主设备1，主设备2，...,主设备n-1和主设备n的时间权重。
3.根据权利要求1所述的用于多处理器优先级仲裁的动态混合彩票方法，其特征在于：所述步骤(4)具体是指：由随机数生成器生成随机数C，若C的数值位于(0,s0)范围内，选中第一个主设备；若C的数值位于(s0,s1)范围内，选中第二个主设备；若C的数值位于(s1,s2)范围内，选中第三个主设备；若C的数值位于(sn-1,sn)范围内，选中第n个主设备；在请求信号有效并且允许信号有效的情况下，将选中的设备作为优先级最高的设备进行输出。
CN202111254497.6A 2021-10-27 2021-10-27 一种用于多处理器优先级仲裁的动态混合彩票方法 Active CN113971144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111254497.6A CN113971144B (zh) 2021-10-27 2021-10-27 一种用于多处理器优先级仲裁的动态混合彩票方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111254497.6A CN113971144B (zh) 2021-10-27 2021-10-27 一种用于多处理器优先级仲裁的动态混合彩票方法

Publications (2)

Publication Number Publication Date
CN113971144A CN113971144A (zh) 2022-01-25
CN113971144B true CN113971144B (zh) 2024-04-16

Family

ID=79588574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111254497.6A Active CN113971144B (zh) 2021-10-27 2021-10-27 一种用于多处理器优先级仲裁的动态混合彩票方法

Country Status (1)

Country Link
CN (1) CN113971144B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115580585B (zh) * 2022-11-17 2023-05-12 沐曦集成电路(南京)有限公司 一种基于仲裁器的均衡仲裁方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463624A (en) * 1994-04-15 1995-10-31 Dsc Communications Corporation Bus arbitration method for telecommunications switching
US5956493A (en) * 1996-03-08 1999-09-21 Advanced Micro Devices, Inc. Bus arbiter including programmable request latency counters for varying arbitration priority
CN102576350A (zh) * 2009-08-21 2012-07-11 谷歌公司 高速缓存信息的***及方法
CN103299271A (zh) * 2011-01-11 2013-09-11 惠普发展公司，有限责任合伙企业 并发请求调度
CN107301546A (zh) * 2017-05-03 2017-10-27 北京众享比特科技有限公司 随机数生成和应用方法及装置
JP2021082103A (ja) * 2019-11-21 2021-05-27 ルネサスエレクトロニクス株式会社 調停回路、データ転送システム、及び、調停回路による調停方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6877053B2 (en) * 2001-01-03 2005-04-05 Nec Corporation High performance communication architecture for circuit designs using probabilistic allocation of resources
US11538513B2 (en) * 2019-08-16 2022-12-27 Micron Technology, Inc. Memory element for weight update in a neural network
DE102019128651A1 (de) * 2019-10-23 2021-04-29 Infineon Technologies Ag Vorrichtung für einen digitalen Eindraht-Bus, Master-Vorrichtung, Sensor und Verfahren zum Zuweisen von Adressen an mehrere Vorrichtungen auf einem digitalen Eindraht-Bus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463624A (en) * 1994-04-15 1995-10-31 Dsc Communications Corporation Bus arbitration method for telecommunications switching
US5956493A (en) * 1996-03-08 1999-09-21 Advanced Micro Devices, Inc. Bus arbiter including programmable request latency counters for varying arbitration priority
CN102576350A (zh) * 2009-08-21 2012-07-11 谷歌公司 高速缓存信息的***及方法
CN103299271A (zh) * 2011-01-11 2013-09-11 惠普发展公司，有限责任合伙企业 并发请求调度
CN107301546A (zh) * 2017-05-03 2017-10-27 北京众享比特科技有限公司 随机数生成和应用方法及装置
JP2021082103A (ja) * 2019-11-21 2021-05-27 ルネサスエレクトロニクス株式会社 調停回路、データ転送システム、及び、調停回路による調停方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
An efficient memory arbitration algorithm for a single chip MPEG2 AV decoder;T. Takizawa etal;《2001 INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS, DIGEST OF TECHNICAL PAPERS》;20010721;182-183 *
Design a low latency Arbiter for on chip Communication Architecture;Khanam, R etal;《 2015 INTERNATIONAL CONFERENCE ON COMPUTING, COMMUNICATION & AUTOMATION (ICCCA)》;20160922;1421-1426 *
多路总线仲裁算法优化研究;赵琳;《电子设计工程》;20180405;第26卷(第07期);14-17 *
面向抖动优化的任务静态优先级指派算法;檀明 等;《计算机工程》;20121020;第38卷(第20期);282-285 *

Also Published As

Publication number Publication date
CN113971144A (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
CN104516475B (zh) 用于管理多核片上***上的全局芯片功率的方法和装置
US6877053B2 (en) High performance communication architecture for circuit designs using probabilistic allocation of resources
US20080209093A1 (en) Fine-grained bandwidth control arbiter and the method thereof
CN113971144B (zh) 一种用于多处理器优先级仲裁的动态混合彩票方法
CN108418858B (zh) 一种面向Geo-distributed云存储的数据副本放置方法
CN108762687B (zh) Io服务质量控制方法、装置、设备及存储介质
CN102347880B (zh) 数据链路层传输器以及优先权分配方法
CN112668877B (zh) 结合联邦学习和强化学习的事物资源信息分配方法及***
CN100514316C (zh) 基于片上多处理器***的动态自适应总线仲裁器
TW202121274A (zh) 雲端資源管理方法、裝置、電子設備及電腦可讀儲存媒體
CN109548161A (zh) 一种无线资源调度的方法、装置和终端设备
CN110780991B (zh) 一种基于优先级的深度学习任务调度方法及装置
CN111284347B (zh) 一种充电场站车辆接入控制中的状态聚类编码方法
Wang et al. A throughput driven task scheduler for improving mapreduce performance in job-intensive environments
CN105320565A (zh) 一种针对多种应用软件的计算机资源调度方法
CN109783236A (zh) 用于输出信息的方法和装置
CN104951414B (zh) 一种控制方法及电子设备
CN113645324B (zh) 一种基于队列的ip分配方法及***
Xu et al. Data verification tasks scheduling based on dynamic resource allocation in mobile big data storage
US5898847A (en) Bus arbitration method and appparatus for use in a multiprocessor system
CN113703945A (zh) 微服务集群的调度方法、装置、设备及存储介质
WO2020177249A1 (zh) 一种基于虚拟通道的运算单元共享方法和***
CN110234167A (zh) 一种信道分配方法、信道分配装置及电子设备
Schwiegelshohn A system-centric metric for the evaluation of online job schedules
TWI332615B (en) A fine-grained bandwidth control arbiter and the method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant