CN113970692A - 芯片差异性的检测方法及*** - Google Patents
芯片差异性的检测方法及*** Download PDFInfo
- Publication number
- CN113970692A CN113970692A CN202111133531.4A CN202111133531A CN113970692A CN 113970692 A CN113970692 A CN 113970692A CN 202111133531 A CN202111133531 A CN 202111133531A CN 113970692 A CN113970692 A CN 113970692A
- Authority
- CN
- China
- Prior art keywords
- scc
- circuit
- difference
- control circuit
- delay values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000005070 sampling Methods 0.000 claims description 25
- 230000015654 memory Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 22
- 230000008569 process Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003993 interaction Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 206010000117 Abnormal behaviour Diseases 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请实施例公开了芯片差异性的检测方法及***，应用于芯片差异性的检测***，该芯片差异性的检测***包括多个硅片分类与校准类SCC Type电路和SCC控制电路；该方法包括：多个SCC Type电路将输出的SO信号输入SCC控制电路；SCC控制电路计算多个SCCType电路的电路延迟值，得到多个电路延迟值；SCC控制电路根据所述多个SO信号和多个电路延迟值确定芯片是否存在电气特性差异。本申请提出使用不同种类的晶体管进行混搭组成基本SCCtype，可以显著降低ROSC在整体尺寸较小的车规级芯片上占的面积，保证测试的覆盖率，满足稳定性要求较高的车规级标准对芯片良率的要求。
Description
技术领域
本申请涉及通信技术领域，尤其涉及一种芯片差异性的检测方法及***。
背景技术
芯片，又称微电路(microcircuit)、微芯片(microchip)、集成电路(integratedcircuit)，是指内含集成电路的硅片，体积很小，是计算机等电子设备的重要组成部分。芯片的生产制造是一个不精确的过程，一同生产出的芯片在不同的位置可能会表现出明显的电气特性差异，会影响芯片运行的稳定性，比如，当芯片外加电压为0.9V时，需要运行到320MHz频率的区域，部分逻辑可以稳定运行在这个频率下，而部分逻辑会出现时序违例，从而导致芯片行为异常。而这些内部差异较大的芯片无法通过自动测试设备(AutomaticTest Equipment，ATE)测试进行筛除。因此，对于芯片稳定性要求极高的车规级芯片，如何进行芯片差异性检测是亟需解决的问题。
发明内容
本申请实施例提供了一种芯片差异性的检测方法及***，提出使用不同种类的晶体管进行混搭组成基本SCCtype，可以显著降低ROSC在整体尺寸较小的车规级芯片上占的面积，同时保证测试的覆盖率，满足稳定性要求较高的车规级标准对芯片良率的要求。
第一方面，本申请实施例提供一种芯片差异性的检测方法，应用于芯片差异性的检测***，所述芯片差异性的检测***包括多个硅片分类与校准类SCC Type电路和SCC控制电路，每个SCC Type电路包括多条环形振荡器ROSC链，每条ROSC链由不同种类的晶体管构成；
所述方法包括：
所述多个SCC Type电路将输出的SO信号输入所述SCC控制电路；
所述SCC控制电路计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值；
所述SCC控制电路根据所述多个SO信号和所述多个电路延迟值确定芯片是否存在电气特性差异。
第二方面，本申请实施例提供的一种芯片差异性的检测***，所述***包括芯片差异性的检测***包括多个硅片分类与校准类SCC Type电路和SCC控制电路，每个SCCType电路包括多条环形振荡器ROSC链，每条ROSC链由不同种类的晶体管构成；其中，
所述多个SCC Type电路，用于将输出的SO信号输入所述SCC控制电路；
所述SCC控制电路，用于计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值；
所述SCC控制电路，还用于根据所述多个SO信号和所述多个电路延迟值确定芯片是否存在电气特性差异。
第三方面，本申请实施例提供一种检测设备，所述检测设备包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行上述第一方面所述的方法中所描述的部分或全部步骤的指令。
第四方面，本申请实施例提供一种计算机可读存储介质，所述计算机可读存储介质存储用于电子数据交换的计算机程序，其中，所述计算机程序使得计算机执行上述第一方面所述的方法中所描述的部分或全部步骤。
第五方面，本申请实施例提供了一种包含指令的计算机程序产品，当所述计算机程序产品在电子设备上运行时，使得所述电子设备执行上述第一方面所述的方法。
本申请提供的技术方案，应用于芯片差异性的检测***，该芯片差异性的检测***包括多个硅片分类与校准类SCC Type电路和SCC控制电路，每个SCC Type电路包括多条环形振荡器ROSC链，每条ROSC链由不同种类的晶体管构成；多个SCC Type电路将输出的SO信号输入SCC控制电路；SCC控制电路计算多个SCC Type电路的电路延迟值，得到多个电路延迟值；SCC控制电路根据所述多个SO信号和多个电路延迟值确定芯片是否存在电气特性差异。本申请提出使用不同种类的晶体管进行混搭组成基本SCCtype，可以显著降低ROSC在整体尺寸较小的车规级芯片上占的面积，同时通过将SCC Type电路输出的SO信号来反映芯片的电气特性差异，保证了测试的覆盖率，满足稳定性要求较高的车规级标准对芯片良率的要求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种芯片差异性的检测***的结构示意图；
图2是本申请实施例提供的一种SCC type电路的结构示意图；
图3是本申请实施例提供的一种芯片差异性的检测方法的流程示意图；
图4是本申请实施例提供的一种检测设备的结构示意图。
具体实施方式
在对本申请实施例的技术方案进行描述之前，下面先对本申请可能涉及的相关概念进行介绍。
环形振荡器(RingOscillator，ROSC)：指一种采用奇数个反相器组成的环形电路，用于输出方波脉冲，环形振荡器最大的特点是能够高精度地测量电路延迟进而对电路老化进行表征。
硅片分类与校准(SiliconCharacterizationandCalibration，SCC)：指根据硅片在生产制造后表现出的物理差异进行分类，并相应调整如芯片供电电压等参数，保证芯片能运行在既定的性能下。
Binning：(芯片)分类，指根据SCC输出的结果，将芯片分为不同的bin，用以表征不同bin所表现出的差异性。
SCCType：由多条ROSC以及移位寄存器组成的最小SCC执行单元。
电压调制(VoltageTuning，VT)：在此特指对scctype进行调压操作。
集成电路自动测试机(AutomaticTestEquipment，ATE)：用于检测集成电路功能的完整性，以保证芯片内部时序逻辑运行不会有硬件出错。
为了本技术领域人员更好理解本申请的技术方案，下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的部分实施例，而并非全部的实施例。基于本申请实施例的描述，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请所保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、软件、产品或设备没有限定于已列出的步骤或单元，而是还包括没有列出的步骤或单元，或还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1，图1是本申请实施例提供的一种芯片差异性的检测***的结构示意图。如图1所示，该芯片差异性的检测***100包括多个硅片分类与校准类SCC Type电路110和SCC控制电路120。其中每个SCC Type电路110的输出连接SCC控制电路120，每个SCC Type电路110对芯片进行芯片差异性筛选，并将筛选的输出结果发送给SCC控制电路120，然后由SCC控制电路120根据每个SCC Type电路110的输出信号判断其芯片是否存在电气特性差异。示例的，SCC控制电路120可通过总线(BUS)连接外部元器件，并接收BUS信号(Signals)。
示例的，如图1所示，所述SCC控制电路120可包括SCC Type接口、SCC控制器和SCC寄存器组。整个芯片可能包括多条SCC type电路110，每一bit代表一条SCC type电路，scccontrol可通过SCC Type接口接收多个SCC Type电路110输出的SO信号，并从多个SO信号中可以选择任意一条SCC Type的SO信号反映电路的电气特性差异性。其中SCC寄存器组可用于存储最终结果和/或SCC控制器所需的参数。
示例的，如图2所示，图2是本申请实施例提供的一种SCC Type电路110的结构示意图。如图2所示，所述SCC Type电路包括多条环形振荡器ROSC链和连波计数器，每条ROSC链由不同种类的晶体管构成，连波计数器(ripplecounter)会捕获ROSC输出的方波，并转化为串行的数据输出SO信号。
其中，ROSC中包含不同的组合逻辑(与门，或门，非门等等这种组合逻辑)，每种逻辑根据测试区域实际选择单元(cell)种类的不同选择不同种类的晶体管(例如：非门选择A类型晶体管，与门选择B类型晶体管)，在实际工艺生产中，生产出来的晶体管会有工艺偏差，即在相同的设计下生产出来的晶体管的特性有所差异，这种差异由奇数个串联的环形振荡器将产生的延迟(delay)放大，(由于延迟导致相位差，这种相位差在多个反相器的叠加下将会放大，当这个相位变化与初始相位相比变化达到180时，则实现了电路震荡)，通过预设一个采样周期数(N)，通过计数器统计该周期内的振荡数可以用来表征该电路的延迟情况。进而可以通过SCC Type电路输出的SO信号可以表征ROSC埋入区域的电路延迟值，从而反映电路的电气特性差异性。
其中，所述多个SCC Type电路用于将输出的SO信号输入所述SCC控制电路；所述SCC控制电路用于计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值，根据所述多个SO信号和所述多个电路延迟值确定芯片是否存在电气特性差异。
具体地，ROSC链上不同逻辑单元的延迟值会导致SCC Type输出的SO信号出现差异，SCC控制电路可通过将接收的SO信号进行数据转换，计算出SO值对应的电路延迟值，以表征ROSC埋入区域的电路延迟值，从而反映电路的电气特性差异性。
可选的，在计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值方面，所述SCC控制电路具体用于：获取所述多个SCC Type电路的采样时钟周期，得到多个采样时钟周期；将所述多个采样时钟周期分别输入第一公式进行计算，得到所述多个电路延迟值，所述第一公式表示为：G＝(N*S)/T，所述N为预设的采样周期数，所述S为所述采样时钟周期，所述T为常数。
其中，SCC控制电路中的SCC寄存器组可预先存储设定的采样周期数N，所述N可以是任意值，本申请为保证测试结果的可靠性，可输入几个不同周期分别测试。所述T为ROSC链上延迟线的单个循环，其是一个常数，具体与工艺相关，其值为该工艺及晶体管类型的情况下，ROSC链上一个方波周期的时间，用以计算方波数的标准(golden)值与工艺相关的参数。
具体地，SCC控制器通过该公式计算得到一个测试值(电路延迟值)，就是在该采样时间内经过ROSC后形成的方波数，该值是个标准值。通过将实际测试时得到电路延迟值的与标准值进行比较，可以判断测试的芯片是否存在电性特性差异。具体为如果实际测试时得到电路延迟值的与标准值的差值大于或等于预设值，则认为芯片存在电性特性差异；如果实际测试时得到电路延迟值的与标准值的差值小于预设值，则认为芯片不存在电性特性差异。该预设值可预先进行设置，或根据实际需求进行设置，本申请实施例对此不做限定。
可选的，所述SCC控制电路设置于可掉电的电源域。
在本申请实施例中，SCC控制电路中的SCC控制器通过SCC总线接口与外部进行数据交互，并通过SCCtype接口实现跟SCCtype电路的交互。目前SCC的控制电路置于常开电源域，导致造成的功耗损失较大，因此本申请将SCC控制电路整体布置在芯片可掉电的电源域，只在进行ATE测试时可以控制打开，该逻辑与电路正常工作时的功能逻辑不互相影响，可跟随***一同关闭，降低了实际工作时候的电路功耗，从而实现对***整体功耗的影响最小化。
请参阅图3，图3为本申请实施例提供的一种芯片差异性的检测方法流程示意图，应用于如图1所示的芯片差异性的检测***。如图3所示，该方法包括如下步骤。
S310、所述多个SCC Type电路将输出的SO信号输入所述SCC控制电路。
其中，一个芯片中可能包括多个SCC Type电路，每个SCC Type电路中包括多条不同种类的晶体管构成ROSC链。由于ROSC链中包含不同的组合逻辑(与门，或门，非门等等这种组合逻辑)，每种逻辑根据测试区域实际选择单元种类的不同选择不同种类的晶体管。晶体管的特性有所差异，这种差异由奇数个串联的环形振荡器将产生的延迟放大，通过计数器统计该周期内的振荡数可以用来表征该电路的延迟情况。进而可以通过SCC Type电路输出的SO信号可以表征ROSC埋入区域的电路延迟值，从而反映电路的电气特性差异性。因此每个SCC Type电路将其输出的SO信号发送给SCC控制电路，通过SCC控制电路对SO信号进行逻辑判断芯片是否存在电性特性差异。
可选的，所述SCC Type电路还包括连波计数器；所述方法还包括：所述连波计数器将所述多条ROSC链输出的方波转化为串行的所述SO信号。
其中，一个SCC Type电路包括多条ROSC链，每个ROSC链都有一个输出结果，每个ROSC链上不同逻辑单元的延迟值会导致其输出的SO信号出现差异；而一个芯片可包括多个SCC Type电路。因此本申请通过连波计数器捕获多个ROSC输出的方波，并转化为串行的SO信号，从而方便SCC控制器通过该SCC Type电路的输出SO信号对芯片进行检测。
S320、所述SCC控制电路计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值。
在本申请实施例中，ROSC链上不同逻辑单元的延迟值会导致SCC Type输出的SO信号出现差异，SCC控制电路可通过将接收的SO信号进行数据转换，计算出SO值对应的电路延迟值，以表征ROSC埋入区域的电路延迟值，从而反映电路的电气特性差异性。
可选的，所述SCC控制电路计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值，包括：所述SCC控制电路获取所述多个SCC Type电路的采样时钟周期，得到多个采样时钟周期；所述SCC控制电路将所述多个采样时钟周期分别输入第一公式进行计算，得到所述多个电路延迟值，所述第一公式表示为：G＝(N*S)/T，所述N为预设的采样周期数，所述S为所述采样时钟周期，所述T为常数。
其中，SCC控制电路中的SCC寄存器组可预先存储设定的采样周期数N，所述N可以是任意值，本申请为保证测试结果的可靠性，可输入几个不同周期分别测试。所述T为ROSC链上延迟线的单个循环，其是一个常数，具体与工艺相关，其值为该工艺及晶体管类型的情况下，ROSC链上一个方波周期的时间，用以计算方波数的标准(golden)值与工艺相关的参数。
S330、所述SCC控制电路根据所述多个SO信号和所述多个电路延迟值确定芯片是否存在电气特性差异。
可选的，所述SCC控制电路根据所述多个SO信号和所述多个电路延迟值确定芯片是否存在电气特性差异，包括：所述SCC控制电路计算第i个SO信号与对应的电路延迟值之间差的绝对值，得到第一差值；若所述第一差值大于预设值，则所述SCC控制电路确定第一SCC Type电路存在电气特性差异，所述第一SCC Type电路为所述第i个SO信号对应的SCCType电路；若所述第一差值小于或等于所述预设值，则所述SCC控制电路确定第一SCC Type电路不存在电气特性差异。
具体地，SCC控制器可以从多个SO信号中选择任意一个SO信号进行计算。通过该公式计算得到一个测试值(电路延迟值)，即在该采样时间内经过ROSC后形成的方波数，该值是个标准值。通过将实际测试时得到电路延迟值的与标准值进行比较，可以判断测试的芯片是否存在电性特性差异。具体为如果实际测试时得到电路延迟值的与标准值的差值大于或等于预设值，则认为芯片存在电性特性差异；如果实际测试时得到电路延迟值的与标准值的差值小于预设值，则认为芯片不存在电性特性差异。该预设值可预先进行设置，或根据实际需求进行设置，本申请实施例对此不做限定。
可选的，所述SCC控制电路设置于可掉电的电源域。
在本申请实施例中，SCC控制电路中的SCC控制器通过SCC总线接口与外部进行数据交互，并通过SCCtypeinterface实现跟SCCtype电路的交互。目前SCC的控制电路置于常开电源域，导致造成的功耗损失较大，因此本申请将SCC控制电路整体布置在芯片可掉电的电源域，只在进行ATE测试时可以控制打开，该逻辑与电路正常工作时的功能逻辑不互相影响，可跟随***一同关闭，降低了实际工作时候的电路功耗，从而实现对***整体功耗的影响最小化。
可以看出，本申请提出了一种芯片差异性的检测方法，应用于芯片差异性的检测***，该芯片差异性的检测***包括多个硅片分类与校准类SCC Type电路和SCC控制电路，每个SCC Type电路包括多条环形振荡器ROSC链，每条ROSC链由不同种类的晶体管构成；多个SCC Type电路将输出的SO信号输入SCC控制电路；SCC控制电路计算多个SCC Type电路的电路延迟值，得到多个电路延迟值；SCC控制电路根据所述多个SO信号和多个电路延迟值确定芯片是否存在电气特性差异。本申请提出使用不同种类的晶体管进行混搭组成基本SCCtype，可以显著降低ROSC在整体尺寸较小的车规级芯片上占的面积，同时通过将SCCType电路输出的SO信号来反映芯片的电气特性差异，保证了测试的覆盖率，满足稳定性要求较高的车规级标准对芯片良率的要求。
上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是，网络设备为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所提供的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
请参阅图4，图4是本申请实施例提供的一种检测设备的结构示意图，该检测设备包括：一个或多个处理器、一个或多个存储器、一个或多个通信接口，以及一个或多个程序；所述一个或多个程序被存储在所述存储器中，并且被配置由所述一个或多个处理器执行。
上述程序包括用于执行以下步骤的指令：将输出的SO信号输入所述SCC控制电路；计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值；根据所述多个SO信号和所述多个电路延迟值确定芯片是否存在电气特性差异。
其中，上述方法实施例涉及的各场景的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。
应理解，上述存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器的一部分还可以包括非易失性随机存取存储器。例如，存储器还可以存储设备类型的信息。
在本申请实施例中，上述装置的处理器可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器还可以是其他通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
应理解，本申请实施例中涉及的“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件单元组合执行完成。软件单元可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器执行存储器中的指令，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
本申请实施例还提供一种计算机存储介质，其中，该计算机存储介质存储用于电子数据交换的计算机程序，该计算机程序使得计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。
本申请实施例还提供一种包含指令的计算机程序产品，当所述计算机程序产品在电子设备上运行时，使得所述电子设备执行上述方法实施例中记载的任一方法的部分或全部步骤。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本申请实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者TRP等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、ROM、RAM、磁盘或光盘等。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种芯片差异性的检测方法，其特征在于，应用于芯片差异性的检测***，所述芯片差异性的检测***包括多个硅片分类与校准类SCC Type电路和SCC控制电路，每个SCCType电路包括多条环形振荡器ROSC链，每条ROSC链由不同种类的晶体管构成；
所述方法包括：
所述多个SCC Type电路将输出的SO信号输入所述SCC控制电路；
所述SCC控制电路计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值；
所述SCC控制电路根据所述多个SO信号和所述多个电路延迟值确定芯片是否存在电气特性差异。
2.根据权利要求1所述的方法，其特征在于，所述SCC控制电路计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值，包括：
所述SCC控制电路获取所述多个SCC Type电路的采样时钟周期，得到多个采样时钟周期；
所述SCC控制电路将所述多个采样时钟周期分别输入第一公式进行计算，得到所述多个电路延迟值，所述第一公式表示为：G＝(N*S)/T，所述N为预设的采样周期数，所述S为所述采样时钟周期，所述T为常数。
3.根据权利要求2所述的方法，其特征在于，所述SCC控制电路根据所述多个SO信号和所述多个电路延迟值确定芯片是否存在电气特性差异，包括：
所述SCC控制电路计算第i个SO信号与对应的电路延迟值之间差的绝对值，得到第一差值；
若所述第一差值大于预设值，则所述SCC控制电路确定第一SCC Type电路存在电气特性差异，所述第一SCC Type电路为所述第i个SO信号对应的SCC Type电路；
若所述第一差值小于或等于所述预设值，则所述SCC控制电路确定第一SCC Type电路不存在电气特性差异。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述SCC控制电路设置于可掉电的电源域。
5.根据权利要求1所述的方法，其特征在于，所述SCC Type电路还包括连波计数器；
所述方法还包括：所述连波计数器将所述多条ROSC链输出的方波转化为串行的所述SO信号。
6.一种芯片差异性的检测***，其特征在于，所述***包括芯片差异性的检测***包括多个硅片分类与校准类SCC Type电路和SCC控制电路，每个SCC Type电路包括多条环形振荡器ROSC链，每条ROSC链由不同种类的晶体管构成；其中，
所述多个SCC Type电路，用于将输出的SO信号输入所述SCC控制电路；
所述SCC控制电路，用于计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值；
所述SCC控制电路，还用于根据所述多个SO信号和所述多个电路延迟值确定芯片是否存在电气特性差异。
7.根据权利要求6所述的***，其特征在于，在计算所述多个SCC Type电路的电路延迟值，得到多个电路延迟值方面，所述SCC控制电路具体用于：
获取所述多个SCC Type电路的采样时钟周期，得到多个采样时钟周期；
将所述多个采样时钟周期分别输入第一公式进行计算，得到所述多个电路延迟值，所述第一公式表示为：G＝(N*S)/T，所述N为预设的采样周期数，所述S为所述采样时钟周期，所述T为常数。
8.根据权利要求6或7所述的***，其特征在于，所述SCC控制电路设置于可掉电的电源域。
9.一种检测设备，其特征在于，所述检测设备包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如权利要求1-5任一项所述的方法中的步骤的指令。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储用于电子数据交换的计算机程序，其中，所述计算机程序使得计算机执行如权利要求1-5任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111133531.4A CN113970692B (zh) | 2021-09-26 | 2021-09-26 | 芯片差异性的检测方法及*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111133531.4A CN113970692B (zh) | 2021-09-26 | 2021-09-26 | 芯片差异性的检测方法及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113970692A true CN113970692A (zh) | 2022-01-25 |
| CN113970692B CN113970692B (zh) | 2024-06-07 |
Family
ID=79586836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111133531.4A Active CN113970692B (zh) | 2021-09-26 | 2021-09-26 | 芯片差异性的检测方法及*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113970692B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115291090A (zh) * | 2022-10-09 | 2022-11-04 | 苏州华兴源创科技股份有限公司 | 芯片测试机信号延迟测量方法、装置及计算机设备 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781766A (en) * | 1996-05-13 | 1998-07-14 | National Semiconductor Corporation | Programmable compensating device to optimize performance in a DRAM controller chipset |
| US20030212970A1 (en) * | 2002-05-13 | 2003-11-13 | Stong Gayvin E. | Systems and methods providing scan-based delay test generation |
| US20100102890A1 (en) * | 2008-10-27 | 2010-04-29 | Asic North, Inc. | Variable-Loop-Path Ring Oscillator Test Circuit and Systems and Methods Utilizing Same |
| CN102073033A (zh) * | 2009-11-25 | 2011-05-25 | 中国科学院电子学研究所 | 可动态校准的高精度步进延迟产生方法 |
| CN103163444A (zh) * | 2011-11-28 | 2013-06-19 | 索尼公司 | 振荡电路和测试电路 |
| CN103378826A (zh) * | 2012-04-11 | 2013-10-30 | 飞思卡尔半导体公司 | 高精度单沿捕获以及延迟测量电路 |
| CN104253601A (zh) * | 2013-06-27 | 2014-12-31 | 瑞萨电子株式会社 | 半导体器件 |
| US20150137864A1 (en) * | 2013-11-15 | 2015-05-21 | Arm Limited | Circuit delay monitoring apparatus and method |
| CN105680852A (zh) * | 2016-01-11 | 2016-06-15 | 福州瑞芯微电子股份有限公司 | 一种芯片内部时钟产生和差异性检测方法及电路 |
| US20170206947A1 (en) * | 2016-01-18 | 2017-07-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Automatic delay-line calibration using a replica array |
| CN109155704A (zh) * | 2016-05-13 | 2019-01-04 | 松下电器（美国）知识产权公司 | 短延迟快速重传触发 |
| CN109581184A (zh) * | 2018-11-13 | 2019-04-05 | 北京航空航天大学 | 一种用于集成电路老化可靠性的筛选方法及片上测量*** |
| CN113204938A (zh) * | 2021-04-06 | 2021-08-03 | 普赛微科技(杭州)有限公司 | 一种集成电路的时延特性改进方法、装置及存储介质 |
| CN113295986A (zh) * | 2021-06-30 | 2021-08-24 | 湖南国科微电子股份有限公司 | 一种芯片、芯片工艺角的测量方法及装置 |
-
2021
- 2021-09-26 CN CN202111133531.4A patent/CN113970692B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781766A (en) * | 1996-05-13 | 1998-07-14 | National Semiconductor Corporation | Programmable compensating device to optimize performance in a DRAM controller chipset |
| US20030212970A1 (en) * | 2002-05-13 | 2003-11-13 | Stong Gayvin E. | Systems and methods providing scan-based delay test generation |
| US20100102890A1 (en) * | 2008-10-27 | 2010-04-29 | Asic North, Inc. | Variable-Loop-Path Ring Oscillator Test Circuit and Systems and Methods Utilizing Same |
| CN102073033A (zh) * | 2009-11-25 | 2011-05-25 | 中国科学院电子学研究所 | 可动态校准的高精度步进延迟产生方法 |
| CN103163444A (zh) * | 2011-11-28 | 2013-06-19 | 索尼公司 | 振荡电路和测试电路 |
| CN103378826A (zh) * | 2012-04-11 | 2013-10-30 | 飞思卡尔半导体公司 | 高精度单沿捕获以及延迟测量电路 |
| CN104253601A (zh) * | 2013-06-27 | 2014-12-31 | 瑞萨电子株式会社 | 半导体器件 |
| US20150137864A1 (en) * | 2013-11-15 | 2015-05-21 | Arm Limited | Circuit delay monitoring apparatus and method |
| CN105680852A (zh) * | 2016-01-11 | 2016-06-15 | 福州瑞芯微电子股份有限公司 | 一种芯片内部时钟产生和差异性检测方法及电路 |
| US20170206947A1 (en) * | 2016-01-18 | 2017-07-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Automatic delay-line calibration using a replica array |
| CN109155704A (zh) * | 2016-05-13 | 2019-01-04 | 松下电器（美国）知识产权公司 | 短延迟快速重传触发 |
| CN109581184A (zh) * | 2018-11-13 | 2019-04-05 | 北京航空航天大学 | 一种用于集成电路老化可靠性的筛选方法及片上测量*** |
| CN113204938A (zh) * | 2021-04-06 | 2021-08-03 | 普赛微科技(杭州)有限公司 | 一种集成电路的时延特性改进方法、装置及存储介质 |
| CN113295986A (zh) * | 2021-06-30 | 2021-08-24 | 湖南国科微电子股份有限公司 | 一种芯片、芯片工艺角的测量方法及装置 |
Non-Patent Citations (2)
| Title |
|---|
| 王晓明 等: "基于芯片技术的断路器本体三相不一致保护回路研究与设计", 电气时代, no. 7, 10 July 2020 (2020-07-10), pages 54 - 56 * |
| 胡剑 等: "复杂混合信号SoC芯片的延迟测试", 计算机工程与应用, no. 11, 11 April 2008 (2008-04-11), pages 93 - 97 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115291090A (zh) * | 2022-10-09 | 2022-11-04 | 苏州华兴源创科技股份有限公司 | 芯片测试机信号延迟测量方法、装置及计算机设备 |
| CN115291090B (zh) * | 2022-10-09 | 2023-01-31 | 苏州华兴源创科技股份有限公司 | 芯片测试机信号延迟测量方法、装置及计算机设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113970692B (zh) | 2024-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356514B1 (en) | Built-in self test method for measuring clock to out delays | |
| US6219305B1 (en) | Method and system for measuring signal propagation delays using ring oscillators | |
| KR100506777B1 (ko) | 반도체 테스트 시스템을 위한 글리치 검출 | |
| TWI548886B (zh) | 老化偵測電路及其方法 | |
| KR100884983B1 (ko) | 표준 셀 라이브러리의 성능 개선을 위한 측정 장치 | |
| US8619935B2 (en) | Methods and structure for on-chip clock jitter testing and analysis | |
| US6069849A (en) | Method and system for measuring signal propagation delays using the duty cycle of a ring oscillator | |
| CN114397561B (zh) | 时序错误检测电路、方法以及电子设备 | |
| US20100169045A1 (en) | Measurement apparatus for improving performance of standard cell library | |
| US7184936B1 (en) | Timing variation measurement system and method | |
| CN113970692A (zh) | 芯片差异性的检测方法及*** | |
| US6215345B1 (en) | Semiconductor device for setting delay time | |
| US7479777B2 (en) | Circuitry and method to measure a duty cycle of a clock signal | |
| JP5381001B2 (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
| US7065684B1 (en) | Circuits and methods for measuring signal propagation delays on integrated circuits | |
| JP2000035463A (ja) | ジッタ測定装置及びそれを内蔵した集積回路 | |
| US8793545B2 (en) | Apparatus and method for clock glitch detection during at-speed testing | |
| US20090278549A1 (en) | Delay circuit and related method | |
| US6693845B2 (en) | Semiconductor device having PLL-circuit | |
| US8319518B2 (en) | Detecting transitions in circuits during periodic detection windows | |
| JP3496622B2 (ja) | 半導体集積回路 | |
| US11761996B2 (en) | Power supply voltage detector, power supply voltage detection apparatus, system and medium | |
| CN108549006B (zh) | 自检错时间数字转化电路 | |
| JP3601680B2 (ja) | Ｉｃテスタ | |
| CN114280467A (zh) | 一种基于fpga的时频参数测量装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |