CN113966647A - 多层电路板 - Google Patents

多层电路板 Download PDF

Info

Publication number
CN113966647A
CN113966647A CN202080042345.7A CN202080042345A CN113966647A CN 113966647 A CN113966647 A CN 113966647A CN 202080042345 A CN202080042345 A CN 202080042345A CN 113966647 A CN113966647 A CN 113966647A
Authority
CN
China
Prior art keywords
traces
pads
circuit board
pair
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202080042345.7A
Other languages
English (en)
Inventor
乔云龙
S·班德胡
李国豪
陈伟森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN113966647A publication Critical patent/CN113966647A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0246—Termination of transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10356—Cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种多层电路板，该多层电路板包括：多个导电后焊盘，该多个导电后焊盘用于端接多个导线；和多个导电前焊盘，该多个导电前焊盘用于***连接器中。多对基本上平行的迹线在该前焊盘和该后焊盘之间延伸并将该前焊盘连接到该后焊盘。至少第一对迹线以及与该至少第一对迹线连接的该前焊盘和该后焊盘设置在该多层电路板的相同层中。至少第二对迹线设置在相同层中，并且与该至少第二对迹线连接的该后焊盘和该前焊盘设置在该多层电路板的不同层中。至少第三对迹线设置在该多层电路板的不同层中。对于在对应于该迹线的该前焊盘和该后焊盘之间延伸并将该前焊盘和该后焊盘连接的每个迹线，该迹线包括不超过两个通孔。

Description

多层电路板
技术领域
本公开整体涉及多层电路板，并且具体地涉及用于OSFP和/或QSFP DD印刷电路板的高速迹线布设方法。
背景技术
四通道小型可插拔(QSFP)是一种广泛应用于数据中心外部IO连接应用程序的接口。随着行业正在朝着每根电缆传输数据的速度更快发展，已经引入四通道小型可插拔双密度(QSFP-DD)接口和八通道小型可插拔(OSFP)接口，以承载双倍于QSFP电缆组件的数据容量。在电路板中布设高速迹线，以实现低损耗的高速数据传输。
发明内容
本公开的一些方面涉及一种多层电路板，该多层电路板在电路板的相对的前边缘和后边缘之间沿第一方向延伸。该多层电路板包括多个堆叠层。多个导电后焊盘设置在前边缘和后边缘之间，以用于将多个导线端接到该多个导电后焊盘。多个导电前焊盘设置在后焊盘和前边缘之间，以用于***连接器中。多对基本上平行的迹线在前焊盘和后焊盘之间延伸并将前焊盘连接到后焊盘。每对迹线被配置为传输差分信号。对于至少第一对迹线，该对迹线及该对迹线对应的后焊盘和前焊盘设置在多个层中的相同层中。对于至少第二对迹线，该第二对迹线的至少一部分设置在多个层中的相同第一层中，并且对应于第二对迹线的后焊盘和前焊盘设置在多个层中的不同于第一层的相同第二层中。对于至少第三对迹线，该第三对迹线的至少一部分设置在多个层中的相同第三层中，对应于第三对迹线的后焊盘设置在多个层中的不同于第三层的相同第四层中，并且对应于第三对迹线的前焊盘设置在不同于第三层和第四层的相同第五层中。对于多对迹线的至少一个共同横截面，该共同横截面基本上垂直于第一方向，每对迹线设置在接地迹线之间，该接地迹线设置在该对迹线的相对的横向侧上。对于在对应于迹线的前焊盘和后焊盘之间延伸并将前焊盘和后焊盘连接的每个迹线，该迹线包括不超过两个通孔。
本公开的其他方面涉及一种多层电路板，该多层电路板包括多个导电后焊盘，该多个导电后焊盘用于将多个导线端接到该多个导电后焊盘。该多层电路板包括多个导电前焊盘，该多个导电前焊盘用于***连接器中。该多层电路板还包括多对基本上平行的迹线，该多对基本上平行的迹线在前焊盘和后焊盘之间延伸并将前焊盘连接到后焊盘。每对迹线被配置为传输差分信号。至少第一对迹线以及与该至少第一对迹线连接的前焊盘和后焊盘设置在多层电路板的相同层中。至少第二对迹线设置在多层电路板的相同层中。与该至少第二对迹线连接的后焊盘和前焊盘设置在多层电路板的不同层中。至少第三对迹线设置在多层电路板的不同层中。在多层电路板的平面顶视图中，多个后焊盘、多个前焊盘和多对迹线的总面积为A1，并且多个后焊盘、多个前焊盘和多对迹线的总投影面积为A2，其中A2/A1≤0.8。
本申请的这些方面和其它方面根据下面的具体实施方式将是显而易见的。然而，在任何情况下都不应将上面的总结理解为是对所要求保护的主题的限制，该主题仅仅由所附权利要求限定。
附图说明
将参考附图更详细地讨论本公开的各个方面，其中，
图1至图3示意性地示出根据本公开的一些实施方案的OSFP电路板的不同的视图和布局；
图4示意性地示出用于接收电路板的***端的连接器；
图5示意性地示出八通道小型可插拔(OSFP)连接器；
图6至图8示意性地示出根据本公开的一些实施方案的QSFP DD电路板的不同的视图和布局；
图9示意性地示出根据本公开的一些方面的其中设置有迹线的多个堆叠层；
图10至图20示意性地示出根据本公开的某些实施方案的OSFP电路板上的迹线和迹线布设布置；
图21示意性地示出根据本公开的某些方面的设置在接地迹线之间的迹线的横截面；
图22A至图25B示意性地示出适用于OSFP电路板的多个迹线的不同视图；
图26A至图29B示意性地示出适用于QSFP DD电路板的多个迹线的不同视图；
图30示意性地示出QSFP DD电路板的迹线和焊盘的顶视图；
图31示意性地示出OSFP电路板的迹线和焊盘的顶视图；
图32A至图32K示意性地示出根据本公开的某些方面的OSFP电路板的横截面，其示出了设置在接地迹线之间的迹线的布设；并且
图33至图36示意性地示出适用于OSFP电路板的多个迹线的不同视图。
图未必按照比例绘制。图中使用的相似数字指代相似的部件。然而，应当理解，在给定图中使用数字指代部件不旨在限制另一个图中用相同数字标记的部件。
具体实施方式
在以下详细描述中，参考了形成该详细描述的一部分的附图，并且在附图中以例示的方式示出了若干具体实施方案。应当理解，在不脱离本公开的范围或实质的情况下，能够设想并作出其他实施方案。
多层电路板是由多个(例如，至少2个或至少3个或若干个或大量)配线层层合而成的电路板，其中绝缘层插置在这些配线层之间。各种电子零件和连接器安装在多层电路板的预定位置处。多层电路板的每一层都承载电连接件或导电迹线，这些电连接件或导电迹线充当导线并且用于将电路的各种部件互连。导电迹线粘结到或以其他方式结合到机械地支撑这些部件的绝缘基底中。导电迹线可使用任何数量的技术来形成，例如电镀、蚀刻、溅射、使用粘合剂进行的机械附接以及在别处解释的其他技术。基底可为柔性或刚性的，并且可由任何合适的材料(例如聚合物、陶瓷、玻璃、硅等)制造。
使用“通孔”实现相邻层之间的电连接。可通过在相邻层之间形成孔来形成通孔。在一些方面，孔填充有导电材料以在两个相邻层之间形成电连接。在印刷电路板(PCB)制造方法中，在多层电路板的每一层上单独地形成导电迹线。然后，利用相邻层之间的电绝缘粘结层将多层电路板的电路板层堆叠并彼此对准。然后，可使组装好的层经受热和压力以提供相邻层之间的粘结。然后，在将连续层上的焊盘互连的适当位置钻出通孔。通过将导电材料施加到通孔的侧壁来实现电互连。
与QSFP标准相比，OSFP PCB具有两倍的数据带宽。OSFP接口类似于QSFP DD接口，不同的是它仅使用一行配合接口来实现8高速通道设计。随着高速通道的数量的增加，在设计PCB和电缆布置以便将较大尺寸的电缆适配在覆盖PCB的金属外壳的相同总尺寸内时存在挑战。PCB内的高速迹线应更均匀地布设以实现高速传输，在低损耗下具有更好的信号完整性(SI)性能。
如图1至图4所示，多层电路板(300)在电路板的相对的前边缘(11)和后边缘(10)之间沿第一方向(x轴)延伸。在一些实施方案中，多层电路板(300)可被配置为用于八通道小型可插拔(OSFP)连接器(500)，如图5所示。在其他实施方案中，多层电路板(300)可被配置为用于四通道小型可插拔双密度(QSFP-DD)连接器(510)，如图8所示。
如在图9中最佳所见，电路板(300)包括多个(20个)堆叠层(21)，在该多个堆叠层中布设迹线，如稍后将解释的。
多个导电后焊盘(30)设置在前边缘(11)和后边缘(10)之间，以用于将多个导线(40)端接到该多个导电后焊盘。在一些实施方案中，多个导电后焊盘(30)在电路板的上侧(301)上形成第一行(31)后焊盘、第二行(32)后焊盘和第三行(33)后焊盘，并且在电路板的下侧(302)上形成第四行(34)后焊盘。
多个导电前焊盘(50)设置在后焊盘(30)和前边缘(11)之间，以用于***连接器(400)中。在某些实施方案中，如图1和图2中最佳地示出，在例如OSFP PCB中，多个导电前焊盘(50)在电路板的上侧(301)上形成第一行(51)前焊盘，并且在电路板的下侧(302)上形成第二行(52)前焊盘。在一些其他实施方案中，如图6和图7中最佳地示出，在例如QSFP-DDPCB中，多个导电前焊盘(50)在电路板的上侧(303)上形成第一行(53)前焊盘和第二行(54)前焊盘，并且在电路板的下侧(304)上形成第三行(55)前焊盘和第四行(56)前焊盘。
如图10和图11所示，多层电路板(300)包括多对(60)基本上平行的迹线(60a，60b)。基本上平行的迹线(60a，60b)在前焊盘(50)和后焊盘(30)之间延伸并将前焊盘连接到后焊盘。每对(60)迹线被配置为传输差分信号，并且该对迹线中的每个迹线承载差分信号的分量中的一个分量，如将在别处描述的。
如图12中最佳地示出，对于至少第一对(70)迹线(70a，70b)，该对迹线及该对迹线对应的后焊盘(70c，70d)和前焊盘(70e，70f)设置在多个层(20)中的相同层(21)中。如图13和图14中最佳地示出，对于至少第二对(80)迹线(80a，80b)，该第二对迹线的至少一部分设置在多个层(20)中的相同第一层(22)中，并且对应于第二对(80)迹线(80a，80b)的后焊盘(80c，80d)和前焊盘(80e，80f)设置在多个层中的不同于与第一层(22)的相同第二层(21)中。
如图15至图20中最佳地示出，至少第三对(90)迹线设置在多层电路板的不同层(21，23)中。在一些方面，对于至少第三对(90)迹线(90a，90b)，该第三对迹线(90a，90b)的至少一部分设置在多个层中的相同第三层(23)中。对应于第三对迹线(90a，90b)的后焊盘(90c，90d)设置在多个层中的不同于第三层(23)的相同第四层(21)中。对应于第三对迹线(90a，90b)的前焊盘(90e，90f)设置在不同于第三层和第四层的相同第五层(24)中。
图21示出根据一个实施方案的多对迹线(110a-110g)的共同横截面(200)。该共同横截面(200)基本上垂直于第一方向(x轴)。对于多对迹线(110a-110g)中的至少一个共同横截面(200)，每对迹线设置在接地迹线(120，130，140，150)之间，该接地迹线设置在该对迹线的相对的横向侧上。对于在对应于迹线的前焊盘和后焊盘之间延伸并将前焊盘和后焊盘连接的每个迹线，该迹线具有不超过两个通孔(160)以将PCB的一个层上的迹线与PCB的其他层中的一个或多个层电连接。
图22A至图25B示出适用于OSFP电路板的多个迹线的不同视图。图26A至图29B示出适用于QSFP DD电路板的多个迹线的不同视图。图30示出用于QSFP DD电路板的迹线和焊盘的顶视图。图31示出用于OSFP电路板的迹线和焊盘的顶视图。
图32A示出多对迹线，该多对迹线中的每对迹线的前焊盘(参见例如图34：70e、70f；80e、80f；90e、90f；100e、100f)设置在接地迹线(120，130，140，150)之间，该接地迹线设置在该对迹线的相对的横向侧上。
图32B至图32K示出沿OSFP电路板的基本上垂直于第一方向的各种横截面，其示出了设置在接地迹线之间的迹线的布设。
图32B和图32C示出基本上垂直于第一方向(x轴)的一些横截面。第三对迹线(110e，110f)的每个前焊盘(90e，90f)连接到相应的通孔(160)。第三对迹线(110e，110f)被设置成使得通孔(160)将设置在多层电路板的层上的相应的前焊盘(90e，90f)连接到设置在电路板的不同层上的第三对迹线的一部分。在一些方面，通孔(160)将第三对迹线(110e，110f)的相应的前焊盘(90e，90f)(所述前焊盘设置在多层电路板的层上)连接到设置在其上设置有前焊盘(90e，90f)的层上方的层上的第三对迹线(110e，110f)的一部分。
此外，第二对迹线(110c，110d)的每个前焊盘(80e，80f)连接到相应的通孔(160)。第二对迹线(110c，110d)被设置成使得通孔(160)将设置在多层电路板的一个层上的相应前焊盘(80e，80f)连接到设置在电路板的不同层上的第二对迹线的一部分。在一些方面，通孔(160)将第二对迹线(110c，110d)的相应的前焊盘(80e，80f)(所述前焊盘设置在多层电路板的层上)连接到设置在其上设置有前焊盘(80e，80f)的层下方的层上的第二对迹线(110c，110d)的一部分。
图32D的剖视图示出设置在多个堆叠层的相应层中的多对基本上平行的迹线(110a-110g)中的每对迹线。每对迹线设置在接地迹线(120，130，140，150)之间，该接地迹线设置在该对迹线的相对的横向侧上。
图32E示出电路板的横截面，其示出了第一对迹线(110a，110b)的后焊盘(70c，70d)和第四对迹线(110g，110h)的后焊盘(100c，100d)。如在图35和图36中可以更清楚看到的，在OSFP电路板的顶视图和底视图中，第一对迹线(110a，110b)的后焊盘(70c，70d)和第四对迹线(110g，110h)的后焊盘(100c，100d)以及在一些实施方案中，第一迹线和第四迹线的主要部分基本上彼此重叠。此外，在一些实施方案中，第二迹线(110c，110d)和第三迹线(110e，110f)的主要部分基本上彼此重叠。
图32F和图32G示出电路板的横截面，其示出了设置在多个堆叠层中的不同层上的第二迹线(110c，110d)和第三迹线(110e，110f)。如图32G中最佳地示出，第二对迹线被设置成使得通孔(160)将设置在多层电路板的层上的第二对迹线的一部分连接到设置在电路板的不同层上的相应的后焊盘(80c，80d)。在一些方面，通孔(160)将设置在多层电路板的层上的第二对迹线的该部分连接到设置在其上设置有第二对迹线的该部分的层上方的层上的相应的后焊盘(80c，80d)。
图32H示出电路板的另一个横截面。图32H示出第二对迹线的后焊盘(80c，80d)。第三对迹线(110e，110f)延伸超过第二对迹线的后焊盘(80c，80d)。如在图32I至图32J中可见，第三对迹线被设置成使得通孔(160)将设置在多层电路板的层上的第三对迹线的一部分连接到设置在电路板的不同层上的相应的后焊盘(90c，90d)。在一些方面，通孔(160)将设置在多层电路板的层上的第三对迹线的该部分连接到设置在其上设置有第三对迹线的该部分的层上方的层上的相应的后焊盘(90c，90d)。图17示出如上所述的第三对迹线(90a，90b)的该部分、通孔(160)和该第三对迹线的后焊盘(90c，90d)的布置。
图32K示出电路板的另一个横截面，其示出了第三对迹线的后焊盘(90c，90d)。
在本公开的其他方面，在多层电路板的平面顶视图中，多个后焊盘、多个前焊盘和多对迹线的总面积为A1。多个后焊盘、多个前焊盘和多对迹线的总投影面积为A2。在平面图中，投影面积A2为迹线的重叠面积。在一些实施方案中，A2/A1≤0.8。在其他实施方案中，A2/A1≤0.75或A2/A1≤0.70。在一些其他实施方案中，A2/A1为约0.64，并且在一些其他实施方案中，A2/A1为约0.65。
除非另外指明，否则针对附图中元件的描述应被理解为同样应用于其他附图中的对应的元件。虽然本文已经例示并描述了具体实施方案，但本领域的普通技术人员将会知道，在不脱离本公开范围的情况下，可用多种另选的和/或等同形式的具体实施来代替所示出和所描述的具体实施方案。本申请旨在涵盖本文所讨论的具体实施方案的任何改型或变型。因此，本公开旨在仅受权利要求及其等同形式的限制。

Claims (10)

1.一种多层电路板，所述多层电路板在电路板的相对的前边缘和后边缘之间沿第一方向延伸并且包括：
多个堆叠层；
多个导电后焊盘，所述多个导电后焊盘设置在所述前边缘和所述后边缘之间，以用于将多个导线端接到所述多个导电后焊盘；
多个导电前焊盘，所述多个导电前焊盘设置在所述后焊盘和所述前边缘之间，以用于***连接器中；和
多对基本上平行的迹线，所述多对基本上平行的迹线在所述前焊盘和所述后焊盘之间延伸并将所述前焊盘连接到所述后焊盘，每对迹线被配置为传输差分信号，其中：
对于至少第一对迹线，所述一对迹线及所述一对迹线对应的后焊盘和前焊盘设置在多个层中的相同层中；
对于至少第二对迹线，所述第二对迹线的至少一部分设置在所述多个层中的相同第一层中，并且对应于所述第二对迹线的所述后焊盘和所述前焊盘设置在所述多个层中的不同于所述第一层的相同第二层中；
对于至少第三对迹线，所述第三对迹线的至少一部分设置在所述多个层中的相同第三层中，对应于所述第三对迹线的所述后焊盘设置在所述多个层中的不同于所述第三层的相同第四层中，并且对应于所述第三对迹线的所述前焊盘设置在不同于所述第三层和所述第四层的相同第五层中；
所述多对迹线的一个共同横截面，所述共同横截面基本上垂直于所述第一方向，每对迹线设置在接地迹线之间，所述接地迹线设置在所述一对迹线的相对的横向侧上；并且
其中，对于在对应于所述迹线的所述前焊盘和所述后焊盘之间延伸并将所述前焊盘和所述后焊盘连接的每个迹线，所述迹线包括不超过两个通孔。
2.根据权利要求1所述的多层电路板，其中所述多个导电后焊盘在所述电路板的上侧上形成第一行后焊盘、第二行后焊盘和第三行后焊盘，并且在所述电路板的下侧上形成第四行后焊盘。
3.根据权利要求1所述的多层电路板，其中所述多个导电前焊盘在所述电路板的上侧上形成第一行前焊盘，并且在所述电路板的下侧上形成第二行前焊盘。
4.根据权利要求1所述的多层电路板，其中所述多个导电前焊盘在所述电路板的上侧上形成第一行前焊盘和第二行前焊盘，并且在所述电路板的下侧上形成第三行前焊盘和第四行前焊盘。
5.根据权利要求1所述的多层电路板，所述多层电路板被配置为用于八通道小型可插拔(OSFP)连接器。
6.根据权利要求1所述的多层电路板，所述多层电路板被配置为用于四通道小型可插拔双密度(QSFP-DD)连接器。
7.一种多层电路板，所述多层电路板包括：
多个导电后焊盘，所述多个导电后焊盘用于将多个导线端接到所述多个导电后焊盘；
多个导电前焊盘，所述多个导电前焊盘用于***连接器中；和
多对基本上平行的迹线，所述多对基本上平行的迹线在所述前焊盘和所述后焊盘之间延伸并将所述前焊盘连接到所述后焊盘，每对迹线被配置为传输差分信号，其中：
至少第一对迹线以及与所述至少第一对迹线连接的所述前焊盘和所述后焊盘设置在所述多层电路板的相同层中；
至少第二对迹线设置在所述多层电路板的相同层中，并且与所述至少第二对迹线连接的所述后焊盘和所述前焊盘设置在所述多层电路板的不同层中；并且
至少第三对迹线设置在所述多层电路板的不同层中；
其中在所述多层电路板的平面顶视图中：
所述多个后焊盘、所述多个前焊盘和所述多对迹线的总面积为A1；并且
所述多个后焊盘、所述多个前焊盘和所述多对迹线的总投影面积为A2.A2/A1＜0.8。
8.根据权利要求7所述的多层电路板，其中A2/A1≤0.75。
9.根据权利要求1所述的多层电路板，其中对于所述多对迹线的至少一个共同横截面，所述共同横截面基本上垂直于所述第一方向，每对迹线设置在接地迹线之间，所述接地迹线设置在所述一对迹线的相对的横向侧上。
10.根据权利要求1所述的多层电路板，其中对于在对应于所述迹线的所述前焊盘和所述后焊盘之间延伸并将所述前焊盘和所述后焊盘连接的每个迹线，所述迹线包括不超过两个通孔。
CN202080042345.7A 2019-06-28 2020-06-03 多层电路板 Withdrawn CN113966647A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962867960P 2019-06-28 2019-06-28
US62/867,960 2019-06-28
PCT/IB2020/055250 WO2020260998A1 (en) 2019-06-28 2020-06-03 Multilayer circuit board

Publications (1)

Publication Number Publication Date
CN113966647A true CN113966647A (zh) 2022-01-21

Family

ID=74060768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080042345.7A Withdrawn CN113966647A (zh) 2019-06-28 2020-06-03 多层电路板

Country Status (3)

Country Link
US (1) US20220304149A1 (zh)
CN (1) CN113966647A (zh)
WO (1) WO2020260998A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202224285A (zh) * 2020-11-02 2022-06-16 美商山姆科技公司 撓曲電路和與其相關之電氣通訊組件
WO2023108284A1 (en) * 2021-12-17 2023-06-22 Exro Technologies Inc. Article for power inverter and power inverter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4834385B2 (ja) * 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置
DE102006050882A1 (de) * 2006-10-27 2008-05-08 Qimonda Ag Platine, insbesondere für ein Speichermodul, Speichermodul, Speichermodul-System, und Verfahren zur Herstellung einer Platine, insbesondere für ein Speichermodul
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
US8614398B2 (en) * 2008-07-22 2013-12-24 Molex Incorporated Ground termination with dampened resonance
AT12325U1 (de) * 2009-06-30 2012-03-15 Austria Tech & System Tech Mehrlagige leiterplatte, insbesondere flammbeständige und/oder rauchgas unterdrückende mehrlagige leiterplatte
WO2011056977A2 (en) * 2009-11-06 2011-05-12 Molex Incorporated Multi-layer circuit member and assembly therefor
JP5579108B2 (ja) * 2011-03-16 2014-08-27 株式会社東芝 半導体装置
EP2519086B1 (en) * 2011-04-26 2016-03-23 Tyco Electronics Belgium EC BVBA High speed input/output connection interface element, cable assembly and interconnection system with reduced cross-talk
JP6039318B2 (ja) * 2012-08-31 2016-12-07 矢崎総業株式会社 プリント配線基板
EP3132660A1 (de) * 2014-04-16 2017-02-22 LEONI Kabel Holding GmbH Vorrichtung und verfahren zur signalübertragung von differentiellen datensignalen
JP2017199879A (ja) * 2016-04-28 2017-11-02 富士通株式会社 配線基板
JP2018160492A (ja) * 2017-03-22 2018-10-11 日立金属株式会社 多層配線基板及び差動伝送モジュール
CN117377197A (zh) * 2018-10-16 2024-01-09 群创光电股份有限公司 电子装置

Also Published As

Publication number Publication date
WO2020260998A1 (en) 2020-12-30
US20220304149A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
CN109076700B (zh) 用于高速、高密度电连接器的背板占板区
JP4628714B2 (ja) 回路相互接続構造
CN107041062B (zh) 配置用于四元信号传输的印刷电路和电路板组件
JP6267153B2 (ja) 多層回路部材とそのためのアセンブリ
US8226438B2 (en) Midplane especially applicable to an orthogonal architecture electronic system
US8444436B1 (en) Midplane especially applicable to an orthogonal architecture electronic system
US7950963B2 (en) Connector with reinforced mounting structure and method of manufacturing connector
US7131862B2 (en) Electrical connector with horizontal ground plane
TWI830739B (zh) 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法
JP5930069B2 (ja) 電子基板及びそのコネクタ接続構造
WO2006042041A2 (en) High density midplane
JP2005044779A (ja) 複数の多層基板を相互接合するための接合技術
TW202109981A (zh) 小外形尺寸***件
CN113966647A (zh) 多层电路板
US10958001B2 (en) Connectors for low cost, high speed printed circuit boards
US7907418B2 (en) Circuit board including stubless signal paths and method of making same
US6872595B1 (en) Technique for electrically interconnecting signals between circuit boards
US20230100232A1 (en) Multilayer circuit board
US20060118332A1 (en) Multilayered circuit board for high-speed, differential signals
JP2005251681A (ja) 電気コネクタ及びその製造方法
JP5307473B2 (ja) コネクタ、及びその製造方法
CN111602472B (zh) 用于高速、高密度电连接器的背板占板区
US20210045244A1 (en) Multiple circuit boards with high-density compression interconnect
JPWO2004080136A1 (ja) プリント配線板接続構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220121

WW01 Invention patent application withdrawn after publication