CN113965710A - 信号转换***及信号转换方法 - Google Patents
信号转换***及信号转换方法 Download PDFInfo
- Publication number
- CN113965710A CN113965710A CN202111051921.7A CN202111051921A CN113965710A CN 113965710 A CN113965710 A CN 113965710A CN 202111051921 A CN202111051921 A CN 202111051921A CN 113965710 A CN113965710 A CN 113965710A
- Authority
- CN
- China
- Prior art keywords
- pixel data
- image
- pieces
- storage
- signal conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明提供了一种信号转换***,包括存储单元和读出单元,存储单元用于将图像的像素数据同时存储K份,读出单元用于在每次读取时,基于接口模式值X,从所述存储单元中K份所述像素数据中的任意X份所述像素数据中读取并输出X个所述像素数据,且X份所述像素数据分别提供一个所述像素数据,且读取并输出的X个所述像素数据为所述图像的一行像素数据中连续的像素数据,像素数据的读出基于存储单元存储的K份像素数据以及接口模式值X,能够实现信号转换以及接口模式的实时切换。本发明还提供了一种信号转换方法。
Description
技术领域
本发明涉及信号转换技术领域,尤其涉及一种信号转换***及信号转换方法。
背景技术
CameraLink相机的数据传输速度很快,能够达到6gbit/s、8gbit/s、10gbit/s,甚至更高,而在进行图像采集过程中,需要快速完成图像的处理,把CMOS图像传感器(CMOSimage Sensor,CIS)的串行信号转换成符合相机接口(CameraLink Interaface)的并行信号发送出去,并且需要在一行时间内完成串并转换的处理。
CIS数据的通道数为16,而相机接口的通道数可以是2、3、4、6、8或10,当相机接口的通道数为3或6时,受CIS数据的通道数和相机接口通道数的限制,在现场可编程门阵列(Field Programmable GateArray,FPGA)处理一行串行数据时,不能有效的将串行数据转变为并行数据。
公开号为CN107426551A的中国发明专利公开了一种基于FPGA的全模式Cameralink数字图像***接收端及发射,说明书中的技术方案,异步FIFO数据缓存模块34分别与Cameralink解码模块31及GTX串行收发器IP核通信。异步FIFO数据缓存模块34接收来自Cameralink解码模块31的像素时钟信号作为FIFO的写输入时钟,将图像数据按照奇行偶行分别写入两个FIFO中;输出时以GTX高速串行收发器IP核的时钟作为FIFO的读取时钟,并读取时钟读取图像数据,再根据输入图像的行、场控制信号产生新的行、场及图像信号,完成图像数据的缓存及跨时钟域。异步FIFO数据缓存模块34还可以根据需要设置图像数据格式,将图像信号转换成统一格式的数字图像信号。通过异步FIFO数据缓存模块34的功能可以实现自适应Cameralink数字图像的像素时钟频率,最高支持80MHz,并可以将任意像素时钟的图像信号转换成统一格式的数字图像信号,GTX串行收发器IP核接收经过Cameralink解码模块31解码及异步FIFO数据缓存模块34调整后的并行数字图像信号,并将该并行数字图像信号转换为一串串行数据流,以便传输给SFP光模块4。该技术方案中,受相机接口的通道数限制,不能有效的实现信号转换以及接口模式的实时切换。
因此,有必要提供一种新型的信号转换***及信号转换方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种信号转换***及信号转换方法,以实现信号转换以及接口模式的实时切换。
为实现上述目的,本发明的所述信号转换***,包括:
存储单元,用于将图像的像素数据同时存储K份;以及
读出单元,用于在每次读取时,基于接口模式值X,从所述存储单元中K份所述像素数据中的任意X份所述像素数据中读取并输出X个所述像素数据,且X份所述像素数据分别提供一个所述像素数据,且读取并输出的X个所述像素数据为所述图像的一行像素数据中连续的像素数据;其中,X为大于0的自然数,K为大于或等于X的自然数。
所述信号转换***的有益效果在于:存储单元用于将图像的像素数据同时存储K份,读出单元用于在每次读取时,基于接口模式值X,从所述存储单元中K份所述像素数据中的任意X份所述像素数据中读取并输出X个所述像素数据,且X份所述像素数据分别提供一个所述像素数据,且读取并输出的X个所述像素数据为所述图像的一行像素数据中连续的像素数据,像素数据的读出基于存储单元存储的K份像素数据以及接口模式值X,能够实现信号转换以及接口模式的实时切换。
优选地,所述存储单元包括互为乒乓结构的第一存储模块和第二存储模块,所述第一存储模块和所述第二存储模块均用于将所述图像的一行像素数据存储K份,且所述第一存储模块存储的一行像素数据和所述第二存储模块存储的一行像素数据为所述图像相邻的两行像素数据。其有益效果在于:便于实现乒乓读写,提高数据存储和读取的速度。
进一步优选地,所述第一存储模块和所述第二存储模块均包括M×N个存储子模块,所述存储子模块用于存储位于所述图像同一行内连续的像素数据,M为大于或等于K的自然数,N为大于0的自然数。其有益效果在于:便于数据的同时存储和同时读取,提高数据读存储和读取的速度。
进一步优选地,所述信号转换***还包括写入单元,所述写入单元包括N个通道,N个所述通道用于共同传输所述图像同一行的像素数据,且每一个所述通道传输的像素数据位于所述图像同一行内时在所述图像同一行内是连续的,每一个所述存储子模块用于存储由一个所述通道传输且位于所述图像同一行内连续的像素数据。
进一步优选地,所述写入单元还包括图像传感模块,所述图像传感模块用于采集并输出所述图像的原始数据。
进一步优选地,所述写入单元还包括数据解码模块,所述数据解码模块用于将所述数据解码模块输出的所述图像的原始数据进行解码以得到所述图像的像素数据,并通过N个所述通道进行传输。
进一步优选地,所述读出单元还用于:
按照所述像素数据在所述图像内的顺序,从所述存储单元中读取所述图像的所有像素数据,且所述图像的每一个像素数据仅读取并输出一次。
进一步优选地,所述读出单元还用于:
当无法从存储相同像素数据的X个所述存储子模块中读取X个所述像素数据时,则从另外存储相同像素数据的X个所述存储子单元中读取部分所述像素数据,以保证输出X个所述像素数据。其有益效果在于:便于实现像素数据的补位,保证输出像素数据的完整性。
进一步优选地,所述读出单元还用于:
当所述接口模式值X不能被所述图像一行的像素数据的数量A整除,则舍弃所述图像该行末的B个像素数据,A为大于0的自然数,B为A除以X所得到的余数。
进一步优选地,读出单元还用于:
当所述接口模式值X不能被所述图像一行的像素数据的数量A整除,则通过填补X-B个像素数据的方式进行所述图像该行末的B个像素数据的输出,A为大于0的自然数,B为A除以X所得到的余数。
本发明还提供了一种信号转换方法,包括以下步骤:
将图像的像素数据同时存储K份;
在每次读取时,基于接口模式值X,从K份所述像素数据中的任意X份所述像素数据中读取并输出X个所述像素数据,且X份所述像素数据分别提供一个所述像素数据,且读取并输出的X个所述像素数据为所述图像的一行像素数据中连续的像素数据;其中,X为大于0的自然数,K为大于或等于X的自然数。
所述信号转换方法的有益效果在于:将图像的像素数据同时存储K份,在每次读取时,基于接口模式值X,从K份所述像素数据中的任意X份所述像素数据中读取并输出X个所述像素数据,且X份所述像素数据分别提供一个所述像素数据,且读取并输出的X个所述像素数据为所述图像的一行像素数据中连续的像素数据,像素数据的读出基于K份像素数据以及接口模式值X,能够实现信号转换以及接口模式的实时切换。
附图说明
图1为本发明的信号转换***的示意图;
图2为本发明的信号转换方法的流程图;
图3为本发明一些实施例中写入单元的通道传输像素数据的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
针对现有技术存在的问题,本发明的实施例提供了一种信号转换***,应用于CameraLink相机,用于将CIS串行数据转换成符合相机接口的并行数据。参照图1,所述信号转换***100包括存储单元101和读取单元102,所述存储单元101用于将图像的像素数据同时存储K份,所述读出单元102用于在每次读取时,基于接口模式值X,从所述存储单元101中K份所述像素数据中的任意X份所述像素数据中读取并输出X个所述像素数据,且X份所述像素数据分别提供一个所述像素数据,且读取并输出的X个所述像素数据为所述图像的一行像素数据中连续的像素数据;其中,X为大于0的自然数,K为大于或等于X的自然数。
图2为本发明信号转换方法的流程图。参照图2,所述信号转换方法包括以下步骤:
S1:将图像的像素数据同时存储K份;
S2:在每次读取时,基于接口模式值X,从K份所述像素数据中的任意X份所述像素数据中读取并输出X个所述像素数据,且X份所述像素数据分别提供一个所述像素数据,且读取并输出的X个所述像素数据为所述图像的一行像素数据中连续的像素数据;其中,X为大于0的自然数,K为大于或等于X的自然数。
一些实施例中,所述接口模式值X即所述相机接口的通道数,所述相机接口的通道数包括但不限于2、3、4、6、8和10。
一些实施例中,K随X的变化而变化,且K等于X。例如,所述相机接口的通道数为3,即X为3,此时K为3,所述存储单元将所述图像的像素数据同时存储3份,所述读出单元在每次读取时,从所述存储单元中3份所述像素数据中读取并输出3个所述像素数据,且3份所述像素数据分别提供一个所述像素数据,且读取并输出的3个所述像素数据为所述图像的一行像素数据中连续的像素数据。又例如,所述相机接口的通道数为8,即X为8,此时K为8,所述存储单元将所述图像的像素数据同时存储8份,所述读出单元在每次读取时,从所述存储单元中8份所述像素数据中读取并输出8个所述像素数据,且8份所述像素数据分别提供一个所述像素数据,且读取并输出的8个所述像素数据为所述图像的一行像素数据中连续的像素数据。
又一些实施例中,K为大于或等于X的最大值的固定值,例如X包括但不限于2、3、4、6、8、10,当X仅包括2、3、4、6、8、10时,X的最大值为10,则K可以设置为10、11、12、13等,优选地,K等于X的最大值,即K为10。
例如,所述存储单元将所述图像的像素数据同时存储10份,此时,所述相机接口的通道数为3,即X为3,所述读出单元在每次读取时,从所述存储单元中10份所述像素数据中的任意3份所述像素数据中读取并输出3个所述像素数据,且3份所述像素数据分别提供一个所述像素数据,且读取并输出的3个所述像素数据为所述图像的一行像素数据中连续的像素数据。当所述相机接口的通道数变为6,即X变为6,则所述读出单元在每次读取时,从所述存储单元中10份所述像素数据中的任意6份所述像素数据中读取并输出6个所述像素数据,且6份所述像素数据分别提供一个所述像素数据,且读取并输出的6个所述像素数据为所述图像的一行像素数据中连续的像素数据。当所述相机接口的通道数变为10,即X变为10,则所述读出单元在每次读取时,从所述存储单元中10份所述像素数据中读取并输出10个所述像素数据,且10份所述像素数据分别提供一个所述像素数据,且读取并输出的10个所述像素数据为所述图像的一行像素数据中连续的像素数据。
参照图1,所述存储单元101包括互为乒乓结构的第一存储模块1011和第二存储模块1012,所述第一存储模块1011和所述第二存储模块1012均用于将所述图像的一行像素数据存储K份,且所述第一存储模块1011存储的一行像素数据和所述第二存储模块1012存储的一行像素数据为所述图像相邻的两行像素数据。
参照图1,所述第一存储模块1011和所述第二存储模块1012均包括M×N个存储子模块,所述存储子模块用于存储位于所述图像同一行内连续的像素数据,M为大于或等于K的自然数,N为大于0的自然数。一些实施例中,当X仅包括2、3、4、6、8、10时,X的最大值为10,此时K的最大值为10,则M的最小值为10,以保证有足够多的所述存储子模块存储像素数据。其中,所述存储子模块的具体类型可以根据实际需求进行设定,例如在本申请的一种具体实施方式中,所述存储子模块为随机存取存储器(RandomAccess Memory,RAM)。
参照图1,所述信号转换***100还包括写入单元103,所述写入单元包括N个通道1031,N个所述通道用于共同传输所述图像同一行的像素数据,且每一个所述通道1031传输的像素数据位于所述图像同一行内时在所述图像同一行内是连续的,每一个所述存储子模块用于存储由一个所述通道1031传输且位于所述图像同一行内连续的像素数据。一些实施例中,所述写入单元103通常包括16个通道1031,但并不限于16个。
参照图1,所述写入单元103还包括图像传感模块1032,所述图像传感模块1032用于采集并输出所述图像的原始数据。其中,所述图像传感模块1032的具体类型可以根据实际需求进行设定,例如在本申请的一种具体实施方式中,所述图像传感模块1032可以具体为CMOS图像传感器(CMOS Image Sensor,CIS)。
参照图1,所述写入单元103还包括数据解码模块1033,所述数据解码模块1033与所述图像传感模块1032和N个所述通道1031连接,所述数据解码模块1033用于将所述数据传感模块1032输出的所述图像的原始数据进行解码以得到所述图像的像素数据,并通过N个所述通道1031进行传输。其中,所述数据解码模块1033的具体类型可以根据实际需求进行设定,例如在本申请的一种具体实施方式中,所述数据解码模块1033可以具体为基于低压差分信号(Low-Voltage Differential Signaling,LVDS)的数据解码器。
一些实施例中,参照图1,所述信号转换***100由现场可编程阵列(Field-Programmable GateArray,FPGA)搭建。
图3为本发明一些实施例中写入单元的通道传输像素数据的示意图。所述图像包括2048行像素数据,且每行像素数据均包括2048个像素数据。参照图3,N为16,即所述写入单元包括16个通道,即通道channel1~channel16,所述图像的每一行像素数据均由16个所述通道共同传输。例如,通道channel1依次传输所述图像的第一行像素数据301的“0~127”、所述图像的第二行像素数据302的“0~127”、所述图像的第三行像素数据303的“0~127”·····以及所述图像的第2048行像素数据304的“0~127”,通道channel2依次传输所述图像的第一行像素数据301的“128~255”、所述图像的第二行像素数据302的“128~255”、所述图像的第三行像素数据303的“128~255”·····以及所述图像的第2048行像素数据304的“128~255”,通道channel16依次传输所述图像的第一行像素数据301的“1920~2047”、所述图像的第二行像素数据302的“1920~2047”、所述图像的第三行像素数据303的“1920~2047”·····以及所述图像的第2048行像素数据304的“1920~2047”。
一些具体实施例中,参照图1~图3,K为10,N为16,所述第一存储模块和所述第二存储模块均包括160个存储子模块,且每10个所述存储子模块为一组。
具体地,参照图1~图3,所述第一存储模块中的第一组所述存储子模块中的每一个存储子模块均存储一份由通道channel1传输的所述图像的第一行像素数据的“0~127”,第二组所述存储子模块中的每一个存储子模块均存储一份由通道channel2传输的所述图像的第一行像素数据的“128~255”,第三组所述存储子模块至第16组所述存储子模块以与第一组所述存储子模块和所述第二组存储子模块相同的存储规律存储所述图像第一行剩余的像素数据;
当从所述第一存储模块读取像素数据时,所述第二存储模块中的第一组所述存储子模块中的每一个存储子模块均存储一份由通道channel1传输的所述图像的第二行像素数据的“0~127”,第二组所述存储子模块中的每一个存储子模块均存储一份由通道channel2传输的所述图像的第二行像素数据的“128~255”,第三组所述存储子模块至第16组所述存储子模块以与第一组所述存储子模块和所述第二组存储子模块相同的存储规律存储所述图像第二行剩余的像素数据;
当所述第一存储模块中存储的像素数据均被读取和输出一次后,从所述第一存储模块中读取像素数据时,所述第一存储模块中的第一组所述存储子模块中的每一个存储子模块均存储一份由通道channel1传输的所述图像的第三行像素数据的“0~127”,第二组所述存储子模块中的每一个存储子模块均存储一份由通道channel2传输的所述图像的第三行像素数据的“128~255”,第三组所述存储子模块至第16组所述存储子模块以与第一组所述存储子模块和所述第二组存储子模块相同的存储规律存储所述图像第三行剩余的像素数据;
所述图像的第四行像素数据至第2048行像素数据的存储方式与第一行像素数据、第二行像素数据和第三行像素数据的存储方式相同,在此不再一一详细赘述。
一些实施例中,所述读出单元还用于按照所述像素数据在所述图像内的顺序,从所述存储单元中读取所述图像的所有像素数据,且所述图像的每一个像素数据仅读取并输出一次。
具体地,参照图1~图3,当前的接口模式值X为3,从所述第二存储模块中读取像素数据的方式与从所述第一存储模块中读取和输出像素数据的方式相同,以从所述第一存储模块中读取和输出像素数据为例。所述读出单元同时从第一组所述存储子模块的第一个存储子模块中读取像素数据“0”、从第一组所述存储子模块的第二个存储子模块中读取像素数据“1”以及从第一组所述存储子模块的第三个存储子模块中读取像素数据“2”,然后将像素数据“0”传输给相机接口的第一个通道,将像素数据“1”传输给相机接口的第二个通道,将像素数据“2”传输给相机接口的第三个通道。然后所述读出单元同时从第一组所述存储子模块的第一个存储子模块中读取像素数据“3”、从第一组所述存储子模块的第二个存储子模块中读取像素数据“4”以及从第一组所述存储子模块的第三个存储子模块中读取像素数据“5”,然后将像素数据“3”传输给相机接口的第一个通道,将像素数据“4”传输给相机接口的第二个通道,将像素数据“5”传输给相机接口的第三个通道。所述读出单元以读取像素数据“0~5”相同的读取和传输方式,从第一组所述存储子模块中读取并输出剩余的像素数据“6~127”。
一些实施例中,所述读出单元还用于当无法从存储相同像素数据的X个所述存储子模块中读取X个所述像素数据时,则从另外存储相同像素数据的X个所述存储子单元中读取部分所述像素数据,以保证输出X个所述像素数据。
具体地,参照图1~图3,当所述读取单元从第一组所述存储子模块的第一个存储子模块中读取像素数据“126”、从第一组所述存储子模块的第二个存储子模块中读取像素数据“127”时,所述读取单元无法从第一组所述存储子模块的第三个存储子模块中读取像素数据“128”,则从第二组所述存储子模块的第一个存储子模块中读取像素数据“128”,然后将像素数据“126”传输给相机接口的第一个通道,将像素数据“127”传输给相机接口的第二个通道,将像素数据“128”传输给相机接口的第三个通道。
一些实施例中,所述读出单元还用于当所述接口模式值X不能被所述图像一行的像素数据的数量A整除,则舍弃所述图像该行末的B个像素数据,A为大于0的自然数,B为A除以X所得到的余数。
另一些实施例中,读出单元还用于当所述接口模式值X不能被所述图像一行的像素数据的数量A整除,则通过填补X-B个像素数据的方式进行所述图像该行末的B个像素数据的输出,A为大于0的自然数,B为A除以X所得到的余数。优选地,填补的X-B个像素数据为“0”。
具体地,参照图1~图3,所述图像的一行像素数据的数量为2048,2048除以3所得到的余数为2,则舍弃所述图像该行末的像素数据“2046”和像素数据“2047”,或填补一个像素数据“0”的方式输出所述图像该行末的像素数据“2046”和像素数据“2047”,将像素数据“2046”传输给相机接口的第一个通道,将像素数据“2047”传输给相机接口的第二个通道,并填补一个像素数据“0”传输给相机接口的第三个通道。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。
Claims (11)
1.一种信号转换***,其特征在于,包括:
存储单元,用于将图像的像素数据同时存储K份;以及
读出单元,用于在每次读取时,基于接口模式值X,从所述存储单元中K份所述像素数据中的任意X份所述像素数据中读取并输出X个所述像素数据,且X份所述像素数据分别提供一个所述像素数据,且读取并输出的X个所述像素数据为所述图像的一行像素数据中连续的像素数据;其中,X为大于0的自然数,K为大于或等于X的自然数。
2.根据权利要求1所述的信号转换***,其特征在于,所述存储单元包括互为乒乓结构的第一存储模块和第二存储模块,所述第一存储模块和所述第二存储模块均用于将所述图像的一行像素数据存储K份,且所述第一存储模块存储的一行像素数据和所述第二存储模块存储的一行像素数据为所述图像相邻的两行像素数据。
3.根据权利要求2所述的信号转换***,其特征在于,所述第一存储模块和所述第二存储模块均包括M×N个存储子模块,所述存储子模块用于存储位于所述图像同一行内连续的像素数据,M为大于或等于K的自然数,N为大于0的自然数。
4.根据权利要求3所述的信号转换***,其特征在于,还包括写入单元,所述写入单元包括N个通道,N个所述通道用于共同传输所述图像同一行的像素数据,且每一个所述通道传输的像素数据位于所述图像同一行内时在所述图像同一行内是连续的,每一个所述存储子模块用于存储由一个所述通道传输且位于所述图像同一行内连续的像素数据。
5.根据权利要求4所述的信号转换***,其特征在于,所述写入单元还包括图像传感模块,所述图像传感模块用于采集并输出所述图像的原始数据。
6.根据权利要求5所述的信号转换***,其特征在于,所述写入单元还包括数据解码模块,所述数据解码模块用于将所述数据解码模块输出的所述图像的原始数据进行解码以得到所述图像的像素数据,并通过N个所述通道进行传输。
7.根据权利要求4所述的信号转换***,其特征在于,所述读出单元还用于:
按照所述像素数据在所述图像内的顺序,从所述存储单元中读取所述图像的所有像素数据,且所述图像的每一个像素数据仅读取并输出一次。
8.根据权利要求7所述的信号转换***,其特征在于,所述读出单元还用于:
当无法从存储相同像素数据的X个所述存储子模块中读取X个所述像素数据时,则从另外存储相同像素数据的X个所述存储子单元中读取部分所述像素数据,以保证输出X个所述像素数据。
9.根据权利要求8所述的信号转换***,其特征在于,所述读出单元还用于:
当所述接口模式值X不能被所述图像一行的像素数据的数量A整除,则舍弃所述图像该行末的B个像素数据,A为大于0的自然数,B为A除以X所得到的余数。
10.根据权利要求8所述的信号转换***,其特征在于,读出单元还用于:
当所述接口模式值X不能被所述图像一行的像素数据的数量A整除,则通过填补X-B个像素数据的方式进行所述图像该行末的B个像素数据的输出,A为大于0的自然数,B为A除以X所得到的余数。
11.一种信号转换方法,其特征在于,包括以下步骤:
将图像的像素数据同时存储K份;
在每次读取时,基于接口模式值X,从K份所述像素数据中的任意X份所述像素数据中读取并输出X个所述像素数据,且X份所述像素数据分别提供一个所述像素数据,且读取并输出的X个所述像素数据为所述图像的一行像素数据中连续的像素数据;其中,X为大于0的自然数,K为大于或等于X的自然数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111051921.7A CN113965710A (zh) | 2021-09-08 | 2021-09-08 | 信号转换***及信号转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111051921.7A CN113965710A (zh) | 2021-09-08 | 2021-09-08 | 信号转换***及信号转换方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113965710A true CN113965710A (zh) | 2022-01-21 |
Family
ID=79461205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111051921.7A Pending CN113965710A (zh) | 2021-09-08 | 2021-09-08 | 信号转换***及信号转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113965710A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07154753A (ja) * | 1993-11-30 | 1995-06-16 | Tsuhata Giken Kogyo Kk | 画面表示制御装置 |
CN106375688A (zh) * | 2016-09-06 | 2017-02-01 | 上海集成电路研发中心有限公司 | 一种cmos图像传感器及其信号传输方法 |
CN106598543A (zh) * | 2016-11-30 | 2017-04-26 | 上海集成电路研发中心有限公司 | 图像传感器数据处理*** |
CN109600560A (zh) * | 2018-12-04 | 2019-04-09 | 中国航空工业集团公司洛阳电光设备研究所 | Cmos图像传感器输出高速串行lvds信号校准方法及装置 |
CN111246130A (zh) * | 2020-01-16 | 2020-06-05 | 锐芯微电子股份有限公司 | 存储单元阵列、量化电路阵列及其读取控制方法 |
-
2021
- 2021-09-08 CN CN202111051921.7A patent/CN113965710A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07154753A (ja) * | 1993-11-30 | 1995-06-16 | Tsuhata Giken Kogyo Kk | 画面表示制御装置 |
CN106375688A (zh) * | 2016-09-06 | 2017-02-01 | 上海集成电路研发中心有限公司 | 一种cmos图像传感器及其信号传输方法 |
CN106598543A (zh) * | 2016-11-30 | 2017-04-26 | 上海集成电路研发中心有限公司 | 图像传感器数据处理*** |
CN109600560A (zh) * | 2018-12-04 | 2019-04-09 | 中国航空工业集团公司洛阳电光设备研究所 | Cmos图像传感器输出高速串行lvds信号校准方法及装置 |
CN111246130A (zh) * | 2020-01-16 | 2020-06-05 | 锐芯微电子股份有限公司 | 存储单元阵列、量化电路阵列及其读取控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8422404B2 (en) | Method and device for transmitting packets | |
KR970005412B1 (ko) | 퍼스트인 퍼스트아웃트 메모리장치 | |
JPWO2014038597A1 (ja) | 映像信号送信装置、映像信号受信装置、及びプログラム | |
JP7344188B2 (ja) | 画像処理装置、及び画像処理システム | |
JP2012049911A5 (zh) | ||
CN102333225B (zh) | 用于传输和录制四路标清视频信号的***及方法 | |
CN107707841B (zh) | 一种矩阵切换器 | |
CN113965710A (zh) | 信号转换***及信号转换方法 | |
US6188727B1 (en) | Simplicity HDTV video decoder and its decoding method | |
US7561746B2 (en) | Image transmitter for transmitting a frame of a fixed number of packets where each packet has a fixed number of image data | |
JP6049332B2 (ja) | 光電変換装置および撮像システム | |
US20060062328A1 (en) | Data receiver | |
CN210670239U (zh) | 一种无压缩高清视频传输*** | |
CN211791821U (zh) | 一种视频数据对地直传的星载视频压缩装置 | |
US7839307B2 (en) | Video serializer and deserializer with mapping conversion | |
US10397517B2 (en) | Matrix switcher | |
CN103369325B (zh) | 一种适用于无线视频传感网的低复杂度视频压缩传输方法 | |
KR20120033131A (ko) | 영상 데이터 고속 송/수신 방법 및 장치 | |
CN114726927A (zh) | 一种Coaxpress高速图像接口与光纤传输接口的转换***及方法 | |
CN204145671U (zh) | 图像链路加密、解密装置及图像链路加密传输*** | |
CN211557396U (zh) | 一种基于fpga的10g光纤传输装置 | |
CN114553641A (zh) | 一种实现电气隔离的方法及摄像*** | |
JP2024050021A (ja) | 映像信号変換装置 | |
CN101009840A (zh) | 对一视讯码流译码及显示的方法 | |
KR200311059Y1 (ko) | 다 채널 카메라 동기회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 201800 room jt2216, building 6, 1288 Yecheng Road, Jiading District, Shanghai Applicant after: Shanghai IC equipment Material Industry Innovation Center Co.,Ltd. Applicant after: Shanghai IC R & D Center Co., Ltd Address before: No. 497 Gauss Road, Zhangjiang hi tech park, Pudong New Area, Shanghai, 201210 Applicant before: Shanghai IC equipment Material Industry Innovation Center Co.,Ltd. Applicant before: Shanghai IC R & D Center Co., Ltd |
|
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |