CN113961979A - 继电保护安全芯片密码服务模块及其哈希算法单元 - Google Patents
继电保护安全芯片密码服务模块及其哈希算法单元 Download PDFInfo
- Publication number
- CN113961979A CN113961979A CN202111240571.9A CN202111240571A CN113961979A CN 113961979 A CN113961979 A CN 113961979A CN 202111240571 A CN202111240571 A CN 202111240571A CN 113961979 A CN113961979 A CN 113961979A
- Authority
- CN
- China
- Prior art keywords
- circuit
- encryption
- hash value
- interface
- algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004422 calculation algorithm Methods 0.000 title claims abstract description 204
- 238000004364 calculation method Methods 0.000 claims abstract description 108
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000006870 function Effects 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 14
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 27
- 230000000875 corresponding effect Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 238000005070 sampling Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 206010027476 Metastases Diseases 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000009401 metastasis Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/722—Modular multiplication
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Abstract
本申请涉及一种继电保护安全芯片密码服务模块及其哈希算法单元，该哈希算法单元包括第一接口、第一寄存器、第一控制器、加密计算电路、解密计算电路、存储器和第二接口；第一寄存器用于通过第一接口获取哈希值计算参数；第一控制器用于提取哈希值计算参数，并根据哈希值计算参数，控制加/解密计算电路对待加/解密数据进行哈希值计算，得到加/解密哈希值并写入存储器；该待加密数据依次经由第一接口和第一寄存器达到加密计算电路；该待解密数据依次经由第二接口和存储器达到解密计算电路。上述继电保护安全芯片密码服务模块及其哈希算法单元，可以实现加密哈希值和解密哈希值的同步运算，有利于提高整体运行效率。
Description
技术领域
本申请涉及继电保护领域，特别是涉及一种继电保护安全芯片密码服务模块及其哈希算法单元。
背景技术
继电保护装置是电力***中常用的器件，继电保护装置的工作状态直接影响到整个电力***，担负着保护电力***安全稳定运行的重要使命。继电保护装置中，通常配置有安全芯片以确保装置的安全性。
传统的继电保护安全芯片密码服务模块及其哈希算法单元，配置哈希算法单元进行加密哈希值和解密哈希值的运算，在需要同时计算待加密数据的加密哈希值，和待解密数据的解密哈希值时，则根据计算请求的时序进行依次处理。即，传统的继电保护安全芯片密码服务模块及其哈希算法单元，同一时刻只能进行加密哈希值或解密哈希值的运算，存在运行效率低的问题。
发明内容
基于此，有必要针对上述技术问题，提供一种运算效率高的继电保护安全芯片密码服务模块及其哈希算法单元。
一种继电保护安全芯片密码模块中的哈希算法单元，包括第一接口、第一寄存器、第一控制器、加密计算电路、解密计算电路、存储器和第二接口；
所述第一寄存器连接所述第一接口、所述第一控制器和所述加密计算电路；所述加密计算电路连接所述第一控制器和所述存储器；所述解密计算电路连接所述第一控制器和所述存储器；所述存储器还连接所述第二接口；所述第一接口和所述第二接口用于连接加解密算法单元；
所述第一寄存器用于通过所述第一接口获取哈希值计算参数；
所述第一控制器用于提取所述第一寄存器中的所述哈希值计算参数，并根据所述哈希值计算参数，控制所述加密计算电路对待加密数据进行哈希值计算，得到加密哈希值并写入所述存储器，或，控制所述解密计算电路对待解密数据进行哈希值计算，得到解密哈希值并写入所述存储器；所述待加密数据依次经由所述第一接口和所述第一寄存器达到所述加密计算电路；所述待解密数据依次经由所述第二接口和所述存储器达到所述解密计算电路。
在其中一个实施例中，所述加密计算电路包括乘法电路、移位寄存器和结果寄存器，所述移位寄存器连接所述乘法电路和所述结果寄存器；所述乘法电路连接所述第一控制器和所述第一寄存器；所述结果寄存器连接所述存储器。
一种继电保护安全芯片密码模块，包括加解密算法单元、真随机数生成单元和如上述的哈希算法单元，所述加解密算法单元连接继电保护安全芯片、所述真随机数生成单元和所述哈希算法单元。
在其中一个实施例中，所述加解密算法单元包括对称算法组件和非对称算法组件；所述对称算法组件连接所述继电保护安全芯片、所述真随机数生成单元和所述哈希算法单元；所述非对称算法组件连接所述继电保护安全芯片、所述真随机数生成单元和所述哈希算法单元。
在其中一个实施例中，所述对称算法组件包括总线接口、第二寄存器、第二控制器和对称算法运算电路；所述总线接口用于连接所述继电保护安全芯片、所述真随机数生成单元、所述哈希算法单元、所述第二寄存器和所述对称算法运算电路；所述第二控制器用于连接所述第二寄存器和所述对称算法运算电路。
在其中一个实施例中，所述非对称算法组件包括寄存器接口，以及与所述寄存器接口连接的AHB(Advanced High Performance Bus，高级高性能总线)Slave接口、主运算电路、基本运算电路、数据通路电路和SRAM(Static Random-Access Memory，静态随机存取存储器)接口；所述主运算电路与所述基本运算电路和所述数据通路电路连接；所述基本运算电路和所述数据通路电路连接，所述数据通路电路与所述SRAM接口连接；
所述AHB Slave接口用于连接所述哈希算法单元和所述真随机数生成单元，所述SRAM接口用于连接所述继电保护安全芯片。
在其中一个实施例中，所述非对称算法组件包括椭圆曲线算法组件；所述椭圆曲线算法组件连接所述继电保护安全芯片、所述真随机数生成单元和所述哈希算法单元。
在其中一个实施例中，所述椭圆曲线算法组件包括乘法运算电路和处理器；所述乘法运算电路连接所述真随机数生成单元、所述哈希算法单元和所述处理器；所述处理器连接所述继电保护安全芯片；
所述处理器用于获取所述继电保护安全芯片发送的用户配置信息和待加密数据，根据所述用户配置信息确定椭圆函数初始坐标、公钥和加密参数，并将所述椭圆函数初始坐标、所述公钥、所述加密参数和所述待加密数据发送至所述乘法运算电路；
所述乘法运算电路用于接收所述真随机数生成单元生成的真随机数，并基于所述真随机数、所述椭圆函数初始坐标、所述公钥、所述加密参数和所述待加密数据，得到第一乘数和第二乘数并发送至所述处理器，以及得到哈希值计算参数并发送至所述哈希算法单元；
所述处理器还用于接收加密哈希值，并结合所述加密哈希值、所述第一乘数和所述第二乘数，生成密文数据并输出。
在其中一个实施例中，所述真随机数生成单元包括能量转换电路、放大电路和模数转换电路：所述放大电路连接所述能量转换电路和所述模数转换电路；所述模数转换电路连接所述加解密算法单元。
在其中一个实施例中，所述真随机数生成单元还包括检测电路，所述检测电路连接所述模数转换电路和所述加解密算法单元。
上述继电保护安全芯片密码服务模块及其哈希算法单元，配置第一接口获取待加密数据，配置第二接口获取待解密数据，且配置加密计算电路用于加密哈希值计算，配置解密计算电路用于解密哈希值计算，也即，针对加密哈希值和解密哈希值的计算，分别配置了不同的数据传输通路和计算电路，可以实现加密哈希值和解密哈希值的同步运算，有利于提高整体运行效率。
附图说明
图1为一实施例中哈希算法单元的组成框图；
图2为一实施例中加密计算电路的组成框图；
图3为一实施例中继电保护安全芯片密码模块的组成框图；
图4为一实施例中对称算法组件的组成框图；
图5为一实施例中对称算法组件的控制原理图；
图6为一实施例中非对称算法组件的控制原理图；
图7为一实施例中椭圆曲线算法组件的组成框图；
图8为一实施例中真随机数生成单元的组成框图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
本申请第一方面，如图1所示，提供了一种继电保护安全芯片密码模块中的哈希算法单元，包括第一接口110、第一寄存器120、第一控制器130、加密计算电路140、解密计算电路150、存储器160和第二接口170。第一寄存器120连接第一接口110、第一控制器130和加密计算电路140；加密计算电路140连接第一控制器130和存储器160；解密计算电路150连接第一控制器130和存储器160；存储器160还连接第二接口170；第一接口110和第二接口170用于连接加解密算法单元。第一寄存器120用于通过第一接口110获取哈希值计算参数。第一控制器130用于提取第一寄存器中的哈希值计算参数，并根据哈希值计算参数，控制加密计算电路140对待加密数据进行哈希值计算，得到加密哈希值并写入存储器160，或，控制解密计算电路150对待解密数据进行哈希值计算，得到解密哈希值并写入存储器160；待加密数据依次经由第一接口110和第一寄存器120达到加密计算电路140；待解密数据依次经由第二接口170和存储器160达到解密计算电路150。
其中，第一接口110和第二接口120的接口类型并不唯一，例如可以是总线接口或串口。该总线接口，可以是AHB接口或PCI(Peripheral Component Interconnect，外设组件互连标准)接口。第一寄存器120为基本寄存器，具体可以是数据寄存器或段寄存器。第一控制器130可以是包含各类处理芯片及其***电路，具备逻辑运算功能的硬件模块。该处理芯片，可以是单片机、DSP(Digital Signal Process，数字信号处理)芯片或FPGA(FieldProgrammable Gate Array，现场可编程逻辑门阵列)芯片。存储器160可以是SRAM或DRAM(Dynamic Random Access Memory，动态随机存取存储器)。在一个实施例中，存储器160为SRAM，有利于提高数据读写速度，进而提升哈希算法单元的运行效率。
具体的，加解密算法单元一方面将哈希值计算参数通过第一接口110发送至第一寄存器120，该哈希值计算参数，为与待处理数据相关的，用于计算待处理数据哈希值所需的参数，如加解密命令信息、哈希计算中间值等。另一方面根据待处理数据的类型，选择不同的接口向哈希算法单元发送待处理数据：若待处理数据为待加密数据，则通过第一接口110发送至第一寄存器120；若待处理数据为待解密数据，则通过第二接口120发送至第一寄存器120。第一控制器130提取第一寄存器120中的哈希值计算参数，并根据哈希值计算参数，确定哈希值计算类型，再控制对应的计算电路进行哈希值计算。在一个实施例中，第一控制器130通过二进制位使能信号进行计算电路的选择。其中，哈希值计算类型包括加密哈希值计算和解密哈希值计算，具体由加密计算电路140对待加密数据进行哈希值计算，得到加密哈希值并写入存储器160，由解密计算电路150对待解密数据进行哈希值计算，得到解密哈希值并写入存储器160。最后，再由加解密算法单元从存储器160中获取对应的哈希值，用于后续加解密处理。
需要说明的是，哈希值计算的具体算法并不唯一，例如可以是SM2算法、SM3算法或SM4算法。进一步的，根据具体算法的不同，具体的运算类型与哈希值计算的过程也不唯一。例如，具体的运算类型包括乘法运算、点乘运算、转置运算或哈希值运算等。在一个实施例中，加密计算电路140可以通过对待加密数据进行填充、扩展和压缩迭代处理生成最终的加密哈希值，再将该加密哈希值写回存储器160。此外，存储器160还可以用于保存数据长度、初始向量及哈希值计算的中间结果。为确保存储器160可以被整个***共用，便于***内不同模块之间的数据交互，可以将存储器160划分为不同的区域，分别用于存放加密哈希值、解密哈希值、中间结果以及待解密数据。
此外，加密哈希值和解密哈希值传输至加解密算法单元的路径可以相同也可以不同。例如，可以是加密哈希值依次经由存储器160、第一寄存器120和第一接口110传输至加解密算法单元，解密哈希值依次经由存储器160和第二接口170传输至加解密算法单元；也可以是加密哈希值和解密哈希值均依次经由存储器160和第二接口170传输至加解密算法单元。
上述哈希算法单元，配置第一接口110获取待加密数据，配置第二接口170获取待解密数据，且配置加密计算电路140用于加密哈希值计算，配置解密计算电路150用于解密哈希值计算，也即，针对加密哈希值和解密哈希值的计算，分别配置了不同的数据传输通路和计算电路，可以实现加密哈希值和解密哈希值的同步运算，有利于提高整体运行效率。
进一步的，加密计算电路140和解密计算电路150可以是包含对应加解密哈希算法，能直接进行逻辑运算的逻辑控制器或控制芯片，也可以是包含运算电路、存储器等一个或多个电路模块，基于各硬件电路进行逻辑运算的电路结构。
在一个实施例中，加密计算电路140和解密计算电路150为利用超大规模集成电路制造技术制作的电路模块。如图2所示，加密计算电路140包括乘法电路141、移位寄存器142和结果寄存器143，该移位寄存器142连接乘法电路141和结果寄存器143；该乘法电路141连接第一控制器130和第一寄存器120；结果寄存器143连接存储器160。具体的，加密哈希值计算过程采用平方取中法，为便于理解，下面以32位的整数为例进行说明。对于32位的整数a，加密哈希值为a*a的中间10位，处理过程为：乘法电路141计算a*a的值，将结果存入移位寄存器142，移位寄存器142去掉该值的低11位，得到中间值，并将该中间值的低10位作为a的加密哈希值发送至结果寄存器143，再由结果寄存器143将得到的加密哈希值写入存储器160。
上述实施例中，采用纯硬件的方式进行哈希值的计算，可以提高哈希值的计算效率，进而进一步提升哈希算法单元的运行效率。
在一个实施例中，如图3所示，提供了一种继电保护安全芯片密码模块，包括加解密算法单元200、真随机数生成单元300和上述的哈希算法单元100，加解密算法单元200连接继电保护安全芯片、真随机数生成单元300和哈希算法单元100。
在密码***中，无论是加密文本信息、图像还是视频，随机数都有着很重要的作用。现有的随机数主要有两种类型，真随机数和伪随机数。伪随机数易于在软件中去实现，其安全性依赖于给定算法的复杂性和密钥种子，虽然具有很好的统计特性，但不能保证其具有不可预测性；真随机数依赖不确定的熵源，如电子器件中的模拟现象，具有很好的不可预测性。因此，对于安全性要求高的密码***而言，真随机数成为更好的选择。而本申请中，真随机数生成单元300是从物理过程而不是计算机程序生成真随机数的硬件单元，例如，基于一些能生成统计学随机的“噪声”信号的微观现象，如热力学噪声、光电效应和量子现象，得到随机数。
进一步的，真随机数的生成方法为直接放大法、振荡采样法和亚稳态采样法中的一种。直接放大法，是通过对外界环境中的热噪声等物理噪声进行放大以获得更大的随机性，再将其输出通过比较器比较以获得随机数序列的方法；振荡采样法是通过在电路中设置一个能够产生振荡信号的振荡源，利用振荡源确保随机数的随机性，将振荡器的相位抖动作为随机数的熵，然后用低频信号采样高频的振荡信号并通过后处理模块，最终得到随机性更高的真随机数序列的方法；亚稳态采样法是一种基于数字逻辑门电路的一种产生真随机数的方法，其产生随机数的随机源是逻辑电路的逻辑门介于0和1状态之间的亚稳态，此状态是一种非稳定的逻辑门状态，它是指在某个固定的时间之内触发器无法达到一个可被确认的状态(0和1状态)，例如，在同步电路***中，在某一确定的时间段，若触发器的状态的建立/保持所要求的时间条件得不到满足，就会产生状态无法确定的亚稳态状态，假设在***时钟到来之后的一段较长时间内，触发器输出端仍处于不确定的状态，那么当需要在触发器输出端采集真随机数时，它便会输出随机数0或者1，此时的输出与输入并无必然联系。在一个实施例中，真随机数生成单元300采用振荡采样法生成真随机数，电路简单且可持续稳定生成真随机数。
此外，加解密算法单元200具体连接哈希算法单元100中的第一接口110和第二接口170。进一步的，加解密算法单元200是包含控制器或控制芯片，具备逻辑运算功能的硬件单元。
具体的，真随机数生成单元300用于向加解密算法单元200提供加解密过程中所需的随机数。加解密算法单元200向继电保护安全芯片获取待处理数据，以及用户配置信息，并根据用户配置信息，并结合真随机数，对待处理数据进行对应的加/解密预处理，得到哈希值计算参数并发送至哈希算法单元100。该用户配置信息包括加/解密算法选择、加/解密算法参数选择以及加/解密命令信息等。再由哈希算法单元100根据该哈希值计算参数，对待处理数据进行对应的哈希值计算，得到加/解密哈希值并反馈至加解密算法单元200。最后，再由加解密算法单元200基于该加/解密哈希值，对待处理数据进行对应的加/解密运算，得到密/明文信息并输出至继电保护安全芯片。
上述继电保护安全芯片密码模块，一方面，由于其中的哈希算法单元100针对加密哈希值和解密哈希值的计算，分别配置了不同的数据传输通路和计算电路，可以实现加密哈希值和解密哈希值的同步运算，有利于提高整体运行效率；另一方面，配置硬件单元加解密算法单元200和真随机数生成单元300，可以简化对应处理过程的程序，可以进一步提高运行效率。
在一个实施例中，加解密算法单元包括对称算法组件和非对称算法组件；该对称算法组件连接继电保护安全芯片、真随机数生成单元300和哈希算法单元100；该非对称算法组件连接继电保护安全芯片、真随机数生成单元300和哈希算法单元100。
其中，对称算法组件和非对称算法组件均具体连接哈希算法单元100中的第一接口110和第二接口170。对称算法组件和非对称算法组件是包含专门处理器及其***电路，可以实现加解密运算的电路组件。具体的，对称算法组件是基于对称算法实现加解密运算的电路组件，该对称算法可以是DES算法、3DES算法、AES算法、RC4算法、RC5算法或RC6算法。对应的，非对称算法组件是基于非对称算法实现加解密运算的电路组件，该非对称算法可以是椭圆曲线加密算法、背包算法或RSA算法。
进一步的，可以配置多个不同的对称算法组件，分别用于实现不同的对称算法，并配置多个不同的非对称算法组件，分别用于实现不同的非对称算法，以匹配继电保护安全芯片的加解密需求。具体的，可以由继电保护安全芯片根据自身需求，选择对应的算法组件发送待处理数据和用户配置信息；也可以在继电保护安全芯片密码模块中，配置专门的算法选择电路，该算法选择电路连接继电保护安全芯片和加解密算法单元200，用于获取继电保护安全芯片发送的待处理数据和用户配置信息，并根据用户配置信息确定加解密算法单元200中的目标算法组件，并该待处理数据和用户配置信息发送至对应的目标算法组件，由目标算法组件基于特定的算法进行对应的加解密处理。
上述实施例中，配置不同的算法组件用于实现不同算法类型的加解密处理，可以匹配不同的用户需求，有利于扩展继电保护安全芯片密码模块的应用场景。
在一个实施例中，如图4所示，对称算法组件包括总线接口211、第二寄存器212、第二控制器213和对称算法运算电路214；该总线接口211用于连接继电保护安全芯片、真随机数生成单元300、哈希算法单元100、第二寄存器212和对称算法运算电路214；第二控制器213用于连接第二寄存器212和对称算法运算电路214。
其中，总线接口211具体连接哈希算法单元100中的第一接口110和第二接口170。该总线接口211的类型并不唯一，例如可以是AHB接口或PCI接口。关于第二寄存器212和第二控制器213的具体限定请分别参考上文中关于第一寄存器120和第一控制器130的限定，此处不再赘述。对称算法运算电路214是包含控制器或控制芯片，具备逻辑运算功能的硬件单元。
具体的，一方面，总线接口211用于接收继电保护安全芯片发送的用户配置信息，并发送至第二寄存器212；再由第二控制器213从第二寄存器212中读取用户配置信息，并根据用户配置信息生成控制信息并发送至对称算法运算电路214。另一方面，总线接口211还用于接收继电保护安全芯片发送的待处理数据(即为明/密文)和种子密钥，并发送至对称算法运算电路214。最后再由对称算法运算电路214根据控制信息选择对应算法的数据通路，对待处理数据进行加/解密运算，得到密/明文信息并通过总线接口211输出至继电保护安全芯片。
进一步的，对称算法运算电路214中可以包括不同的算法电路，如SM4算法电路和AES算法电路，可以配置对应的S盒分别实现不同算法中的非线性变换，如图5所示，也可以仅配置一个S盒，再由各算法电路在不同时刻使用该S盒，以实现不同的算法和密钥扩展逻辑。
此外，攻击者通常针对对称加密算法中的非线性变换部分(即S盒)进行攻击，并使用一下几种方法获取密钥：对S盒输入输出进行相关性功耗攻击(connectional poweranalysis，CPA)或差分能量攻击(differential power analysis，DPA)；对S盒后的线性变换输出进行CPA或DPA；以S盒输入值的汉明重为分类，采集曲线并建立模板而后进行攻击；高阶DPA，针对带掩码的对称加密算法，将不同S盒的输出进行异或来消除相同掩码的影响，并利用该汉明距作为中间值进行DPA分析；错误注入攻击，改变输入的明文、密钥或使中间的计算过程出错从而达到干扰计算结果的目的。为提升对称加密算法的抗攻击能力，对称算法组件采用掩码、防错误注入验算、时钟加扰和信号加扰等措施，以消除加解密运算过程中的能量消耗特征以及电磁辐射特征与密钥或其他敏感信息之间的相关性，提升对称加密算法的抗相关功耗分析、抗差分功耗分析和抗错误注入攻击的能力。
此外，总线接口211与继电保护安全芯片的连接方式并不唯一，例如可以与继电保护安全芯片中的总线连接。
上述实施例中，即是提供了对称算法组件的具体电路构成，采用硬件重构的方式实现对称加密算法，可以便于用户根据需要进行二次开发和扩展。
在一个实施例中，如图6所示，非对称算法组件包括寄存器接口221，以及与寄存器接口221连接的AHB Slave接口222、主运算电路223、基本运算电路224、数据通路电路225和SRAM接口226，主运算电路223与基本运算电路224和数据通路电路225连接，基本运算电路224和数据通路电路225连接，数据通路电路225与SRAM接口226连接。AHB Slave接口222连接哈希算法单元100和真随机数生成单元300，SRAM接口226用于连接继电保护安全芯片。
具体的，如图6所示，主运算电路223包含模幂电路、素数检测电路和ECC(EllipseCurve Cryptography，椭圆加密算法)点运算电路等，通过调动基本运算电路224中的模运算和大整数运算实现非对称加密算法中的核心步骤。基本运算电路224用于实现有限素数域的模运算和大整数运算，其包括模乘电路、模逆电路、模加减电路和蒙哥马利模乘电路。数据通路电路225为主运算电路223与基本运算电路224的功能实现提供硬件资源，其包括寄存器、计数器单元和运算单元。
进一步的，为提高非对称加密算法的抗攻击能力，使继电保护安全芯片在进行加解密运算时的能量消耗特征以及电磁辐射特征与密钥和敏感信息之间没有明显的相关性，非对称算组件中采用以下安全防护措施：(1)时钟加扰，在进行非对称加解密运算时开启时钟加扰功能以提高继电保护安全芯片对侧信道攻击的防护能力；(2)椭圆曲线参数的防护，采用校验措施检查非对称加密算法运算时参数是否被更改；(3)模加/模减的防护和模乘/模逆的防护，加入随机延迟措施以掩盖非对称加解密运算的时间信息；(4)点乘的防护，采用安全点乘算法，在进行加解密运算前对点乘的输入数据值进行掩码；(5)错误注入的防护，对相关数据进行备份，加入随机延迟并对关键数据进行多次判断。
上述实施例中，非对称算法组件采用分层的硬件架构与软件程序相结合的方式实现非对称加密算法的加密和解密：基本运算电路224用于实现有限素数域的模运算和大整数运算；主运算电路223通过调动基本运算电路224的模运算和大整数运算实现非对称加密算法中核心步骤的运算；寄存器接口221用于实现控制流程以及运算复杂度较低的步骤；数据通路电路225为主运算电路223和基本运算电路224的功能实现提供硬件资源，以尽可能提高硬件资源的可复用度以减少硬件资源的使用，最终做到在不牺牲性能的情况下尽量缩减安全芯片面积。
在一个实施例中，非对称算法组件包括椭圆曲线算法组件；该椭圆曲线算法组件连接继电保护安全芯片、真随机数生成单元300和哈希算法单元100。具体的，椭圆曲线算法组件用于基于椭圆曲线加密算法，对待处理数据进行非对称加/解密处理。进一步的，椭圆曲线算法组件连接继电保护安全芯片、真随机数生成单元300和哈希算法单元100的方式，可以是通过总线接口或串口连接，或者经由专设寄存器和接口进行连接。
在一个实施例中，如图7所示，椭圆曲线算法组件包括乘法运算电路227和处理器228，该乘法运算电路227连接真随机数生成单元300、哈希算法单元100和处理器228，该处理器228连接继电保护安全芯片。处理器228用于获取继电保护安全芯片发送的用户配置信息和待加密数据，根据用户配置信息确定椭圆函数初始坐标、公钥和加密参数，并将椭圆函数初始坐标、公钥、加密参数和待加密数据发送至乘法运算电路227；乘法运算电路227用于接收真随机数生成单元300生成的真随机数，并基于真随机数、椭圆函数初始坐标、公钥、加密参数和待加密数据，得到第一乘数和第二乘数并发送至处理器228，以及得到哈希值计算参数并发送至哈希算法单元100；处理器228还用于接收加密哈希值，并结合加密哈希值、第一乘数和第二乘数，生成密文数据并输出。
其中，乘法运算电路227是包含乘法电路、模乘电路和模逆电路等，可以实现对应运算的电路模块。处理器228是包含各类处理芯片及其***电路，具备逻辑运算功能的硬件模块。具体的，处理器228获取继电保护安全芯片发送的用户配置信息和待加密数据M，将待加密数据M发送至乘法运算电路227，并根据用户配置信息确定椭圆参数a和b，生成椭圆函数，再在该椭圆函数上选取一点，得到椭圆函数初始坐标G(x0,y0)发送至乘法运算电路227。乘法运算电路227接收真随机数生成单元300生成的真随机数k，基于该真随机数k和椭圆函数初始坐标G(x0,y0)，计算得到第一乘数C1＝k*G＝(x1,y1)。进一步的，处理器228还用于根据用户配置信息确定公钥Pb和加密参数t，并发送至乘法运算电路227。乘法运算电路227还用于基于第一乘数C1和公钥Pb，进行乘法运算，得到哈希值计算参数x2和y2，并发送至哈希算法单元100；以及基于待加密数据M和加密参数t，得到第二乘数C2＝Mt，并将第一乘数C1和第二乘数C2均发送至处理器228。其中，x2、y2与第一乘数C1和公钥Pb的关系为：C1*Pb＝(x2,y2)。再由哈希算法单元100基于哈希值计算参数x2和y2，对待加密数据M进行哈希值计算，得到加密哈希值C3＝hash(x2||M||y2)。最后，再由处理器228结合加密哈希值C3、第一乘数C1和第二乘数C2，生成密文数据C1||C2||C3并输出。
上述即是椭圆曲线算法组件基于椭圆曲线算法，对待加密数据进行加密的过程，可以理解，基于同样的硬件结构，也可以使用椭圆曲线算法，对待解密数据进行解密。具体的，处理器228获取继电保护安全芯片发送的用户配置信息和待解密数据，并从该待解密数据中提取第一乘数C1和加密哈希值C3；根据用户配置信息确定椭圆参数a和b，生成椭圆函数，并判断椭圆函数上是否存在一点G，满足C1/G＝k＝y1/y0＝x1/x0，其中，(x0,y0)为G点坐标，(x1,y1)为第一乘数C1对应的坐标值。处理器228从待解密数据中提取第二乘数C2，并根据用户配置信息确定公钥Pb和加密参数t，再将上述第一乘数C1、加密哈希值C3、公钥Pb和加密参数t发送至乘法运算电路227。乘法运算电路227基于第一乘数C1和公钥Pb，进行乘法运算C1*Pb＝(x2,y2)，得到哈希值计算参数x2和y2，以及基于第二乘数C2和加密参数t，得到解密信息M＝C2-t，并将该解密信息M和哈希值计算参数发送至哈希算法单元100。由哈希值计算单元100基于哈希值计算参数x2和y2，对解密信息M进行哈希值计算，得到解密哈希值u＝hash(x2||M||y2)并反馈至处理器228。最后，再由处理器228对解密哈希值u与加密哈希值C3进行校验，若正确，则将解密信息M作为解密数据输出，若不正确，则输出解密失败的提示信息。
需要说明的是，处理器228从哈希算法单元100获取加密哈希值C3或解密哈希值u的方式，可以是直接从哈希算法单元100获取，也可以是通过乘法运算电路227从哈希算法单元100获取。若处理器228直接从哈希算法单元100获取对应的哈希值，则处理器228还需连接哈希算法单元100。进一步的，密文数据和解密数据的输出对象，可以是继电保护安全芯片，也可以是与处理器228连接的存储器，如SRAM。
上述实施例中，即是提供了非对称算法组件的具体构成，通过配置硬件运算电路，在加解密过程中进行相应的计算，可以提升加解密处理速度，进而提升整个继电保护安全芯片密码模块的整体运行效率。
在一个实施例中，如图8所示，真随机数生成单元300包括能量转换电路310、放大电路320和模数转换电路330：该放大电路320连接能量转换电路310和模数转换电路330；该模数转换电路330连接加解密算法单元200。
具体的，能量转换电路310用于产生随机物理效应，进行对应的检测，并将检测结果转换成电信号输出至放大电路320。该随机物理效应，可以是量子力学噪声源产生的电路噪声或电阻器产生的热噪声。放大电路320用于接收该电信号，进行振幅放大处理后，得到宏观级别的模拟信号并输出至模数转换电路330。模数转换电路330用于将该模拟信号转换成数字信号，通常是二进制的0和1。通过对这些随机的信号进行重复采样即可得到一系列的随机数。
在一个实施例中，请继续参考图8，真随机数生成单元还包括检测电路340，该检测电路340连接模数转换电路330和加解密算法单元200。
具体的，检测电路340用于基于预设统计检测方法，对得到的真随机数进行统计检验后，再将检验通过的真随机数传输至加解密算法单元200。该预设统计检测方法具体可以为以下任意方法的一种：
(1)比特分布检测；用以判断随机序列是否满足分布的均匀性，主要测试长为n比特的序列中0和1的个数，理想情况是0和1等概率分布，若0和1的概率差小于预设值，则检验通过；
(2)跟随特性检测(又称转移检测)；序列的跟随特性是指序列中相邻元素的出现情况，主要用来测试长为n比特的序列中00、01、10、11的概率是否相等，其中低频采样的措施有利于保证输出数的跟随特性；若00、01、10、11之间的概率差小于预设差值，则检验通过；
(3)游程检测；游程是由连续的0或者1组成的序列，并且其前后元素与游程的元素不同，当游程数目为序列长度的一半时，产生的随机序列较好；若游程数目与序列长度一半的差值小于设定值，则检验通过；
(4)碰撞检测；该检测法是以抽象概率试验小球碰撞为比喻，假定将n个小球随机的扔进m个空的缸里，这里m>>n，当小球掉进非空的缸里时认为碰撞发生；碰撞发生则检验通过；
(5)扑克检测；该检测先将待测序列划分成若干个长为p(p为任意正整数)的二进制子序列，长为p的二进制子序列有2p种子序列类型，然后检测这2p种子序列类型的个数是否相等；若相等则检验通过。
上述实施例中，即是提供了真随机数生成单元300的具体硬件构成，在加解密过程中使用真随机数，有利于提高继电保护安全芯片的安全性。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上该实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种继电保护安全芯片密码模块的哈希算法单元，其特征在于，包括第一接口、第一寄存器、第一控制器、加密计算电路、解密计算电路、存储器和第二接口；
所述第一寄存器连接所述第一接口、所述第一控制器和所述加密计算电路；所述加密计算电路连接所述第一控制器和所述存储器；所述解密计算电路连接所述第一控制器和所述存储器；所述存储器还连接所述第二接口；所述第一接口和所述第二接口用于连接加解密算法单元；
所述第一寄存器用于通过所述第一接口获取哈希值计算参数；
所述第一控制器用于提取所述第一寄存器中的所述哈希值计算参数，并根据所述哈希值计算参数，控制所述加密计算电路对待加密数据进行哈希值计算，得到加密哈希值并写入所述存储器，或，控制所述解密计算电路对待解密数据进行哈希值计算，得到解密哈希值并写入所述存储器；所述待加密数据依次经由所述第一接口和所述第一寄存器达到所述加密计算电路；所述待解密数据依次经由所述第二接口和所述存储器达到所述解密计算电路。
2.根据权利要求1所述的继电保护安全芯片密码模块的哈希算法单元，其特征在于，所述加密计算电路包括乘法电路、移位寄存器和结果寄存器，所述移位寄存器连接所述乘法电路和所述结果寄存器；所述乘法电路连接所述第一控制器和所述第一寄存器；所述结果寄存器连接所述存储器。
3.一种继电保护安全芯片密码模块，其特征在于，包括加解密算法单元、真随机数生成单元和如权利要求1或2所述的哈希算法单元，所述加解密算法单元连接继电保护安全芯片、所述真随机数生成单元和所述哈希算法单元。
4.根据权利要求3所述的继电保护安全芯片密码模块，其特征在于，所述加解密算法单元包括对称算法组件和非对称算法组件；所述对称算法组件连接所述继电保护安全芯片、所述真随机数生成单元和所述哈希算法单元；所述非对称算法组件连接所述继电保护安全芯片、所述真随机数生成单元和所述哈希算法单元。
5.根据权利要求4所述的继电保护安全芯片密码模块，其特征在于，所述对称算法组件包括总线接口、第二寄存器、第二控制器和对称算法运算电路；所述总线接口用于连接所述继电保护安全芯片、所述真随机数生成单元、所述哈希算法单元、所述第二寄存器和所述对称算法运算电路；所述第二控制器用于连接所述第二寄存器和所述对称算法运算电路。
6.根据权利要求4所述的继电保护安全芯片密码模块，其特征在于，所述非对称算法组件包括寄存器接口，以及与所述寄存器接口连接的AHB Slave接口、主运算电路、基本运算电路、数据通路电路和SRAM接口；所述主运算电路与所述基本运算电路和所述数据通路电路连接；所述基本运算电路和所述数据通路电路连接，所述数据通路电路与所述SRAM接口连接；
所述AHB Slave接口用于连接所述哈希算法单元和所述真随机数生成单元，所述SRAM接口用于连接所述继电保护安全芯片。
7.根据权利要求4所述的继电保护安全芯片密码模块，其特征在于，所述非对称算法组件包括椭圆曲线算法组件；所述椭圆曲线算法组件连接所述继电保护安全芯片、所述真随机数生成单元和所述哈希算法单元。
8.根据权利要求7所述的继电保护安全芯片密码模块，其特征在于，所述椭圆曲线算法组件包括乘法运算电路和处理器；所述乘法运算电路连接所述真随机数生成单元、所述哈希算法单元和所述处理器；所述处理器连接所述继电保护安全芯片；
所述处理器用于获取所述继电保护安全芯片发送的用户配置信息和待加密数据，根据所述用户配置信息确定椭圆函数初始坐标、公钥和加密参数，并将所述椭圆函数初始坐标、所述公钥、所述加密参数和所述待加密数据发送至所述乘法运算电路；
所述乘法运算电路用于接收所述真随机数生成单元生成的真随机数，并基于所述真随机数、所述椭圆函数初始坐标、所述公钥、所述加密参数和所述待加密数据，得到第一乘数和第二乘数并发送至所述处理器，以及得到哈希值计算参数并发送至所述哈希算法单元；
所述处理器还用于接收加密哈希值，并结合所述加密哈希值、所述第一乘数和所述第二乘数，生成密文数据并输出。
9.根据权利要求3所述的继电保护安全芯片密码模块，其特征在于，所述真随机数生成单元包括能量转换电路、放大电路和模数转换电路：所述放大电路连接所述能量转换电路和所述模数转换电路；所述模数转换电路连接所述加解密算法单元。
10.根据权利要求9所述的继电保护安全芯片密码模块，其特征在于，所述真随机数生成单元还包括检测电路，所述检测电路连接所述模数转换电路和所述加解密算法单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111240571.9A CN113961979A (zh) | 2021-10-25 | 2021-10-25 | 继电保护安全芯片密码服务模块及其哈希算法单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111240571.9A CN113961979A (zh) | 2021-10-25 | 2021-10-25 | 继电保护安全芯片密码服务模块及其哈希算法单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113961979A true CN113961979A (zh) | 2022-01-21 |
Family
ID=79466717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111240571.9A Pending CN113961979A (zh) | 2021-10-25 | 2021-10-25 | 继电保护安全芯片密码服务模块及其哈希算法单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113961979A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114461553A (zh) * | 2022-04-12 | 2022-05-10 | 北京象帝先计算技术有限公司 | 数据处理***、电子装置、电子设备及数据处理方法 |
| CN118013595A (zh) * | 2024-02-01 | 2024-05-10 | 广东全芯半导体有限公司 | 一种主控芯片随机缓存保密方法及*** |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1688171A (zh) * | 2005-05-16 | 2005-10-26 | 航天科工信息技术研究院 | 实现移动通信设备数据安全传输的装置和方法 |
| CN101101617A (zh) * | 2007-07-13 | 2008-01-09 | 华中科技大学 | 避免重加密的密码处理器及用其存取数据的方法 |
| CN201051744Y (zh) * | 2007-04-20 | 2008-04-23 | 深圳兆日技术有限公司 | 一种安全的加密网卡装置 |
| CN101753291A (zh) * | 2008-11-28 | 2010-06-23 | 佳能株式会社 | 哈希值计算装置及其方法 |
| CN106209916A (zh) * | 2016-08-31 | 2016-12-07 | 南京普瑶电子科技有限公司 | 工业自动化生产业务数据传输加解密方法及*** |
| CN108768613A (zh) * | 2018-04-03 | 2018-11-06 | 四川新网银行股份有限公司 | 一种基于多种加密算法的密文口令校验方法 |
| CN109145613A (zh) * | 2018-07-10 | 2019-01-04 | 杨俊佳 | 安全加密芯片及含有该芯片的电子设备 |
| CN109309561A (zh) * | 2018-09-12 | 2019-02-05 | 电子科技大学 | 一种通用的构造可区分不可延展公钥加密体制的方法 |
| CN110490008A (zh) * | 2018-05-14 | 2019-11-22 | 英韧科技(上海)有限公司 | 安全装置及安全芯片 |
| CN111064561A (zh) * | 2019-12-11 | 2020-04-24 | 北京雍鼎智能科技有限公司 | 消息加密方法及装置 |
| CN112214758A (zh) * | 2019-07-09 | 2021-01-12 | 意法半导体(大西部)公司 | 用于管理经加密的软件应用的设备和方法 |
| CN112887077A (zh) * | 2021-01-20 | 2021-06-01 | 深圳安捷丽新技术有限公司 | 一种ssd主控芯片随机缓存保密方法和电路 |
| CN213876729U (zh) * | 2021-01-20 | 2021-08-03 | 深圳安捷丽新技术有限公司 | 一种ssd主控芯片随机缓存保密电路 |
-
2021
- 2021-10-25 CN CN202111240571.9A patent/CN113961979A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1688171A (zh) * | 2005-05-16 | 2005-10-26 | 航天科工信息技术研究院 | 实现移动通信设备数据安全传输的装置和方法 |
| CN201051744Y (zh) * | 2007-04-20 | 2008-04-23 | 深圳兆日技术有限公司 | 一种安全的加密网卡装置 |
| CN101101617A (zh) * | 2007-07-13 | 2008-01-09 | 华中科技大学 | 避免重加密的密码处理器及用其存取数据的方法 |
| CN101753291A (zh) * | 2008-11-28 | 2010-06-23 | 佳能株式会社 | 哈希值计算装置及其方法 |
| CN106209916A (zh) * | 2016-08-31 | 2016-12-07 | 南京普瑶电子科技有限公司 | 工业自动化生产业务数据传输加解密方法及*** |
| CN108768613A (zh) * | 2018-04-03 | 2018-11-06 | 四川新网银行股份有限公司 | 一种基于多种加密算法的密文口令校验方法 |
| CN110490008A (zh) * | 2018-05-14 | 2019-11-22 | 英韧科技(上海)有限公司 | 安全装置及安全芯片 |
| CN109145613A (zh) * | 2018-07-10 | 2019-01-04 | 杨俊佳 | 安全加密芯片及含有该芯片的电子设备 |
| CN109309561A (zh) * | 2018-09-12 | 2019-02-05 | 电子科技大学 | 一种通用的构造可区分不可延展公钥加密体制的方法 |
| CN112214758A (zh) * | 2019-07-09 | 2021-01-12 | 意法半导体(大西部)公司 | 用于管理经加密的软件应用的设备和方法 |
| CN111064561A (zh) * | 2019-12-11 | 2020-04-24 | 北京雍鼎智能科技有限公司 | 消息加密方法及装置 |
| CN112887077A (zh) * | 2021-01-20 | 2021-06-01 | 深圳安捷丽新技术有限公司 | 一种ssd主控芯片随机缓存保密方法和电路 |
| CN213876729U (zh) * | 2021-01-20 | 2021-08-03 | 深圳安捷丽新技术有限公司 | 一种ssd主控芯片随机缓存保密电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114461553A (zh) * | 2022-04-12 | 2022-05-10 | 北京象帝先计算技术有限公司 | 数据处理***、电子装置、电子设备及数据处理方法 |
| CN114461553B (zh) * | 2022-04-12 | 2022-06-17 | 北京象帝先计算技术有限公司 | 数据处理***、电子装置、电子设备及数据处理方法 |
| CN118013595A (zh) * | 2024-02-01 | 2024-05-10 | 广东全芯半导体有限公司 | 一种主控芯片随机缓存保密方法及*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7659837B2 (en) | Operation processing apparatus, operation processing control method, and computer program | |
| Güneysu et al. | Cryptanalysis with COPACOBANA | |
| Zimmermann et al. | A 177 Mb/s VLSI implementation of the international data encryption algorithm | |
| Kumar et al. | A lightweight AES algorithm implementation for encrypting voice messages using field programmable gate arrays | |
| Ting et al. | An FPGA based SHA-256 processor | |
| CN113961979A (zh) | 继电保护安全芯片密码服务模块及其哈希算法单元 | |
| CA2733667C (en) | Method for detecting abnormalities in a cryptographic circuit protected by differential logic, and circuit for implementing said method | |
| Nara et al. | A scan-based attack based on discriminators for AES cryptosystems | |
| Park et al. | Pufsec: Device fingerprint-based security architecture for internet of things | |
| Stănică et al. | Encryption algorithm using linear hybrid cellular automaton | |
| Kanda et al. | Design of an Integrated Cryptographic SoC Architecture for Resource-Constrained Devices | |
| Srinath et al. | A detailed Analysis of Lightweight Cryptographic techniques on Internet-of-Things | |
| Han et al. | Improved differential power analysis attacks on AES hardware implementations | |
| Acharya et al. | FPGA design & implementation of optimized RC5 block cipher | |
| CN110912679A (zh) | 密码设备 | |
| Yu et al. | On designing PUF-based TRNGs with known answer tests | |
| Sharma et al. | VHDL Implementation of AES-128 | |
| KR20190052605A (ko) | 적어도 두 개의 알고리즘을 이용하여 랜덤 넘버를 생성하는 랜덤 넘버 생성기 및 이를 포함하는 보안 장치 | |
| Dabal et al. | FPGA-based cryptosystem with combined stream-block cipher and digital chaos generator | |
| CN214175074U (zh) | 一种并行真随机数发生器及其载体 | |
| Graves et al. | Challenges in designing trustworthy cryptographic co-processors | |
| Hafsa et al. | Performance trade-offs of hybrid cryptosystem for medical images encryption-decryption | |
| Hesse et al. | A Modular Open-Source Cryptographic Co-Processor for Internet of Things | |
| Bharatesh et al. | FPGA Implementation of Park-Miller Algorithm to Generate Sequence of 32-Bit Pseudo Random Key for Encryption and Decryption of Plain Text | |
| Swamy et al. | Performance Analysis of Secure Integrated Circuits using Blowfish Algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |