CN113948456A - 一种半导体基板填充方法、芯片、装置及物料填充设备 - Google Patents

一种半导体基板填充方法、芯片、装置及物料填充设备 Download PDF

Info

Publication number
CN113948456A
CN113948456A CN202111105551.0A CN202111105551A CN113948456A CN 113948456 A CN113948456 A CN 113948456A CN 202111105551 A CN202111105551 A CN 202111105551A CN 113948456 A CN113948456 A CN 113948456A
Authority
CN
China
Prior art keywords
groove
filling
substrate
substrate layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111105551.0A
Other languages
English (en)
Inventor
王俊杰
陈建勋
蔡旻錞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202111105551.0A priority Critical patent/CN113948456A/zh
Publication of CN113948456A publication Critical patent/CN113948456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体基板填充方法及采用该方法的芯片、装置及物料填充设备，适用于集成电路导线互连作业和相关的应用场景。本发明通过克服技术偏见，采用闭环的填充过程和热处理过程，反复进行填充操作，使得工件的物料填充质量得到改善。

Description

一种半导体基板填充方法、芯片、装置及物料填充设备
技术领域
本发明属于微电子线路技术领域，具体涉及一种半导体基板填充方法及采用该方法的芯片、装置及物料填充设备。
背景技术
由于微电子线路的物理尺寸不断接近摩尔定律的极限，在刻蚀后对工艺沟槽的填充变得越来越困难。
发明人研究发现：一方面，填充过程本身由于沟槽尺寸原因，而存在阶梯覆盖性不佳现象；另一方面，工艺沟槽表面氧化后不利于后续电镀过程中保证镀层的均匀性。
发明内容
本发明公开了一种半导体基板填充方法及采用该方法的芯片、装置及物料填充设备，适用于集成电路导线互连作业和相关的应用场景。
需要说明的是，在本发明中采用的“第一”、“第二”等类似的语汇，仅仅是为了描述技术方案中的各组成要素，并不构成对技术方案的限定，也不能理解为对相应要素重要性的指示或暗示；带有“第一”、“第二”等类似语汇的要素，表示在对应技术方案中，该要素至少包含一个。
具体地，本发明公开了一种半导体基板填充方法，经刻蚀工艺获得第一基片，并将该基片用于构建预定的半导体结构；该过程可以包含半导体生产过程中任何需要的工艺流程。
进一步地，经过第一填充工艺在第一基片上获得带有阻隔层的第一沟槽，该第一沟槽填充有用于后工序操作的第一基底层，即种子层。
其中，第一基底层附着于第一沟槽表面，第一基底层底部的开放面距离第一沟槽的槽口平面的距离为第一槽深；当该深度为零时，则表示第一沟槽被填满。
进一步地，对第一沟槽进行退火回流处理，使第一基底层产生回流，并使第一沟槽的侧壁垂直于第一沟槽的槽口平面；通常，为了节省工艺过程的能量消耗，现有技术不再进行后续的填充而直接进入电镀工艺过程。
但是发明人发现，由于工件物理尺寸的不断减小，已解决10纳米量级，因此单次的填充过程难以保证填充的质量。通过降低单次填充的填充量并进行多次填充反其道而行之，克服了相关的技术偏见，取得了意想不到的技术效果：若第一基底层底部的开放面低于第一沟槽的槽口平面预设的第二槽深，则再次经第一填充工艺填充并再次进行所述退火回流处理；若第一基底层底部的开放面与第一沟槽的槽口平面符合预定的第二槽深，则结束所述填充过程。
进一步地，当第一基片以半导体材料作为第一基材，并在其上刻蚀第一沟槽并使得第一沟槽的第一端开放、第二端封闭；其中，第二端由导体材料填充；对于采用不大于28纳米的制程获得的基片，更利于本方法的适用。
进一步地，对于采用硅、锗材料，本方法自然适用。作为补充，第一槽深的数值大于第一填充工艺每次填充的厚度值时，本方法方才有效。对于采用不同填充材料的工艺过程，本方法也适用，其中的填充物至少可采用金、银、铜、铝之一。
同时，其第一填充工艺过程可采用化学气相沉积和/或物理气相沉积方法，只要该方法可以精确控制填充物的增长量即可。
进一步地，第二槽深的深度可为零或负数，分别表示不同的工艺状态，当第二槽深为负数时，则表示第一沟槽填充后会产生凸起。
再进一步，作为必要的工艺指标，退火温度必须足以使所述导体产生回流；目的是消除填充后零件表面不利的结构状态。特别是在退火温度为220~550摄氏度是，对特定材料进行了改进。
进一步地，为了改善电镀效果，对第一基底层可进行还原处理，消除表面氧化层。其后，即可对第一基底层执行电镀操作。
其中，对第一基底层进行电镀操作直至第一基底层的镀层厚度增加到预定的工艺值。为了进一步改善电镀操作后工件的质量，还可采用化学机械研磨工艺进行表面处理。
在此基础上，对于在制造过程中，采用了上述方法的芯片，自然落入本发明的保护范围。对于相应的生产装置，只要其采用了上述任一方法，也将落入本发明的保护范围。
再进一步，若物料填充设备基于上述工艺过程实施操作，则也将落入本发明的保护范围。其预处理单元用于检测经刻蚀工艺获得的第一基片并将之用于构建预定的半导体结构；其材料填充单元用于检测经第一填充工艺在第一基片上获得带有阻隔层的第一沟槽，并将第一沟槽填充有用于在后工序的第一基底层。
其中，第一基底层附着于第一沟槽表面，第一基底层底部的开放面距离第一沟槽的槽口平面的距离为第一槽深；其检测与热处理单元对第一沟槽进行退火回流处理，使第一基底层产生回流，并使第一沟槽的侧壁垂直于第一沟槽的槽口平面。
其工艺控制单元根据工艺要求控制检测与热处理单元的执行过程，若第一基底层底部的开放面低于第一沟槽的槽口平面预设的第二槽深，则再次经第一填充工艺填充并再次进行退火回流处理；若第一基底层底部的开放面与第一沟槽的槽口平面符合预定的第二槽深，则结束填充过程。
本发明公开了一种半导体基板填充方法及采用该方法的芯片、装置及物料填充设备，适用于集成电路导线互连作业和相关的应用场景；通过克服技术偏见，采用闭环的填充过程和热处理过程，反复进行填充操作，使得工件的物料填充质量得到改善。
附图说明
为了更加清晰地说明本发明的技术方案，利于对本发明的技术效果、技术特征和目的进一步理解，下面结合附图对本发明进行详细的描述，附图构成说明书的必要组成部分，与本发明的实施例一并用于说明本发明的技术方案，但并不构成对本发明的限制。
附图中的同一标号代表相同的部件，具体地：
图1为本发明实施例1填充操作前的结构示意图；
图2为本发明实施例1某次填充操作后中间状态的结构示意图；
图3为本发明实施例1某次填充操作后经退火回流后中间状态的结构示意图；
图4为本发明实施例1完成填充操作后的结构示意图；
图5为本发明物料填充设备实施例2的工艺流程图。
其中：
100---第一基片；200---第一基底层；
300---第一沟槽；400---阻隔层；500---第二基片；
1000----工艺初始化过程；2000---首次填充过程；
3000---检测及热处理过程；4000-反复检测填充过程。
具体实施方式
下面结合附图和实施例，对本发明作进一步的详细说明。当然，下列描述的具体实施例只是为了解释本发明的技术方案，而不是对本发明的限定。
此外，实施例或附图中表述的部分，也仅仅是本发明相关部分的举例说明，而不是本发明的全部。
如图1所示，本发明实施例1填充操作前的结构示意图；为了避免填充物料向工件渗透，加入了阻隔层400；其中第二基片500为其它结构部件或半导体材料，第二基片500为本实施例的相关结构或部件提供物理支撑。
如图2，经刻蚀工艺获得的第一基片100用于构建预定的半导体结构；带有阻隔层400的第一沟槽300填充有用于后工序操作的第一基底层200，即种子层。
其中，第一基底层200附着于第一沟槽300表面，第一基底层200底部的开放面距离第一沟槽300的槽口平面的距离为第一槽深；该深度用于判断填充操作是否已经达到工艺要求，当该深度为零或者为负值时，工件即完成填充操作。
若填充操作尚未满足要求，通过对第一沟槽300进行退火回流处理，使第一基底层200产生回流，并使第一沟槽300的侧壁垂直于第一沟槽300的槽口平面。
若第一基底层200底部的开放面低于第一沟槽300的槽口平面预设的第二槽深，则再次经第一填充工艺填充并再次进行退火回流处理。
若第一基底层200底部的开放面与第一沟槽300的槽口平面符合预定的第二槽深，则结束填充过程。
如图的第一基片100以半导体材料作为第一基材，该基材上刻蚀有第一沟槽300；第一沟槽300的第一端开放、第二端封闭，第二端由导体材料填充。该方法对于第一基片100的高密度工件特别使用，一般采用不大于28纳米的制程获得，且对于硅、锗材料均适用。
如上所述，第一槽深的数值大于第一填充工艺每次填充的厚度值，也就是说，通过控制填充的深度，使得填充过程不是单次完成的，也就是说，通过控制填充量，实现了填充过程中工件质量的改善。
进一步地，对于填充材料金、银、铜、铝，本发明将同样地适用，特别是对于膨胀率较高的铜材料，更利于发挥其改善作用。
进一步地，本发明的第一填充工艺采用化学气相沉积和/或物理气相沉积方法，利于填充过程的精确控制。
如上所述，第二槽深的深度为零或负数，当第二槽深为负数时，第一沟槽填充后产生凸起。
为了达到工艺效果，退火温度应足以使导体产生回流，以使工件特性、结构和形状等得到改善。
数据显示，当退火温度为220~550摄氏度时，对铜金属可产生较好的热处理效果。
进一步地，为了改善电镀效果，对第一基底层200可进行还原处理，消除表面氧化层。
进一步地，对第一基底层200执行电镀操作，直至第一基底层200的镀层厚度增加预定的工艺值，进一步改善导体的导电性能。
进一步地，在电镀操作后采用化学机械研磨工艺进行表面处理，进一步改善工件的结构和电学特性。
如图1至5所示；其中，图5是采用本发明方法的一种物料填充设备，其预处理单元1000用于检测经刻蚀工艺获得的第一基片100并将之用于构建预定的半导体结构。
其材料填充单元2000用于检测经第一填充工艺在第一基片100上获得带有阻隔层的第一沟槽300，并将第一沟槽300填充有用于在后工序的第一基底层200。
其中，第一基底层200附着于第一沟槽300表面，第一基底层200底部的开放面距离第一沟槽300的槽口平面的距离为第一槽深。
其检测与热处理单元3000对第一沟槽300进行退火回流处理，使第一基底层200产生回流，并使第一沟槽300的侧壁垂直于第一沟槽300的槽口平面。
其工艺控制单元4000根据工艺要求控制检测与热处理单元3000的执行过程，若第一基底层200底部的开放面低于第一沟槽300的槽口平面预设的第二槽深，则再次经第一填充工艺填充并再次进行退火回流处理。
若第一基底层200底部的开放面与第一沟槽300的槽口平面符合预定的第二槽深，则结束填充过程。。
需要说明的是，上述实施例仅是为了更清楚地说明本发明的技术方案，本领域技术人员可以理解，本发明的实施方式不限于以上内容，基于上述内容所进行的明显变化、替换或替代，均不超出本发明技术方案涵盖的范围；在不脱离本发明构思的情况下，其它实施方式也将落入本发明的范围。

Claims (16)

1.一种半导体基板填充方法，其特征在于，包括：
经刻蚀工艺获得第一基片（100）；所述第一基片（100）用于构建预定的半导体结构；
经第一填充工艺在所述第一基片（100）上获得带有阻隔层（400）的第一沟槽（300），所述第一沟槽（300）填充有用于后工序操作的第一基底层（200），定义所述第一基底层（200）为种子层；其中，
所述第一基底层（200）附着于所述第一沟槽（300）表面，所述第一基底层（200）底部的开放面距离所述第一沟槽（300）的槽口平面的距离为第一槽深；
对所述第一沟槽（300）进行退火回流处理，使所述第一基底层（200）产生回流，并使所述第一沟槽（300）的侧壁垂直于所述第一沟槽（300）的槽口平面；
若所述第一基底层（200）底部的开放面低于所述第一沟槽（300）的槽口平面预设的第二槽深，则再次经第一填充工艺填充并再次进行所述退火回流处理；
若所述第一基底层（200）底部的开放面与所述第一沟槽（300）的槽口平面符合预定的第二槽深，则结束所述填充过程。
2.如权利要求1所述的方法，其特征在于：
所述第一基片（100）以半导体材料作为第一基材，所述第一基材上刻蚀有所述第一沟槽（300）；
所述第一沟槽（300）的第一端开放；
所述第一沟槽（300）的第二端封闭，所述第二端由导体材料填充。
3.如权利要求1或2所述的方法，其特征在于：
所述第一基片（100）采用不大于28纳米的制程获得。
4.如权利要求1或2所述的方法，其特征在于：
所述半导体材料至少为下列材料之一：硅、锗。
5.如权利要求1或2所述的方法，其特征在于：
所述第一槽深的数值大于所述第一填充工艺每次填充的厚度值。
6.如权利要求2所述的方法，其特征在于：
所述导体至少采用下列材料之一：金、银、铜、铝。
7.如权利要求1或6所述的方法，其特征在于：
所述第一填充工艺采用化学气相沉积和/或物理气相沉积方法。
8.如权利要求7所述的方法，其特征在于：
所述第二槽深的深度为零或负数，当所述第二槽深为负数时，所述第一沟槽填充后产生凸起。
9.如权利要求4所述的方法，其特征在于：
所述退火温度足以使所述导体产生回流。
10.如权利要求9所述的方法，其特征在于：
所述退火温度为220~550摄氏度。
11.如权利要求9或10所述的方法，其特征在于，还包括：
对所述第一基底层（200）进行还原处理，消除表面氧化层。
12.如权利要求11所述的方法，其特征在于：
对所述第一基底层（200）执行电镀操作；其中，对所述第一基底层（200）进行电镀操作直至所述第一基底层（200）的镀层厚度增加预定的工艺值。
13.如权利要求9所述的方法，其特征在于，
在所述电镀操作后采用化学机械研磨工艺进行表面处理。
14.一种的芯片，其特征在于：
在所述芯片的制造过程中，采用如权利要求1至13中的任一方法。
15.一种半导体生产装置，其特征在于：
所述生产装置采用了如权利要求1至13中的任一方法。
16.一种物料填充设备，其特征在于，包括：预处理单元（1000）、材料填充单元（2000）、检测与热处理单元（3000）和工艺控制单元（4000）；其中，
预处理单元（1000）：用于检测经刻蚀工艺获得的第一基片并将之用于构建预定的半导体结构；
材料填充单元（2000）：用于检测经第一填充工艺在所述第一基片上获得带有阻隔层的第一沟槽，并将所述第一沟槽填充有用于在后工序的第一基底层；所述第一基底层附着于所述第一沟槽表面，所述第一基底层底部的开放面距离所述第一沟槽的槽口平面的距离为第一槽深；
检测与热处理单元（3000）：对所述第一沟槽进行退火回流处理，使所述第一基底层产生回流，并使所述第一沟槽的侧壁垂直于所述第一沟槽的槽口平面；
工艺控制单元（4000）：根据工艺要求控制检测与热处理单元（3000）的执行过程，若所述第一基底层底部的开放面低于所述第一沟槽的槽口平面预设的第二槽深，则再次经第一填充工艺填充并再次进行所述退火回流处理；若所述第一基底层底部的开放面与所述第一沟槽的槽口平面符合预定的第二槽深，则结束所述填充过程。
CN202111105551.0A 2021-09-22 2021-09-22 一种半导体基板填充方法、芯片、装置及物料填充设备 Pending CN113948456A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111105551.0A CN113948456A (zh) 2021-09-22 2021-09-22 一种半导体基板填充方法、芯片、装置及物料填充设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111105551.0A CN113948456A (zh) 2021-09-22 2021-09-22 一种半导体基板填充方法、芯片、装置及物料填充设备

Publications (1)

Publication Number Publication Date
CN113948456A true CN113948456A (zh) 2022-01-18

Family

ID=79328476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111105551.0A Pending CN113948456A (zh) 2021-09-22 2021-09-22 一种半导体基板填充方法、芯片、装置及物料填充设备

Country Status (1)

Country Link
CN (1) CN113948456A (zh)

Similar Documents

Publication Publication Date Title
US7378342B2 (en) Methods for forming vias varying lateral dimensions
KR101577867B1 (ko) 금속 캡 장치 및 방법
CN105336670B (zh) 半导体结构及其形成方法
US9385035B2 (en) Current ramping and current pulsing entry of substrates for electroplating
JP2002506927A (ja) 作業部材の上に金属を電解により沈着させる装置および方法
Jung et al. Effect of current density and plating time on Cu electroplating in TSV and low alpha solder bumping
CN113948456A (zh) 一种半导体基板填充方法、芯片、装置及物料填充设备
Asano et al. A novel wafer dicing method using metal-assisted chemical etching
CN104934367A (zh) 一种铜互连的制备方法
Dixit et al. Via technologies for MEMS
Sharma et al. Design and fabrication of low-loss horizontal and vertical interconnect links using air-clad transmission lines and through silicon vias
CN110504211A (zh) 改善顶层铜互连层的丘状凸起缺陷的工艺方法
CN103700615A (zh) 二氟化氙气相刻蚀阻挡层的方法
CN111247633A (zh) 单一金属的多浴电镀
US11887912B2 (en) Through silicon via structure for three-dimensional integrated circuit packaging and manufacturing method thereof
KR102208202B1 (ko) 전기도금을 위한 기판들의 전류 램핑 및 전류 펄싱 진입
Obata et al. A Novel Fabrication Process for High Density Silicon Capacitors by using Metal-Assisted Chemical Etching
CN110911276B (zh) 半导体器件及其制造方法
US9275894B2 (en) Method for forming semiconductor device structure
US11984358B2 (en) Systems and methods for improving within die co-planarity uniformity
CN113035729B (zh) 混合键合方法及键合用衬底
CN102110585B (zh) 一种金属层的制造方法
US20200243432A1 (en) Method of fine redistribution interconnect formation for advanced packaging applications
KR101152267B1 (ko) 실리콘 인터포저의 제작방법
CN105762107A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination