CN113948452A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113948452A
CN113948452A CN202110861455.2A CN202110861455A CN113948452A CN 113948452 A CN113948452 A CN 113948452A CN 202110861455 A CN202110861455 A CN 202110861455A CN 113948452 A CN113948452 A CN 113948452A
Authority
CN
China
Prior art keywords
opening
dielectric layer
spacer
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110861455.2A
Other languages
English (en)
Inventor
苏怡年
谢志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113948452A publication Critical patent/CN113948452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及半导体结构及其形成方法。一种方法包括：在电介质层之上形成第一心轴和第二心轴；以及在所述第一心轴和所述第二心轴上分别形成第一间隔件和第二间隔件。所述第一间隔件和所述第二间隔件彼此相邻，并且在所述第一间隔件和所述第二间隔件之间具有空间。蚀刻所述电介质层以在所述电介质层中形成开口，其中，所述开口与所述空间重叠，并且其中，所述第一间隔件和所述第二间隔件用作所述蚀刻中的蚀刻掩模的一部分。将导电材料填充到所述开口中。对所述导电材料执行平坦化工艺。

Description

半导体结构及其形成方法
技术领域
本公开涉及半导体器件，尤其涉及半导体结构及其形成方法。
背景技术
金属线和过孔用于互连集成电路(例如，晶体管)以形成功能电路。随着器件尺寸的减小，金属线和过孔也变得越来越小。金属线和过孔的形成可能需要形成金属硬掩模层，以用于限定金属线和/或过孔的尺寸和位置。然而，金属硬掩模层有时可能损坏，从而导致金属线和/或过孔中的缺陷。
发明内容
根据本公开的一个方面，提供了一种形成半导体结构的方法，包括：在电介质层之上形成第一心轴和第二心轴；在所述第一心轴和所述第二心轴上分别形成第一间隔件和第二间隔件，其中，所述第一间隔件和所述第二间隔件彼此相邻，并且在所述第一间隔件和所述第二间隔件之间具有第一空间；蚀刻所述电介质层以在所述电介质层中形成开口，其中，所述开口与所述第一空间重叠，并且其中，所述第一间隔件和所述第二间隔件用作所述蚀刻中的蚀刻掩模的一部分；将导电材料填充到所述开口中；以及对所述导电材料执行平坦化工艺。
根据本公开的一个方面，提供了一种形成半导体结构的方法，包括：在电介质层之上形成心轴；在所述心轴的侧壁上形成第一间隔件，其中，所述第一间隔件包括彼此相对的第一侧壁和第二侧壁，其中，所述第二侧壁接触所述心轴；蚀刻所述电介质层的第一部分以在所述电介质层中形成第一开口，其中，所述第一开口具有与所述第一侧壁垂直对准的第三侧壁；用第一导电材料填充所述第一开口；蚀刻所述电介质层的第二部分以在所述电介质层中形成第二开口，其中，所述第二开口具有与所述第二侧壁垂直对准的第四侧壁，并且其中，所述第一开口和所述第二开口位于所述心轴的相对侧上；以及用第二导电材料填充所述第二开口。
根据本公开的一个方面，提供了一种形成半导体结构的方法，包括：在低k电介质层之上形成硬掩模；在所述硬掩模之上形成多个心轴；在所述多个心轴的侧壁上形成多个间隔件，其中，第一空间、第二空间和第三空间将所述多个间隔件中的相邻间隔件分隔开，其中所述硬掩模的一些部分暴露于所述第一空间、所述第二空间和所述第三空间；形成填充到所述第一空间中的保护层；对所述保护层进行图案化以从所述第二空间和所述第三空间去除所述保护层；在所述保护层之上形成图案化蚀刻掩模；在第一蚀刻工艺中，蚀刻穿过所述硬掩模的第一部分和所述低k电介质层在所述第二空间正下方的第一部分，以在所述低k电介质层中形成第一开口，其中，所述保护层和所述图案化蚀刻掩模相组合地用作蚀刻掩模；以及在第二蚀刻工艺中，蚀刻穿过所述硬掩模的第二部分和所述低k电介质层在所述第三空间正下方的第二部分，以在所述低k电介质层中形成第二开口。
附图说明
当结合附图进行阅读时，通过以下详细描述可最佳地理解本公开的各个方面。要注意的是，根据行业的标准惯例，各种特征没有按比例绘制。事实上，为了讨论的清楚，可以任意地增大或缩小各种特征的尺寸。
图1至图3、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图7C、图8至图18、图19A、图19B和图20示出了根据一些实施例的形成包括金属线和过孔的互连结构的中间阶段的截面视图和顶视图。
图21示出了根据一些实施例的用于形成互连结构的工艺流程。
具体实施方式
下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。以下描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或在第二特征上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
此外，可以在本文中使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或操作中的除了图中所示的定向之外的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，并且这里使用的空间相关描述符也可以相应地解释。
提供了一种包括金属线和过孔的互连结构及其形成方法。根据本公开的一些实施例，形成心轴(mandrel)，并且在心轴的侧壁上形成间隔件。间隔件之间的空间可用于(双重图案化工艺的)第一图案化工艺中以形成第一金属线和过孔。此外，心轴所占用的空间可用于双重图案化工艺的第二图案化工艺中以形成第二金属线和过孔。在双重图案化工艺中用作蚀刻掩模的部分的间隔件可以在不增加横向尺寸的情况下被形成为高的，并且因此有效地用作蚀刻掩模。本文讨论的实施例将提供示例以使得能够制作或使用本公开的主题，并且本领域的普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。在各种视图和说明性实施例中，使用相似的附图标号来指定相似的元件。尽管可以将方法实施例讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
图1至图3、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图7C、图8至图18、图19A、图19B和图20示出了根据本公开的一些实施例的形成互连结构的中间阶段的截面视图。对应的工艺也示意性地反映在工艺流程200中，如图21所示。
图1示出了晶圆10的截面视图，其中所示的部分是晶圆10中的器件芯片的一部分。根据本公开的一些实施例，晶圆10是包括有源器件(例如，晶体管和/或二极管)和可能的无源器件(例如，电容器、电感器、电阻器等)的器件晶圆。
根据本公开的一些实施例，晶圆10包括半导体衬底12和在半导体衬底12的顶表面处形成的特征。半导体衬底12可以由晶体半导体材料形成，例如硅、锗、硅锗、和/或III-V族化合物半导体，例如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等。半导体衬底12也可以是体硅衬底或绝缘体上硅(SOI)衬底。可以在半导体衬底12中形成浅沟槽隔离(STI)区域(未示出)以隔离半导体衬底12中的有源区域。尽管未示出，但是可以形成穿孔以延伸到半导体衬底12中，其中，穿孔用于将半导体衬底12的相对侧上的特征电气地相互耦合。有源器件14(可以包括晶体管)形成在半导体衬底12的顶表面处。
在图1中进一步示出了电介质层16。根据本公开的一些实施例，电介质层16由介电常数(k值)低于约3.5、低于约3.0或甚至更低的低k电介质材料形成。电介质层16可以由黑钻石(Applied Materials公司的注册商标)、含碳低k电介质材料、氢倍半硅氧烷(HSQ)、甲基倍半硅氧烷(MSQ)等形成。根据本公开的一些实施例，电介质层16的形成包括沉积含有成孔剂的电介质材料，并且然后执行固化工艺以驱除成孔剂，因此剩余的IMD层16是多孔的。
导电特征22A和22B形成在IMD 16中。根据一些实施例，导电特征22A和22B中的每一个包括扩散阻挡层和扩散阻挡层之上的含铜材料。扩散阻挡层可以由钛、氮化钛、钽、氮化钽等形成，并且具有防止含铜材料中的铜扩散到IMD 16中的功能。替代地，导电特征22A和22B可以是无阻挡的，并且可以由钴、钨等形成。导电特征22A和22B可以具有单一镶嵌结构或双重镶嵌结构。
根据一些实施例，电介质层16是金属间电介质(IMD)层，并且导电特征22A和22B是金属线和/或过孔。根据替代实施例，电介质层16是层间电介质层，并且导电特征22A和22B是接触插塞。电介质层16和器件14之间可能存在或可能不存在附加特征，并且附加特征被表示为结构15，该结构15可以包括诸如接触蚀刻停止层、层间电介质、蚀刻停止层和IMD之类的电介质层。结构15还可以包括接触插塞、过孔、金属线等。
电介质层24沉积在电介质层16和导电线22A和22B之上。电介质层24可用作蚀刻停止层(ESL)，因此在整个说明书中被称为蚀刻停止层或ESL 24。蚀刻停止层24可以包括氮化物、硅碳基材料、碳掺杂的氧化物或含金属的电介质(例如SiCN、SiOCN、SiOC、AlOx、AlN、AlCN等)或它们的组合。蚀刻停止层24可以是由同质材料形成的单层，或者是包括多个电介质子层的复合层。根据本公开的一些实施例，蚀刻停止层24包括氮化铝(AlN)层、AlN层之上的SiOC层和SiOC层之上的氧化铝(AlOx)层。
电介质层26沉积在ESL 24之上。根据本公开的一些示例性实施例，电介质层26由含硅电介质材料(例如，氧化硅)形成。电介质层26也可以由低k电介质材料形成，因此在下文中被称为低k电介质层26。低k电介质层26可以使用从用于形成电介质层16的相同候选材料组中选择的材料来形成。当从相同候选材料组中选择时，电介质层16和26的材料可以彼此相同或不同。
掩模层28形成在电介质层26之上。根据本公开的一些实施例，掩模层28是单层掩模，其可以由氧化硅、氮化硅、含金属氧化物(例如，氧化钛)或含金属氮化物(例如，氮化钛)形成或包含这些材料。替代地，掩模层28具有包括多个子层的复合结构，这些子层可以由上述材料形成。可以使用等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、化学气相沉积(CVD)等来形成掩模层28。
多个心轴30形成在掩模层28之上。在如图21所示的工艺流程200中，相应的工艺被示出为工艺202。根据一些实施例，心轴30被形成为多个平行条，例如，如图4B所示的顶视图所示。心轴30可以由非晶硅、非晶碳、氧化锡等形成或包含这些材料。根据一些实施例，心轴30的宽度W1在约5nm到约20nm之间的范围内。相邻心轴30之间的间距S1可以是宽度W1的约2.5倍到约4倍。根据一些实施例，心轴30的高度H1可以在约10nm到约40nm之间的范围内，并且可以在约25nm到约40nm之间的范围内。心轴30的形成可以包括沉积毯式层(其可为具有均匀厚度的平面层)，并且然后执行蚀刻工艺以图案化毯式层并且形成心轴30。
参考图2，形成间隔件32。在如图21所示的工艺流程200中，相应的工艺被示出为工艺204。根据一些实施例，间隔件32由诸如金属氧化物或金属氮化物(例如，氧化钛、氮化钛等)之类的含金属材料形成或包含这些材料。间隔件32的宽度W2可以在约5nm到约20nm之间的范围内。间隔件32的高度H2等于或略小于(例如，在大约80％到100％之间)心轴30的高度H1。高度H2可以在约20nm到约40nm之间的范围内，并且可以在约25nm到约40nm之间的范围内。高度H2进一步大于间隔件32的宽度W2，并且可以比宽度W2大约1.5倍或2倍。间隔件32的形成工艺可以包括执行共形沉积工艺以形成共形间隔件层，该共形间隔件层包括心轴30侧壁上的竖直部分、心轴30顶部上的顶部水平部分以及竖直部分之间的底部水平部分。然后执行各向异性蚀刻工艺，以去除顶部水平部分和底部水平部分，并且留下竖直部分(其是间隔件32)。根据一些实施例，使用诸如Cl2、HBr、CH4等蚀刻气体或它们的组合来执行各向异性蚀刻工艺。也可以将诸如N2、氩气等载气添加到蚀刻气体中。在相邻的心轴30上形成的间隔件32之间具有空间34，该空间34可以具有在约0.5W1至约1.5W2之间的范围内的间隔S2。
图3、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图7C和图8至图10示出了根据一些实施例的电介质层26中第一过孔和金属线的形成。相应的工艺也可以被称为双重图案化工艺中的第一图案化工艺。图3示出了保护层36的形成。在如图21所示的工艺流程200中，相应的工艺被示出为工艺206。根据一些实施例，保护层36由在随后对电介质层26进行蚀刻时未被蚀刻的材料形成。此外，保护层36由与心轴30和间隔件32两者的材料不同的材料形成，使得在对保护层36进行图案化时，心轴30和间隔件32不被损坏。根据一些实施例，保护层36可以(或可以不)由选自用于形成间隔件32的相同候选材料组的材料形成。根据一些实施例，保护层36由氧化钛、氮化钛、氧化硅等形成或包含这些材料。保护层36的形成包括沉积毯式层，并且然后执行蚀刻工艺以图案化并去除保护层36的不期望部分。可以使用包括O2、CO2、NH3等的气体来执行蚀刻工艺。进行图案化的光刻工艺可以使用例如具有193nm波长的极紫外(EUV)光来执行。
参考图4A，形成可以是三层的蚀刻掩模38。在如图21所示的工艺流程200中，相应的工艺被示出为工艺208。蚀刻掩模38可以包括底部层(有时也称为下层)38BL、底部层38BL之上的中间层38ML和中间层38ML之上的顶部层(有时也称为上层)38TL。根据一些实施例，底部层38BL和顶部层38TL由光致抗蚀剂形成，其中底部层38BL已经交联。中间层38ML可以由无机材料形成，无机材料可以是氮化物(例如氮化硅)、氮氧化物(例如氮氧化硅)、氧化物(例如氧化硅)等。中间层38ML相对于顶部层38TL和底部层38BL具有高蚀刻选择性，因此顶部层38TL可以用作用于图案化中间层38ML的蚀刻掩模，并且中间层38ML可以用作用于图案化底部层38BL的蚀刻掩模。顶部层38TL被图案化以形成开口40，该开口40用于限定低k电介质层26中的过孔开口。进行图案化的光刻工艺可以使用例如具有193nm波长的EUV光来执行。
图4B示出了图4A所示结构的顶视图。图4A所示的截面视图取自于图4B中的参考截面A-A。如图4B所示，蚀刻掩模38形成在晶圆10的整个图示区域中，在蚀刻掩模38中形成开口40。开口40穿过空间34，其中每个空间34位于两个相邻的间隔件32之间。
接下来，使用经图案化的顶部层38TL作为蚀刻掩模来蚀刻中间层38ML(图4A)，使得开口40延伸到中间层38ML中。在蚀刻穿过中间层38ML之后，进一步图案化底部层38BL，在此期间中间层38ML用作蚀刻掩模。在对底部层38BL进行图案化期间，顶部层38TL被消耗。中间层38ML可在对底部层38BL进行图案化期间被部分或完全消耗。在对底部层38BL进行图案化时，开口40向下延伸，露出心轴30和间隔件32。由此产生的结构如图5A所示。根据开口40的大小和套刻(overlay)移位的严重程度，可以或可以不露出保护层36。
蚀刻工艺继续蚀刻硬掩模28，以便在硬掩模28中形成过孔开口42。在如图21所示的工艺流程200中，相应的工艺被示出为工艺210。然后蚀刻电介质层26，使得过孔开口42延伸到(并且可能穿透)低k电介质层26。根据一些实施例，使用选自C4F6、C4F8、C5F8、CF4、CHF3、CH2F2、NF3、N2、O2、Ar、He及它们的组合的蚀刻气体来执行对电介质层26的蚀刻。根据一些实施例，过孔开口42延伸至电介质层26的底部，并且露出了蚀刻停止层24。接下来，在可以是干法蚀刻工艺或湿法蚀刻工艺的蚀刻工艺中去除蚀刻停止层24。导电特征22A从而暴露于过孔开口40。应理解，保护层36具有保护电介质层26的不期望部分免于蚀刻的功能。例如，如果存在套刻移位，并且开口40向左移位并与所示的第二和第三间隔件32(从左开始计数)之间的空间34重叠，则如果没有形成保护层36，就可能不期望地蚀刻电介质层26在空间34之下的部分。因此，当发生套刻移位时，保护层36保护电介质层26的不期望部分不被蚀刻。
根据替代实施例，当过孔开口42的底部处于电介质层26的顶表面和底表面之间的中间水平时，停止过孔开口42的形成，而不是形成延伸到导电特征22A的过孔开口42，其中虚线43示出了中间水平。根据这些实施例，在随后形成沟槽时，过孔开口42将向下延伸，该工艺如图7A所示。
图5B示出了图5A所示的结构的顶视图。图5A所示的截面视图取自于图5B中的参考截面A-A。为了便于区分，开口42的宽度(在Y方向上测量到的)被图示为略小于对应开口40的宽度，而开口42的宽度实际上可以等于对应开口40的宽度。如图5B所示，根据一些实施例，间隔件32限定了开口42在X方向上的尺寸，而蚀刻掩模38中的开口40限定了开口42在Y方向上的尺寸。在形成开口42之后，例如使用包含CO2、NH3、O2或它们的组合的工艺气体去除底部层38BL(图5A)。
图6A、图6B、图7A、图7B、图7C和图8示出了用于形成第一多个沟槽的工艺。参考图6A，形成可以是三层的第二蚀刻掩模46，这三层包括底部层46BL、底部层46BL之上的中间层46ML和中间层46ML之上的顶部层46TL。在如图21所示的工艺流程200中，相应的工艺被示出为工艺212。底部层46BL、中间层46ML和顶部层46TL的材料可以分别类似于底部层38BL、中间层38ML和顶部层38TL的材料。顶部层46TL被图案化以形成开口48，该开口48用于限定低k电介质层26中的一个或多个沟槽。对顶部层46TL进行图案化的光刻工艺可以使用例如具有193nm波长的EUV光来执行。
图6B是图6A所示的结构的顶视图。图6A中所示的截面视图取自于图6B中的参考截面A-A。如图6B所示，先前形成的过孔开口42位于(一个或多个)开口48正下方。可能存在一些开口48，其中每个开口48之下有单个开口42。也可能有一些其他开口48，其中每个开口48之下有多个过孔开口42，如图6B所示。
接下来，使用经图案化的顶部层46TL作为蚀刻掩模来蚀刻中间层46ML(图6A)，使得开口48延伸到中间层46ML中。在蚀刻穿过中间层46ML之后，对底部层46BL进行图案化，在此期间中间层46ML用作蚀刻掩模。在对底部层46BL进行图案化期间，顶部层46TL被消耗。中间层46ML可以在对底部层46BL进行图案化期间被部分或完全消耗。在对底部层46BL进行图案化时，开口48向下延伸，露出下面的心轴30和间隔件32。根据开口48的大小和套刻移位的严重程度，可以或可以不露出保护层36。由此产生的结构如图7A所示。可以理解，保护层36可以保护电介质层26的不期望的部分不被图案化。例如，如果存在套刻移位，并且开口48向左移位并与所示的第二和第三间隔件32之间的空间34重叠，则如果没有形成保护层36，就可能不期望地蚀刻电介质层26在空间34之下的部分。因此，在形成沟槽时，保护层36保护电介质层26的不期望部分不被蚀刻。
蚀刻工艺继续蚀刻硬掩模28，其中蚀刻部分未在图6A和图7A中示出，但可以通过图6B实现。接下来，蚀刻电介质层26，以便在硬掩模28中形成沟槽50-1和50-2，它们被单独地和共同地称为沟槽50。在如图21所示的工艺流程200中，相应的工艺被示出为工艺214。根据一些实施例，使用选自C4F6、C4F8、C5F8、CF4、CHF3、CH2F2、NF3、N2、O2、Ar、He及它们的组合的蚀刻气体来执行对电介质层26的蚀刻。沟槽50-1与过孔42连接，如图7C所示，图7C示出了图7A中的参考截面C-C。沟槽52-2可以在过孔开口42之上并与另一个过孔开口42相连，如图7B所示。沟槽50-1和50-2延伸至电介质层26的顶表面和底表面之间的中间水平。根据一些实施例，当图5A所示的工艺完成时，过孔开口42已经延伸至导电特征22A。根据替代实施例，当图5A中所示的工艺完成时，过孔开口42的底部延伸至用虚线43(图5A)标记的水平，在用于形成沟槽50的相同蚀刻工艺期间过孔开口42向下延伸，并且过孔开口42在蚀刻停止层24的顶表面上停止。然后可以执行(一种或多种)蚀刻工艺以蚀刻穿过蚀刻停止层24并露出导电特征22A。
图7B示出了图7A所示的结构的顶视图。图7A中所示的截面视图取自于图7B中的参考截面A-A。如图7B所示，根据一些实施例，间隔件32限定了沟槽50-1和50-2在X方向上的尺寸，而蚀刻掩模46中的开口48限定了沟槽50-1和50-2在Y方向上的尺寸。在形成沟槽50-1和50-2之后，例如使用包含CO2、NH3、O2或它们的组合的工艺气体去除底部层46BL。所产生的结构如图8所示。
图9示出了导电材料54的形成，以填充过孔开口42和沟槽50。在如图21所示的工艺流程200中，相应的工艺被示出为工艺216。根据一些实施例，填充了金属材料(例如钴、钨等或它们的组合)，这些金属材料可以使用无阻挡工艺形成，其中不形成阻挡部，并且金属材料与导电特征22A和电介质层26物理接触。根据替代实施例，导电材料可以包括阻挡部和扩散阻挡部上的金属材料。阻挡部可以由钛、氮化钛、钽、氮化钽等形成。金属材料可以由铜形成或包含铜。
在随后的工艺中，可以执行诸如化学机械抛光(CMP)工艺或机械抛光工艺之类的平坦化工艺，以去除导电材料54和保护层36的多余部分，从而露出心轴30。心轴30和/或间隔件32可用作CMP停止层。在如图21所示的工艺流程200中，相应的工艺被示出为工艺218。所产生的结构如图10所示。
图11至图18示出了用于形成过孔和金属线的双重图案化工艺的第二图案化工艺。这些工艺与前面的图中所示的工艺相似，不同之处在于过孔和金属线并非是通过间隔件32之间的空间形成的，而是通过去除心轴30形成的以产生新的空间，并且通过新产生的空间形成过孔和金属线。
参考图11，在蚀刻工艺中去除心轴30(图10)。在如图21所示的工艺流程200中，相应的工艺被示出为工艺220。因此，在相邻的间隔件32之间形成开口58，从而暴露下面的硬掩模层28。根据一些实施例，晶圆10上的所有心轴30被去除。根据替代实施例，心轴30的一些部分被去除，而心轴30的一些部分未被去除。接下来，如图12所示，保护层60被形成并填充开口58的一些部分。在如图21所示的工艺流程200中，相应的工艺被示出为工艺222。保护层60可以由与保护层36的材料类似的材料形成或包含与保护层36的材料类似的材料，并且可以从与保护层36的候选材料组相同的候选材料组中选择。此外，保护层60由与间隔件32(和心轴30，如果有的话)和硬掩模28的材料不同的材料形成或包含与间隔件32和硬掩模28的材料不同的材料，以便在对保护层60进行图案化时，间隔件32(和心轴30)不被损坏。根据一些实施例，保护层60可以(或可以不)由氧化钛、氮化钛、氧化硅等形成或包含这些材料。保护层60的形成包括沉积毯式层，并且然后执行蚀刻工艺以图案化并去除保护层60的不期望部分。可以使用包括O2、CO2、NH3等气体来执行蚀刻工艺。进行图案化的光刻工艺可以使用例如具有193nm波长的EUV光来执行。
参考图13，形成可以是三层的第三蚀刻掩模62。蚀刻掩模62可以包括底部层(有时也称为下层)62BL、底部层62BL之上的中间层62ML和中间层62ML之上的顶部层(有时也称为上层)62TL。在如图21所示的工艺流程200中，相应的工艺被示出为工艺224。蚀刻掩模62的材料和结构可以类似于蚀刻掩模38的材料和结构(图4A)。顶部层62TL被图案化以形成开口64，该开口64用于限定低k电介质层26中的过孔开口。进行图案化的光刻工艺可以使用例如具有193nm波长的EUV光来执行。开口64的顶视图形状可以类似于图4B中所示的开口40的顶视图形状，或者可以是矩形，并且本文不详细讨论。
接下来，对中间层62ML和底部层62BL进行图案化，使得开口64延伸到中间层62ML和底部层62BL中并穿过中间层62ML和底部层62BL。从而露出间隔件32。根据开口64的大小和套刻移位的严重程度，可以或可以不露出保护层36和60。
蚀刻工艺继续蚀刻硬掩模28，以便在硬掩模28中形成过孔开口66，如图14所示。在如图21所示的工艺流程200中，相应的工艺被示出为工艺226。然后蚀刻电介质层26，使得过孔开口66延伸到电介质层26中。根据一些实施例，使用选自C4F6、C4F8、C5F8、CF4、CHF3、CH2F2、NF3、N2、O2、Ar、He及它们的组合的蚀刻气体来执行对电介质层26的蚀刻。根据一些实施例，过孔开口66延伸至电介质层26的底部，并且露出了蚀刻停止层24。接下来，在可以是干法蚀刻工艺或湿法蚀刻工艺的蚀刻工艺中去除蚀刻停止层24。导电特征22B从而暴露于过孔开口66。由此产生的结构如图14所示。在蚀刻工艺期间，如果发生严重的套刻移位，则保护层36和60可以保护电介质层26的不期望部分不被图案化。
根据替代实施例，当过孔开口66的底部处于电介质层26的顶表面和底表面之间的中间水平时，停止过孔开口66的形成，而不是形成一直延伸到导电特征22B的过孔开口66，其中虚线67示出了中间水平。
图15至图17示出了形成第二多个沟槽的工艺。参考图15，形成可以是三层的第四蚀刻掩模70。蚀刻掩模70可以包括底部层70BL、底部层70BL之上的中间层70ML和中间层70ML之上的顶部层70TL。在如图21所示的工艺流程200中，相应的工艺被示出为工艺228。底部层70BL、中间层70ML和顶部层70TL的材料可以分别类似于底部层62BL、中间层62ML和顶部层62TL的材料。顶部层70TL被图案化以形成开口72，开口72用于限定低k电介质层26中的沟槽(多个沟槽)的图案。进行图案化的光刻工艺可以使用例如具有193nm波长的EUV光来执行。开口72和对应的(一个或多个)过孔开口66的关系类似于图6B所示，并且可以实现这种关系。
接下来，使用图案化顶部层70TL作为蚀刻掩模来蚀刻中间层70ML(图15)，使得开口72延伸到中间层70ML中。接下来，对中间层70ML和底部层70BL进行图案化，使得开口72延伸到中间层70ML和底部层70BL中并穿过这些层。从而露出间隔件32。根据开口72的大小、套刻移位的严重程度和开口72的位置，可以或可以不露出保护层36和60。如果露出保护层36和60，可以保护电介质层26的不期望部分不被图案化。
蚀刻继续蚀刻硬掩模28，其中图15中未示出蚀刻部分。接下来，如图16所示，蚀刻电介质层26，以便在硬掩模28中形成沟槽74-1、74-2和74-3，它们被单独地和共同地称为沟槽74。在如图21所示的工艺流程200中，相应的工艺被示出为工艺230。根据一些实施例，使用与前面的蚀刻工艺中使用的类似工艺气体来执行对电介质层26的蚀刻。沟槽74-1与过孔开口66连接，类似于图7C所示。沟槽74-2和74-3可以在其他过孔开口66之上并与其他过孔开口66连接，其他过孔开口66并非在图示平面内。沟槽74-1、74-2和74-3延伸至电介质层26的顶表面和底表面之间的中间水平。根据一些实施例，由于图14所示的工艺，过孔开口66已经延伸到导电特征22A。根据过孔开口66的底部延伸到虚线67标记的中间水平(图14)的替代实施例，当形成沟槽74时，过孔开口66向下延伸，以及过孔开口66在蚀刻停止层24的顶表面上停止。然后可以执行(一种或多种)蚀刻工艺以蚀刻穿过蚀刻停止层24并露出导电特征22B。在形成沟槽74-1、74-2和74-3之后，例如使用包含CO2、NH3、O2或它们的组合的工艺气体来去除剩余的底部层70BL。所产生的结构如图17所示。
图18示出了填充过孔开口66和沟槽74的导电材料78的形成。在如图21所示的工艺流程200中，相应的工艺被示出为工艺232。根据一些实施例，沉积金属材料，例如钴、钨等或它们的组合。沉积可以使用无阻挡工艺来执行，其中不形成阻挡部，并且金属材料与导电特征22A和电介质层26接触。根据替代实施例，导电材料可以包括阻挡部和扩散阻挡部上的金属材料。阻挡部可以由钛、氮化钛、钽、氮化钽等形成。金属材料可以由铜形成或包含铜。
在随后的工艺中，执行诸如CMP工艺或机械抛光工艺之类的平坦化工艺以去除电介质层26之上的多余导电材料78。可以执行平坦化工艺直到去除间隔件32、保护层36和60以及硬掩模层28，并且露出电介质层26。所产生的结构如图19A所示。形成过孔80A和80B(单独地和共同地称为过孔80)以及金属线82A、82B、82C、82D和82E(单独地和共同地称为金属线82)。在如图21所示的工艺流程200中，相应的工艺被示出为工艺234。图19B示出了图19A中的参考截面B-B。
图20示出了上层的形成，该上层包括蚀刻停止层84、电介质层86、过孔88和金属线90。形成工艺可以类似于过孔80A和80B以及金属线82A、82B、82C、82D和82E的形成，并且本文不再重复形成工艺的细节。蚀刻停止层84、电介质层86、过孔88和金属线90的材料和形成工艺可以分别类似于对应的蚀刻停止层24、电介质层26、过孔80和金属线82。
如图20所示，过孔80A和80B以双重图案化工艺形成。因此，尽管过孔80A和80B彼此紧密地定位，但是图案不受光学邻近效应的影响。类似地，金属线82C和82D(以及金属线82A和82B)在另一双重图案化工艺中形成。因此，尽管金属线82A和82B彼此紧密地定位，并且金属线82C和82D彼此紧密地定位，但是图案不受光学邻近效应的影响。可以理解，一些相邻过孔之间的间距(以及相邻金属线之间的间距)可以由间隔件32的宽度W2(图2)来限定。因此，可以形成非常精细的线/过孔。
本公开的实施例具有一些有利的特征。在心轴的侧壁上形成的间隔件用作限定第一过孔和金属线的蚀刻掩模的部分。由于可以以更高的高度形成间隔件而不需要增加其横向尺寸，因此间隔件可以在用于限定过孔和金属线的图案的工艺中用作有效的蚀刻掩模。作为比较，如果通过沉积和图案化(而不是使用间隔件)形成蚀刻掩模，则为了使蚀刻掩模的线宽小，需要减小蚀刻掩模的厚度，这可能导致在形成过孔开口期间蚀刻穿过蚀刻掩模，因此，蚀刻掩模可能损失其作为蚀刻掩模的功能。此外，心轴占用的空间也可用于形成第二过孔和金属线。第一过孔和第二过孔以及第一金属线和第二金属线在双重图案化工艺中有效地形成。由于间隔件的横向尺寸可以被形成为小的，因此由双重图案化工艺形成的过孔/金属线可以彼此接近并且可以具有小的横向尺寸。
根据本公开的一些实施例，一种方法包括：在电介质层之上形成第一心轴和第二心轴；在所述第一心轴和所述第二心轴上分别形成第一间隔件和第二间隔件，其中，所述第一间隔件和所述第二间隔件彼此相邻，并且在所述第一间隔件和所述第二间隔件之间具有第一空间；蚀刻所述电介质层以在所述电介质层中形成开口，其中，所述开口与所述第一空间重叠，并且其中，所述第一间隔件和所述第二间隔件用作所述蚀刻中的蚀刻掩模的一部分；将导电材料填充到所述开口中；以及对所述导电材料执行平坦化工艺。在一个实施例中，所述开口穿透所述电介质层，所述电介质层下面的导电特征暴露于所述开口，并且其中，填充所述开口的所述导电材料的剩余部分形成延伸到所述电介质层中的导电过孔。在一个实施例中，所述开口在所述电介质层的顶表面和底表面之间的中间水平处停止，并且其中，所述导电材料的剩余部分在所述电介质层的上部形成导电线。在一个实施例中，形成所述第一间隔件和所述第二间隔件包括：在所述第一心轴和所述第二心轴上沉积间隔件层；以及在所述间隔件层上执行各向异性蚀刻工艺，其中所述间隔件层的剩余部分形成所述第一间隔件和所述第二间隔件。在一个实施例中，所述方法还包括在所述第一心轴和所述第二心轴以及所述第一间隔件和所述第二间隔件上形成附加蚀刻掩模，其中，所述附加蚀刻掩模包括附加开口，其中所述附加开口的一部分位于所述第一间隔件的一部分的正上方。在一个实施例中，所述方法还包括在所述第一心轴上形成第三间隔件，其中，所述第一间隔件和所述第三间隔件位于所述第一心轴的相对侧上，并且其中，所述方法还包括：去除所述第一心轴以在所述第一间隔件和所述第三间隔件之间形成第二空间；蚀刻所述电介质层以在所述电介质层中并且在所述第二空间正下方形成附加开口，其中，所述第一间隔件和所述第三间隔件用作附加蚀刻掩模的一部分；以及用附加导电材料填充所述附加开口。在一个实施例中，所述第一间隔件具有宽度，并且高度大于所述宽度。在一个实施例中，执行所述平坦化工艺直到所述第一间隔件和所述第二间隔件被去除。在一个实施例中，所述方法还包括在所述电介质层之上形成硬掩模，其中所述第一心轴和所述第二心轴以及所述第一间隔件和所述第二间隔件形成在所述硬掩模之上。在一个实施例中，所述方法还包括形成覆盖所述第一心轴和所述第一间隔件的一部分的保护层，其中，在蚀刻所述电介质层以形成所述开口时，所述保护层充当所述蚀刻掩模的附加部分。
根据本公开的一些实施例，一种方法包括：在电介质层之上形成心轴；在所述心轴的侧壁上形成第一间隔件，其中，所述第一间隔件包括彼此相对的第一侧壁和第二侧壁，其中，所述第二侧壁接触所述心轴；蚀刻所述电介质层的第一部分以在所述电介质层中形成第一开口，其中，所述第一开口具有与所述第一侧壁垂直对准的第三侧壁；用第一导电材料填充所述第一开口；蚀刻所述电介质层的第二部分以在所述电介质层中形成第二开口，其中，所述第二开口具有与所述第二侧壁垂直对准的第四侧壁，并且其中，所述第一开口和所述第二开口位于所述心轴的相对侧上；以及用第二导电材料填充所述第二开口。在一个实施例中，所述方法还包括执行平坦化工艺以去除所述第一间隔件，其中，所述第一导电材料和所述第二导电材料中的每一个的剩余部分形成过孔或金属线。在一个实施例中，所述方法还包括形成与所述第一间隔件相邻的第二间隔件，在所述第一间隔件和所述第二间隔件之间具有空间，并且其中，所述第一开口位于所述空间正下方。在一个实施例中，所述第一开口具有与所述第三侧壁相对的第五侧壁，并且其中，所述第五侧壁与所述第二间隔件的第六侧壁垂直对准。在一个实施例中，所述方法还包括去除所述心轴，其中，所述电介质层的第二部分被蚀刻穿过了所述心轴留下的空间。在一个实施例中，形成所述第一间隔件包括：在所述心轴上沉积间隔件层；以及对所述间隔件层执行各向异性蚀刻工艺，其中，所述间隔件层的剩余部分形成所述第一间隔件。
根据本公开的一些实施例，一种方法包括：在低k电介质层之上形成硬掩模；在所述硬掩模之上形成多个心轴；在所述多个心轴的侧壁上形成多个间隔件，其中，第一空间、第二空间和第三空间将所述多个间隔件中的相邻间隔件分隔开，其中所述硬掩模的一些部分暴露于所述第一空间、所述第二空间和所述第三空间；形成填充到所述第一空间中的保护层；对所述保护层进行图案化以从所述第二空间和所述第三空间去除所述保护层；在所述保护层之上形成图案化蚀刻掩模；在第一蚀刻工艺中，蚀刻穿过所述硬掩模的第一部分和所述低k电介质层在所述第二空间正下方的第一部分，以在所述低k电介质层中形成第一开口，其中，所述保护层和所述图案化蚀刻掩模相组合地用作蚀刻掩模；以及在第二蚀刻工艺中，蚀刻穿过所述硬掩模的第二部分和所述低k电介质层在所述第三空间正下方的第二部分，以在所述低k电介质层中形成第二开口。在一个实施例中，所述方法还包括将第一导电材料填充到所述第一开口中。在一个实施例中，所述方法还包括将第二导电材料填充到所述第二开口中，其中，在单独的填充工艺中填充所述第一导电材料和所述第二导电材料。在一个实施例中，所述方法还包括执行平坦化工艺以去除所述第一导电材料在所述低k电介质层之上的部分，其中，在所述平坦化工艺中，去除所述多个心轴、所述多个间隔件和所述硬掩模。
前述内容概述了若干个实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域的技术人员应该领会的是，他们可以容易地使用本公开作为基础，用于设计或者修改其他工艺和结构，以实现与这里引入的实施例相同的目的和/或达到与这里引入的实施例相同的优点。本领域技术人员还应当认识到，这些等同构造并不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下进行各种改变、替代和变更。
示例1.一种形成半导体结构的方法，包括：
在电介质层之上形成第一心轴和第二心轴；
在所述第一心轴和所述第二心轴上分别形成第一间隔件和第二间隔件，其中，所述第一间隔件和所述第二间隔件彼此相邻，并且在所述第一间隔件和所述第二间隔件之间具有第一空间；
蚀刻所述电介质层以在所述电介质层中形成开口，其中，所述开口与所述第一空间重叠，并且其中，所述第一间隔件和所述第二间隔件用作所述蚀刻中的蚀刻掩模的一部分；
将导电材料填充到所述开口中；以及
对所述导电材料执行平坦化工艺。
示例2.根据示例1所述的方法，其中，所述开口穿透所述电介质层，所述电介质层下面的导电特征暴露于所述开口，并且其中，填充所述开口的所述导电材料的剩余部分形成延伸到所述电介质层中的导电过孔。
示例3.根据示例1所述的方法，其中，所述开口在所述电介质层的顶表面和底表面之间的中间水平处停止，并且其中，所述导电材料的剩余部分在所述电介质层的上部形成导电线。
示例4.根据示例1所述的方法，其中，形成所述第一间隔件和所述第二间隔件包括：
在所述第一心轴和所述第二心轴上沉积间隔件层；以及
在所述间隔件层上执行各向异性蚀刻工艺，其中所述间隔件层的剩余部分形成所述第一间隔件和所述第二间隔件。
示例5.根据示例1所述的方法，还包括在所述第一心轴和所述第二心轴以及所述第一间隔件和所述第二间隔件上形成附加蚀刻掩模，其中，所述附加蚀刻掩模包括附加开口，其中所述附加开口的一部分位于所述第一间隔件的一部分的正上方。
示例6.根据示例1所述的方法，还包括在所述第一心轴上形成第三间隔件，其中，所述第一间隔件和所述第三间隔件位于所述第一心轴的相对侧上，并且其中，所述方法还包括：
去除所述第一心轴以在所述第一间隔件和所述第三间隔件之间形成第二空间；
蚀刻所述电介质层以在所述电介质层中并且在所述第二空间正下方形成附加开口，其中，所述第一间隔件和所述第三间隔件用作附加蚀刻掩模的一部分；以及
用附加导电材料填充所述附加开口。
示例7.根据示例1所述的方法，其中，所述第一间隔件具有宽度，并且高度大于所述宽度。
示例8.根据示例1所述的方法，其中，执行所述平坦化工艺直到所述第一间隔件和所述第二间隔件被去除。
示例9.根据示例1所述的方法，还包括在所述电介质层之上形成硬掩模，其中所述第一心轴和所述第二心轴以及所述第一间隔件和所述第二间隔件形成在所述硬掩模之上。
示例10.根据示例1所述的方法，还包括形成覆盖所述第一心轴和所述第一间隔件的一部分的保护层，其中，在蚀刻所述电介质层以形成所述开口时，所述保护层充当所述蚀刻掩模的附加部分。
示例11.一种形成半导体结构的方法，包括：
在电介质层之上形成心轴；
在所述心轴的侧壁上形成第一间隔件，其中，所述第一间隔件包括彼此相对的第一侧壁和第二侧壁，其中，所述第二侧壁接触所述心轴；
蚀刻所述电介质层的第一部分以在所述电介质层中形成第一开口，其中，所述第一开口具有与所述第一侧壁垂直对准的第三侧壁；
用第一导电材料填充所述第一开口；
蚀刻所述电介质层的第二部分以在所述电介质层中形成第二开口，其中，所述第二开口具有与所述第二侧壁垂直对准的第四侧壁，并且其中，所述第一开口和所述第二开口位于所述心轴的相对侧上；以及
用第二导电材料填充所述第二开口。
示例12.根据示例11所述的方法，还包括执行平坦化工艺以去除所述第一间隔件，其中，所述第一导电材料和所述第二导电材料中的每一个的剩余部分形成过孔或金属线。
示例13.根据示例11所述的方法，还包括形成与所述第一间隔件相邻的第二间隔件，在所述第一间隔件和所述第二间隔件之间具有空间，并且其中，所述第一开口位于所述空间正下方。
示例14.根据示例13所述的方法，其中，所述第一开口具有与所述第三侧壁相对的第五侧壁，并且其中，所述第五侧壁与所述第二间隔件的第六侧壁垂直对准。
示例15.根据示例11所述的方法，还包括去除所述心轴，其中，所述电介质层的第二部分被蚀刻穿过了所述心轴留下的空间。
示例16.根据示例11所述的方法，其中，形成所述第一间隔件包括：
在所述心轴上沉积间隔件层；以及
对所述间隔件层执行各向异性蚀刻工艺，其中，所述间隔件层的剩余部分形成所述第一间隔件。
示例17.一种形成半导体结构的方法，包括：
在低k电介质层之上形成硬掩模；
在所述硬掩模之上形成多个心轴；
在所述多个心轴的侧壁上形成多个间隔件，其中，第一空间、第二空间和第三空间将所述多个间隔件中的相邻间隔件分隔开，其中所述硬掩模的一些部分暴露于所述第一空间、所述第二空间和所述第三空间；
形成填充到所述第一空间中的保护层；
对所述保护层进行图案化以从所述第二空间和所述第三空间去除所述保护层；
在所述保护层之上形成图案化蚀刻掩模；
在第一蚀刻工艺中，蚀刻穿过所述硬掩模的第一部分和所述低k电介质层在所述第二空间正下方的第一部分，以在所述低k电介质层中形成第一开口，其中，所述保护层和所述图案化蚀刻掩模相组合地用作蚀刻掩模；以及
在第二蚀刻工艺中，蚀刻穿过所述硬掩模的第二部分和所述低k电介质层在所述第三空间正下方的第二部分，以在所述低k电介质层中形成第二开口。
示例18.根据示例17所述的方法，还包括将第一导电材料填充到所述第一开口中。
示例19.根据示例18所述的方法，还包括将第二导电材料填充到所述第二开口中，其中，在单独的填充工艺中填充所述第一导电材料和所述第二导电材料。
示例20.根据示例18所述的方法，还包括执行平坦化工艺以去除所述第一导电材料在所述低k电介质层之上的部分，其中，在所述平坦化工艺中，去除所述多个心轴、所述多个间隔件和所述硬掩模。

Claims (10)

1.一种形成半导体结构的方法，包括：
在电介质层之上形成第一心轴和第二心轴；
在所述第一心轴和所述第二心轴上分别形成第一间隔件和第二间隔件，其中，所述第一间隔件和所述第二间隔件彼此相邻，并且在所述第一间隔件和所述第二间隔件之间具有第一空间；
蚀刻所述电介质层以在所述电介质层中形成开口，其中，所述开口与所述第一空间重叠，并且其中，所述第一间隔件和所述第二间隔件用作所述蚀刻中的蚀刻掩模的一部分；
将导电材料填充到所述开口中；以及
对所述导电材料执行平坦化工艺。
2.根据权利要求1所述的方法，其中，所述开口穿透所述电介质层，所述电介质层下面的导电特征暴露于所述开口，并且其中，填充所述开口的所述导电材料的剩余部分形成延伸到所述电介质层中的导电过孔。
3.根据权利要求1所述的方法，其中，所述开口在所述电介质层的顶表面和底表面之间的中间水平处停止，并且其中，所述导电材料的剩余部分在所述电介质层的上部形成导电线。
4.根据权利要求1所述的方法，其中，形成所述第一间隔件和所述第二间隔件包括：
在所述第一心轴和所述第二心轴上沉积间隔件层；以及
在所述间隔件层上执行各向异性蚀刻工艺，其中所述间隔件层的剩余部分形成所述第一间隔件和所述第二间隔件。
5.根据权利要求1所述的方法，还包括在所述第一心轴和所述第二心轴以及所述第一间隔件和所述第二间隔件上形成附加蚀刻掩模，其中，所述附加蚀刻掩模包括附加开口，其中所述附加开口的一部分位于所述第一间隔件的一部分的正上方。
6.根据权利要求1所述的方法，还包括在所述第一心轴上形成第三间隔件，其中，所述第一间隔件和所述第三间隔件位于所述第一心轴的相对侧上，并且其中，所述方法还包括：
去除所述第一心轴以在所述第一间隔件和所述第三间隔件之间形成第二空间；
蚀刻所述电介质层以在所述电介质层中并且在所述第二空间正下方形成附加开口，其中，所述第一间隔件和所述第三间隔件用作附加蚀刻掩模的一部分；以及
用附加导电材料填充所述附加开口。
7.根据权利要求1所述的方法，其中，所述第一间隔件具有宽度，并且高度大于所述宽度。
8.根据权利要求1所述的方法，其中，执行所述平坦化工艺直到所述第一间隔件和所述第二间隔件被去除。
9.一种形成半导体结构的方法，包括：
在电介质层之上形成心轴；
在所述心轴的侧壁上形成第一间隔件，其中，所述第一间隔件包括彼此相对的第一侧壁和第二侧壁，其中，所述第二侧壁接触所述心轴；
蚀刻所述电介质层的第一部分以在所述电介质层中形成第一开口，其中，所述第一开口具有与所述第一侧壁垂直对准的第三侧壁；
用第一导电材料填充所述第一开口；
蚀刻所述电介质层的第二部分以在所述电介质层中形成第二开口，其中，所述第二开口具有与所述第二侧壁垂直对准的第四侧壁，并且其中，所述第一开口和所述第二开口位于所述心轴的相对侧上；以及
用第二导电材料填充所述第二开口。
10.一种形成半导体结构的方法，包括：
在低k电介质层之上形成硬掩模；
在所述硬掩模之上形成多个心轴；
在所述多个心轴的侧壁上形成多个间隔件，其中，第一空间、第二空间和第三空间将所述多个间隔件中的相邻间隔件分隔开，其中所述硬掩模的一些部分暴露于所述第一空间、所述第二空间和所述第三空间；
形成填充到所述第一空间中的保护层；
对所述保护层进行图案化以从所述第二空间和所述第三空间去除所述保护层；
在所述保护层之上形成图案化蚀刻掩模；
在第一蚀刻工艺中，蚀刻穿过所述硬掩模的第一部分和所述低k电介质层在所述第二空间正下方的第一部分，以在所述低k电介质层中形成第一开口，其中，所述保护层和所述图案化蚀刻掩模相组合地用作蚀刻掩模；以及
在第二蚀刻工艺中，蚀刻穿过所述硬掩模的第二部分和所述低k电介质层在所述第三空间正下方的第二部分，以在所述低k电介质层中形成第二开口。
CN202110861455.2A 2020-09-30 2021-07-29 半导体结构及其形成方法 Pending CN113948452A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063085209P 2020-09-30 2020-09-30
US63/085,209 2020-09-30
US17/340,629 2021-06-07
US17/340,629 US20220102212A1 (en) 2020-09-30 2021-06-07 Self-Aligned Via Formation Using Spacers

Publications (1)

Publication Number Publication Date
CN113948452A true CN113948452A (zh) 2022-01-18

Family

ID=79327672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110861455.2A Pending CN113948452A (zh) 2020-09-30 2021-07-29 半导体结构及其形成方法

Country Status (5)

Country Link
US (1) US20220102212A1 (zh)
KR (1) KR20220044092A (zh)
CN (1) CN113948452A (zh)
DE (1) DE102021115165A1 (zh)
TW (1) TWI833105B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220102143A1 (en) * 2020-09-29 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Metal Hard Masks for Reducing Line Bending
US20230085494A1 (en) * 2021-09-14 2023-03-16 International Business Machines Corporation Back-end-of-line single damascene top via spacer defined by pillar mandrels

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881794B1 (en) * 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor methods and devices
US10026647B2 (en) * 2016-12-12 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-metal fill with self-align patterning
US10761423B2 (en) * 2017-08-30 2020-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical composition for tri-layer removal
US10475648B1 (en) * 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure
US10867804B2 (en) * 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device and structures resulting therefrom

Also Published As

Publication number Publication date
KR20220044092A (ko) 2022-04-06
TWI833105B (zh) 2024-02-21
DE102021115165A1 (de) 2022-03-31
US20220102212A1 (en) 2022-03-31
TW202215600A (zh) 2022-04-16

Similar Documents

Publication Publication Date Title
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
KR102303370B1 (ko) 피치 및 라인 간격이 감소된 집적 회로 및 그 형성 방법
KR102102735B1 (ko) 다중 패터닝 방법
TWI579998B (zh) 半導體裝置與其形成方法
US9793212B2 (en) Interconnect structures and methods of forming same
US9865500B2 (en) Method of fine line space resolution lithography for integrated circuit features using double patterning technology
KR101735912B1 (ko) 공기 간극 구조를 구비한 반도체 장치 및 그 제조 방법
US10269567B2 (en) Multi-layer mask and method of forming same
TW201742227A (zh) 半導體結構的製造方法
CN113948452A (zh) 半导体结构及其形成方法
US10748765B2 (en) Multi-layer mask and method of forming same
US11527406B2 (en) Trench etching process for photoresist line roughness improvement
US20090163020A1 (en) Method for Manufacturing Semiconductor Device
US20220102143A1 (en) Metal Hard Masks for Reducing Line Bending
US20220102198A1 (en) Method for reducing line end spacing and semicondcutor devices manufactured thereof
US11908731B2 (en) Via-first self-aligned interconnect formation process
US20230045826A1 (en) Methods for fabricating semicondcutor structures
US12002710B2 (en) Semiconductor structure and methods of forming the same
US20220367204A1 (en) Semiconductor device and method
US20230260795A1 (en) Processes for Reducing Line-End Spacing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination