CN113945621A - 深微阱设计及其制造方法 - Google Patents

Abstract

一种装置，所述装置包括基板；栅极结构，其布置于所述基板之上并具有上表面；阱结构，其布置于所述基板之上，并且在所述栅极结构的所述上表面之上限定阱；导电层，其布置于所述栅极结构的上表面上并且至少部分地沿着所述阱结构中所述阱的壁延伸；以及介电结构，其布置于所述阱结构之上并限定到所述阱的开口。

Description

深微阱设计及其制造方法

本申请是中国发明专利申请(申请号：201680050743.7，申请日：2016年8月25日，发明名称：深微阱设计及其制造方法)的分案申请。

相关申请的交叉引用

本申请主张2015年8月25日提交的第62/209，370号美国临时申请的权益，所述美国临时申请之全部内容以引用形式完整并入本文。

技术领域

本公开总体涉及用于化学或生物分析的传感器，以及制造此类传感器的方法。

背景技术

化学过程检测当中已用到多种类型的化学装置。其中一类是化学敏感的场效应晶体管(chemFET)。chemFET包括由沟道区分隔的源极和漏极，以及耦合至所述沟道区的化学敏感区。所述chemFET的操作基于敏感区内电荷变化所引起的沟道电导的调制，所述变化之致因在于附近发生的化学反应。所述沟道电导的调制改变chemFET的阈值电压，其可以得到测量以检测或确定所述化学反应之特征。例如，阈值电压可以通过对源极和漏极施加适当的偏置电压，并测量流经chemFET的所得电流来测量。另例如，阈值电压可以通过驱动已知电流通过chemFET，并测量源极或漏极处的所得电压来测量。

离子敏感场效应晶体管(ISFET)是一种在敏感区包含离子敏感层的chemFET。在分析物溶液中，离子的存在会改变离子敏感层与分析物溶液之间界面处的表面电位，这是由于所述分析物溶液中存在的离子引起表面电荷基团质子化或去质子化所致。ISFET敏感区表面电位的变化会影响装置的阈值电压，其可以得到测量以指示溶液中离子的存在或浓度。ISFET阵列可用于根据反应期间存在、生成或使用之离子检测结果，监测化学反应，如DNA测序反应。实例请参阅Rothberg等人提交的7,948,015号美国专利，该专利的全部内容完整并入本文作为参考。更一般地说，可使用chemFET或其他类型化学装置的大型阵列，以检测及测量各类过程中多种分析物(例如，氢离子、其他离子、化合物等)的静态或动态量或浓度。例如，该过程可以是生物或化学反应、细胞或组织培养，或者监测神经活性、核酸测序等。

在大型化学装置阵列之操作中所出现的问题是传感器输出信号对噪音的敏感性。具体而言，噪音影响下游信号处理的准确度，所述下游信号处理用以确定由所述传感器测得的化学或生物过程之特征。因此理想情况是提供包括低噪音化学装置之装置，以及制造此类装置之方法。

附图说明

图1示出根据一个示例性实施例，用于核酸测序的***组件框图。

图2示出根据一个示例性实施例作出的集成电路装置和流通池的局部截面图。

图3示出根据一个示例性实施例作出的代表性化学装置和对应的反应区之截面。

图4至图25示出根据一个示例性实施例，用于形成化学装置阵列和对应的阱结构之制造工艺中的阶段。

图26至图30包括制造工艺中不同阶段的工件图像。

具体实施方式

本公开描述了包括低噪音化学装置(如化学敏感的场效应晶体管(chemFET))的化学装置，用于检测上覆的、操作上相关联的反应区内之化学反应。化学装置的传感器可以包含多个浮动栅极导体，其中感测层沉积于所述多个浮动栅极导体之最上浮动导体上。申请人发现，在专用于感测的所述多个浮动栅极导体之最上浮动导体之上增加附加层，具有克服技术挑战并降低所述附加层成本的优点。例如，申请人已经发现本文所述化学装置中的优点包括：提供增强的光刻工艺余量；(例如，防止开口对偏或烧坏)；并且在介电质中提供可能比直接位于最上浮动栅极导体顶部上之感测区更大的开口(例如，更大的开口可容纳更多信号)。而且，产品的阱至阱扩散会产生集落(复制品)并增加多克隆性。申请人发现较深阱可以减弱阱至阱扩散，并使得靶DNA拥有更多时间以进行固定和扩增。

本文所述的示例性化学装置具有感测表面区，其可以包含用于感测的专用层。在本文所述的实施例中，导电元件上覆最上浮动栅极导体并与之连通。由于所述最上浮动栅极导体可用以提供用于接入/为化学装置供电的阵列线(例如字线、位线等)和总线线路，最上浮动栅极导体应该是合适的材料或材料混合物，并为此具有足够厚度。由于所述导电元件位于化学装置基板上的不同层内，所以该导电元件可以充当与最上浮动栅极结构的材料和厚度无关的专用感测表面区。结果是，可以高密度阵列提供低噪音化学装置，从而可以准确地检测反应的所述特征。此外，最上浮动栅极导体可能不会被推向工艺极限；而相邻的浮动栅极导体应该具有适于承载高电流的厚度(即，针对低电阻率)，相邻浮动栅极导体之间的空间可以不是工艺设计规则允许的最小空间。用于最上浮动栅极导体的材料可以基于其适用性进行选择，以承载高电流。由于导电元件位于与最上浮动栅极导体不同的层上，所以提供上覆于最上浮动栅极导体并与之连通的导电元件会在导电元件之材料的选择上提供更大的自由度。布置于最上浮动栅极导体之上导电元件可以至少部分地沿阱壁延伸。例如，导电元件可以沿壁表面延伸至少20％，再如沿壁表面延伸至少30％、沿壁表面延伸至少40％、至少50％、至少60％、至少70％、至少80％、至少90％、至少95％或甚至沿所述壁表面延伸100％。阱壁结构的上表面可以没有导电元件。在一个实施例中，导电元件可以覆盖所述阱的整个底部，使得最上浮动栅极导体的任何部分均不暴露于阱开口。在一个实施例中，导电元件沿所述阱的底部布置，但不完全在侧壁之间延伸，使得所述阱的底部仅部分地由导电元件所覆盖。

图1示出根据一个示例性实施例，用于核酸测序的***组件框图。所述组件包括集成电路装置100上的流动池101、参考电极108、用于测序的多种试剂114、阀块116、洗涤溶液110、阀112、射流控制器118、管线120/122/126、通道104/109/111、废液容器106、阵列控制器124和用户界面128。集成电路装置100包括上覆传感器阵列(包含本文所述化学装置)的微阱阵列107。流动池101包括入口102、出口103和限定微阱阵列107上试剂流动路径的流动室105。参考电极108可为任何适当类型或形状，包括具有流体通道的同心圆柱体或***通道111内腔的导线。试剂114可在泵、气体压力或其他适当方法的驱动下通过流体通道、阀和流动池101，并在流出流动池101的出口103之后弃置于废液容器106内。射流控制器118可利用合适的软件来控制针对试剂114的驱动力以及阀112和阀块116的操作。微阱阵列107包括如本文所述反应区的阵列，在本文中也称为微阱，所述反应区与传感器阵列中相应化学装置以可操作方式关联。例如，每个反应区可以耦合到适合于检测该反应区内目标分析物或反应性质的化学装置。微阱阵列107可集成于集成电路装置100中，使该微阱阵列107和传感器阵列成为单一装置或芯片的一部分。流动池101可以具有各种配置，用于控制试剂114在微阱阵列107之上的路径和流速。阵列控制器124向集成电路装置100提供偏置电压及定时与控制信号，用于读取传感器阵列的化学装置数据。阵列控制器124还向参考电极108提供参考偏置电压，以偏置流过微阱阵列107的试剂114。

在实验期间，阵列控制器124经由总线127通过集成电路装置100上的输出端口收集和处理来自传感器阵列中化学装置的输出信号。阵列控制器124可为计算机或其他计算装置。所述阵列控制器可包括用于存储数据和软件应用的存储器、用于访问数据和执行应用的处理器，以及有助于与图1中所述***的各种组件连通的组件。

所述化学装置输出信号的值指示在微阱阵列的对应反应区中发生的一个或多个反应的物理或化学参数。例如，在一个示例性实施例中，所述输出信号的值可使用以下专利中公开的技术进行处理：Rearick等人提交于2011年12月29日的13/339,846号美国专利申请(基于提交于2010年12月30日的61/428,743号和提交于2011年1月3日的61/429,328号美国临时专利申请)；以及Hubbell提交于2011年12月29日的13/339,753号美国专利申请(基于提交于2010年12月29日的61/428,097号美国临时专利申请)，这些专利申请之全部内容以引用形式完整并入本文。

用户界面128可显示关于流动池101以及从集成电路装置100上传感器阵列中的化学装置所接收之输出信号的信息。用户界面128还可显示仪器设置和控制，并允许用户输入或设置仪器设置和控制。

在一个示例性实施例中，在实验期间射流控制器118可按预定顺序及预定持续时间以预定流速，控制单个试剂114到流动池101和集成电路装置100的输送。阵列控制器124可以收集并分析指示响应于试剂114的输送而发生的化学反应之所述化学装置的输出信号。在实验期间，该***还可监测和控制所述集成电路装置的温度，使得在已知预定温度下发生反应并进行测量。该***可配置为在操作期间使整个多步骤反应中的单一流体或试剂接触参考电极108。阀112可关闭，以防止试剂114流动时有任何洗涤溶液110流入通道109。尽管可停止洗涤溶液的流动，但参考电极108、通道109和微阱阵列107之间仍然可存在不间断的流体和电连通。可选择参考电极108以及通道109与111间接合点之间的距离，使得通道109中流动的可以扩散至通道111内的试剂几乎或者完全不会到达参考电极108。在一个示例性实施例中，可选择使洗涤溶液110与参考电极108连续接触，这种方案可能对于使用频繁洗涤步骤的多步骤反应尤其有用。

图2示出集成电路装置100和流通池101的局部截面图。在操作期间，流通池101的流动室105限定所输送试剂的试剂流208穿过微阱阵列107中所述反应区的开口端。反应区的体积、形状、纵横比(如底宽与阱深的比率)及其他尺寸特征可基于所发生反应的性质以及采用的试剂、副产物或标记技术(如果有)进行选择。传感器阵列205的化学装置响应于微阱阵列107中相关联反应区内的化学反应(并产生与之相关的输出信号)，以检测目标分析物或反应性质。传感器阵列205的化学装置，例如，可为化学敏感的场效应晶体管(chemFET)，如离子敏感场效应晶体管(ISFET)。可用于实施例中的化学装置和阵列配置的实例在美国专利申请公示第2010/0300559号、2010/0197507号、2010/0301398号、2010/0300895号、2010/0130743号、2009/0026082号以及美国专利第7,575,865号中有所描述，所述各项专利之全部内容以引用形式完整并入本文。

图3示出根据一个示例性实施例作出的两个代表性化学装置及其对应反应区的截面图。在图3中，示出两个化学装置350、351，代表可以包括数百万个化学装置的传感器阵列之一小部分。将化学装置350耦合到对应的反应区301，而将化学装置351耦合到对应的反应区302。所述反应区301和302可以由在下面更详细描述的结构中限定的阱和开口形成。化学装置350代表所述传感器阵列中的化学装置。在例示的实例中，化学装置350为化学敏感的场效应晶体管(chemFET)，更具体地说，在此实例中为离子敏感场效应晶体管(ISFET)。化学装置350包括具有通过导电元件307耦合到反应区301之传感器板320的浮动栅极结构318。如图3中所示，传感器板320为浮动栅极结构318中的最上浮动栅极导体。在例示的实例中，浮动栅极结构318包括处于介电材料319层内的多个图案化的导电材料层。化学装置350还包括半导体基板354内的源极区321和漏极区322。源极区321和漏极区322包含具有异于基板354导电类型之不同导电类型的掺杂半导体材料。例如，源极区321和漏极区322可包含掺杂P型半导体材料，而所述基板可包含掺杂N型半导体材料。沟道区323将源极区321和漏极区322分隔。浮动栅极结构318可上覆沟道区323，并通过栅极介电质352与基板354分隔。例如，栅极介电质352可为二氧化硅。或者，其他介电质可以用于栅极介电质352。

如图3中所示，介电材料377限定反应区301，后者可处于限定为不存在介电材料的阱或开口内。所述介电材料可包含一层或多层材料，如二氧化硅或氮化硅，或者任何其他适宜材料或材料的混合物。开口的尺寸及其间距可根据不同实现方法而变化。在若干实施例中，开口可具有特征直径，后者定义为平面图横截面积(A)的4倍除以π后的平方根(例如，sqrt(4*A/π))，其不大于5微米，如不大于3.5微米、不大于2.0微米、不大于1.6微米、不大于1.0微米、不大于0.8微米、不大于0.6微米、不大于0.4微米、不大于0.2微米或不大于0.1微米，但至少为0.001微米，如至少0.01微米。

化学装置350包括上覆于多个浮动栅极导体中的最上浮动栅极导体并与之连通的导电元件307。导电元件307的上表面307a充当所述化学装置350的感测表面。贯穿本公开所讨论的导电元件可形成各种形状(宽度、高度等)，具体取决于制造工艺中使用的材料/蚀刻技术/制作工艺等。导电元件307可包含多种不同材料中的一种或多种以增强对特定离子(例如，氢离子)的敏感性。根据一个示例性实施例，所述导电元件可以包含钛、钽、亚硝酸钛或铝，或者其氧化物或混合物中的至少一种。导电元件307使化学装置350具有足够大的表面积，以避免产生与小感测表面相关的噪音问题。化学装置的平面图面积部分地由反应区301的宽度(或直径)决定，且可做成小面积，以允许高密度阵列。另外，由于反应区301由导电元件307的上表面307a和介电材料377的内表面377a限定，所以感测表面区可以取决于反应区301的深度和周长，并且可以相对较大。结果是，可以以高密度阵列提供低噪音化学装置350、351，使得可以准确地检测反应之特征。

在装置的制造或操作期间，导电元件307之材料的薄氧化物可以在充当化学装置350之感测材料(例如，离子敏感的感测材料)的上表面307a之上生长。例如，在一个实施例中，电学上的导电元件可以是钛或氮化钛。在制造期间或使用过程中暴露于溶液期间，氧化钛或氮氧化钛可以在上表面307a之上生长。是否形成氧化物取决于导电材料、执行的制造工艺和装置的操作条件。在例示的实例中，导电元件307示为单层材料。更一般地说，电学上的导电元件可包含一层或多层电学上的不同导电材料，诸如金属或陶瓷，或者任何其他适宜导电材料或材料的混合物，其取决于具体实现方法。所述导电材料可为例如金属材料或其合金，或者可为陶瓷材料或其组合。示例性金属材料包括铝、铜、镍、钛、银、金、铂、铪、镧、钽、钨、铱、锆、钯中的一者或其组合。示例性陶瓷材料包括氮化钛、氮化钛铝、氮氧化钛、氮化钽中的一种或其组合。

在若干可选实施例中，附加的共形感测材料(未示出)沉积于导电元件307的上表面307a之上。所述感应材料可包含多种不同材料中的一种或多种以增强对特定离子的敏感性。例如，氮化硅或氮氧化硅以及金属氧化物如氧化硅、铝或钽氧化物通常提供对氢离子的敏感性，而由含缬氨霉素之聚氯乙烯组成的感测材料则可提供对钾离子的敏感性。也可以使用对诸如钠、银、铁、溴、碘、钙和硝酸盐等其他离子敏感的材料，其取决于具体实现方法。

参见图3，在操作中，反应物、洗涤溶液及其他试剂可通过扩散机制340进出反应区301。化学装置350响应于邻近导电元件307的众多电荷324(并产生与之相关的输出信号)。在分析物溶液中，电荷324的存在会改变分析物溶液与导电元件307的上表面307a之间界面处的表面电位，这是由于分析物溶液中存在的离子引起表面电荷基团质子化或去质子化所致。电荷324的改变引起浮动栅极结构318上的电压改变，其转而成为所述化学装置350之晶体管的阈值电压改变。可通过测量源极区321和漏极区322之间沟道区323中的电流来测量阈值电压的这种改变。因此，化学装置350可直接用以在连接至源极区321或漏极区322的阵列线上提供基于电流的输出信号，或间接借助附加电路提供基于电压的输出信号。

如下文结合图4至图25给出的更详细描述，导电元件307上覆最上浮动栅极导体、传感器板320并与其连通。由于电荷324可以在反应区301的底部附近更高度集中，因此在若干实施例中，导电元件尺寸的变化可以对响应于电荷324而检得之信号的幅度造成显著影响。在一个实施例中，在反应区301中进行的反应可以是鉴定或测定目标分析物之特征或性质的分析反应。此类反应可直接或间接生成会影响与导电元件307相邻之众多电荷的副产物。如果此类副产物产生的量较少或快速衰减或者与其他成分反应，可以同时分析反应区301中相同分析物的多个拷贝以便增强生成的输出信号。在一个实施例中，分析物的多个拷贝可以在沉积到反应区301中之前或之后附加到固相载体312。固相载体312可以是微粒、纳米粒子、珠粒、固体或含凝胶的多孔物等。为简化并易于解释，在本文中亦将固相载体312称为颗粒。固相载体可以具有不同尺寸。另外，固态载体可以位于不同位置的开口处。对于核酸分析物，可以通过滚环扩增(RCA)、指数RCA、聚合酶链反应(PCR)或类似技术制备多个连贯的拷贝，以在无需固态载体的情况下产生扩增子。

在各种示例性实施例中，本文描述的方法、***及计算机可读媒体可有利地用以处理或分析获得自基于电子或电荷的核酸测序之数据和信号。在基于电子或电荷的测序(诸如基于pH的测序)中，核苷酸掺入事件可通过检测生成为聚合酶催化的核苷酸扩展反应之天然副产物的离子(例如，氢离子)来测定。这可用以对样本或模板核酸进行序列化，后两者可以是例如目标核酸序列的片段，也可以作为克隆种群直接或间接附加到固态载体，诸如颗粒、微粒、珠粒等。所述样本或模板核酸能够以可操作的方式与引物和聚合酶相关联，并且可经过脱氧核苷三磷酸(“dNTP”)的反复循环或“流”的加成(在本文中可称为“核苷酸流”，由此可得到核苷酸掺入)和洗涤。引物可退火到样本或模板，由此使得只要加入与模板中下一个碱基互补的dNTP，引物的3'末端即可通过聚合酶得到延伸。之后，基于核苷酸流的已知序列以及测得的指示每个核苷酸流中离子浓度之化学装置的输出信号，可确定与存在于耦合到化学装置的反应区中样本核酸相关联之核苷酸的类型、序列和数量的同一性。

图4至图25示出根据一个示例性实施例，用于形成化学装置的阵列和对应的阱结构之制造工艺中的阶段。图4示出包括用于化学装置350、351的浮动栅极结构(例如浮动栅极结构417)的结构400。结构400可以通过在半导体基板354上沉积一层栅极介电材料以及在所述栅极介电材料层上沉积一层多晶硅(或其他电学上的导电材料)来形成。之后可以使用蚀刻掩膜对所述多晶硅层以及栅极介电材料层进行蚀刻以形成所述浮动栅极结构之栅极介电元件(例如栅极介电质352)和最下导电材料元件。在形成离子注入掩模之后，则可以执行离子注入以形成所述化学装置的源极区和漏极区(例如，源极区321和漏极区322)。可以在最下导电材料元件上沉积第一层介电材料319。然后可以在第一层介电材料319中蚀刻的通孔内形成导电插头，以接触所述浮动栅极结构的最下导电材料元件。之后可以在第一层介电材料319之上沉积一层导电材料并且将其图案化以形成电连接到导电插头的第二导电材料元件。然后可以多次重复此过程以形成图4中所示的完整浮动栅极结构317。或者，可以执行其他或附加技术以形成所述结构。例如，如图3所见及下方所述，可以在导体叠层之顶部构建附加导体，将其共同分组并标记为318。再者，图4中所示之形成结构400还可以包括形成用于接入化学装置的阵列线(例如，字线、位线等)、基板354中的附加掺杂区以及其他电路(例如接入电路、偏置电路等)，取决于在其中实现本文所述化学装置之装置和阵列配置。在若干实施例中，例如可以应用美国专利申请公示第2010/0300559号、2010/0197507号、2010/0301398号、2010/0300895号、2010/01307143号和2009/0026082号以及美国专利第7,575,865号中所述技术制造所述结构之元件，上述各项专利之全部内容以引用形式完整并入本文。

如图5示出之结构500所示，可以在化学装置350的场效应晶体管之导体板420上形成介电材料503。例如，导体板420和传感器板320尺寸可以相同，一者可以大于或小于他者；宽于或窄于他者；厚于或薄于他者。如图6所示，蚀刻图5中结构500之介电材料503以形成延伸至化学装置350、351的所述浮动栅极结构之导体板420的开口618、620(针对通孔)，从而得到图6中所示的结构600。例如，可以通过使用光刻工艺以在介电材料503上图案化一层光致抗蚀剂来限定开口618、620的位置，然后使用图案化的光致抗蚀剂作为蚀刻掩膜对介电材料503进行各向异性蚀刻，最终形成开口618、620。介电材料503的各向异性蚀刻可以例如是干法蚀刻工艺，如基于氟的反应离子蚀刻(RIE)工艺。在例示的实施例中，开口618、620以距离630分隔，并且开口618、620对于通孔具有合适的尺寸。例如，分隔距离630可以是用以形成开口618、620之工艺(例如光刻工艺)的最小特征尺寸。在这种情况下，距离630可以显著大于距离635。所述用于制作上述通孔的工艺可以是用于制作浮动栅极中的若干或全部通孔之相同制作工艺。

在图6所示之结构600上沉积一层导电材料704，从而得到图7所示之结构700。可以将导电材料704称为导电衬垫。导电材料704可以包含一层或多层电学上的导电材料。例如，导电材料704可以是一层氮化钛或一层钛。或者，可以使用其他或附加导电材料，例如上述那些关于电学上之导电元件的导电材料。另外，可以沉积不止一层导电材料。可以使用诸如溅射、反应溅射、原子层沉积(ALD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)等各种技术沉积导电材料704。

例如，在图7所示之结构700上沉积一层导电材料805(如钨)，从而得到图8所示之结构800。可以使用诸如溅射、反应溅射、原子层沉积(ALD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)等各种技术或者任何其他合适技术沉积导电材料805。

例如，使用化学机械平面化(CMP)工艺对导电材料704和导电材料805进行平面化，从而得到图9所示的结构900。作为可选的附加步骤，可以在平面化导电材料704和导电材料805上形成通孔势垒衬垫1006，从而得到图10所示的结构1000。例如，通孔势垒衬垫1006可以是氮化钛。或者，可以使用其他或附加的导电材料。尽管图3和图10至图25中示出通孔势垒衬垫1006，通孔势垒衬垫1006仍可以是可选的。

可以在通孔势垒衬垫1006上形成导电材料1107，从而得到图11所示之结构1100。例如，导电材料1107可以包含与用以形成所述浮动栅极的导体之材料相同的材料。可选地，导电材料1107可以直接在平面化导电材料704和导电材料805上形成。可以在所述导电材料1107上形成势垒衬垫1208，从而得到图12中所示之结构1200。例如，势垒衬垫1208可以是氮化钛。或者，可以使用其他或附加的导电材料。尽管图12至图25中示出势垒衬垫1208，势垒衬垫1208仍是可选的。如图13的结构1300中所示，对势垒衬垫1208、导电材料1107和通孔势垒衬垫1006进行蚀刻以形成延伸至介电材料503的开口1308、1310、1312，从而使得形成传感器板320。可以使用任何合适的蚀刻技术和化学过程来完成上述步骤。

可以在图13所示之结构1300上形成介电材料1416，从而得到图14所示之结构1400。例如，介电材料1416可以是硅的氧化物，例如源自原硅酸四乙酯(TEOS)之硅的低温氧化物，或者可以是高密度二氧化硅。可选的或者另选的，可以在图14所示之结构1400上形成介电材料1516，从而得到图15所示之结构1500。例如，介电材料1516可以是硅的氮化物，诸如氮化硅。可选的，可以在图14所示之结构1500上进一步形成介电材料1616，从而得到图16所示之结构1600。例如，介电材料1616可以是源自原硅酸四乙酯(TEOS)之硅的低温氧化物，或者可以是高密度二氧化硅。或者，可以沉积单一介电质，例如单一TEOS介电层，而非交替介电材料以形成三种交替介电质(HDO/SN/TEOS)的叠层。在另一个实例中，所述介电层可以单独由氮化硅形成，或者可以单独由高密度二氧化硅形成。结合来说，所述介电材料层1416、1516或1616可以在基板之上和栅极结构之上限定阱结构。

蚀刻阱结构或介电材料以形成延伸至化学装置350、351的浮动栅极结构之上表面的开口或阱1718、1720，从而得到图17中所示之结构1700。间质表面1717在阱或开口之间延伸。例如，可以通过使用光刻工艺以在介电材料503上图案化一层光致抗蚀剂来限定开口1718、1720的位置，然后使用图案化的光致抗蚀剂作为蚀刻掩膜对所述介电材料进行各向异性蚀刻，最终形成阱或开口1718、1720。所述介电材料的各向异性蚀刻可以例如是干法蚀刻工艺，如基于氟的反应离子蚀刻(RIE)工艺。在例示的实施例中，以大于距离1740的距离1730分隔开口1718、1720。另选地，相邻开口之间的分隔距离1730可以小于宽度1740。例如，分隔距离1730可以是用以形成开口1718、1720之工艺(例如光刻工艺)的最小特征尺寸。在这种情况下，距离1730可以显著大于宽度1740。

在图17所示之阱结构上沉积一层导电材料1801，从而得到图18所示之结构1800。所述导电材料1801的层可以是共形层。例如，共形层沿所述阱的底部延伸并接触所述浮动栅极结构，沿所述阱或开口的壁延伸，以及在所述间质表面1717之上延伸。导电材料1801包含一层或多层电学上的导电材料。例如，导电材料1801可以是一层钛、氮化钛，或者是一层钛。或者，可以使用其他或附加的导电材料。例如，导电材料1801可以是金属，所述金属例如选自由铝、铜、镍、钛、银、金、铂、铪、镧、钽、钨、铱、锆、钯或其组合组成的组。在另一个实例中，所述导电材料1801可以是导电陶瓷，该种导电陶瓷选自由氮化钛、氮化钛铝、氮氧化钛、氮化钽或其组合组成的组。另外，可以沉积不止一层导电材料。可以沉积所述导电材料，使得所述导电材料成为共形层。可以使用诸如溅射、反应溅射、原子层沉积(ALD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)等各种技术沉积导电材料1801。

在图18所示之结构上形成填充材料1901，从而得到图19所示之结构1900。填充材料1901可以包含一层或多层材料，并且可以使用各种技术进行沉积。例如，填充材料1901可以是一层光致抗蚀剂、基于聚合物的抗反射涂层、聚酰亚胺、二氧化硅、氮化硅等层。在一个实施例中，所述填充材料可以是钨。填充材料1901可以使用各种技术进行沉积，所述技术例如旋涂、喷涂、溅射、反应溅射、化学气相沉积等。填充材料1901包含可以相对于导电材料1801以及相对于所述介电材料进行选择性去除的材料。

可以去除所述填充材料和在间质表面1717上延伸的共形导电材料的至少一部分。可以通过平面化或通过蚀刻执行去除。如图20所示，执行平面化工艺以暴露介电材料2055之上表面2020，从而得到结构2000。例如，在一个实施例中，导电材料1801是钛，而填充材料是钨，并且可以使用化学机械抛光(CMP)对钛和钨进行选择性去除。在一个特定实例中，在去除所述填充材料之后切换至CMP化学过程，以允许从所述间质表面去除导电材料。平面化工艺在空间2001、2003内存留剩余填充材料元件2002、2004，并有助于形成/限定杯形电学上的导电元件370、2010。

在平面化工艺过程中，填充材料元件2002、2004保护电学上的导电元件370、2010之内表面，后者随后充当化学传感器350、351的所述感测表面。换言之，在从介电材料2055的上表面2020去除导电材料2010期间，填充材料元件2002、2004成为保护掩模。如此操作可以避免对传感表面造成损伤。另外，尤其对于介电质中相邻开口之间的小分隔距离，填充材料元件2002、2004通过在平面化工艺过程中改善所述结构的机械稳定性以对开口的形状进行保护及保持。在例示的实施例中，所述平面化工艺为化学机械抛光(CMP)工艺。或者，可以使用其他平面化工艺。在一个替代性实施例中，执行蚀刻工艺，而非执行平坦化工艺，以暴露介电材料2055的上表面2020。蚀刻工艺例如可以使用单一蚀刻化学过程执行，以蚀刻上覆介电材料2055之上表面2020的所述填充材料1901和导电材料2010。或者，可以使用第一蚀刻化学过程蚀刻填充材料1901并在所述介电材料的上表面2020之上暴露导电材料2010，而且可以使用第二蚀刻化学过程蚀刻所述暴露的导电材料2010以暴露介电材料2055的上表面2020。例如，在一个实施例中，填充材料1901为聚酰亚胺并且可以使用氧等离子体蚀刻进行去除，而导电材料2010为氮化钛并且可以使用基于溴的等离子体蚀刻进行去除。所述蚀刻工艺可以使用更少的步骤并且执行速度更快。该蚀刻工艺提供比由CMP制成之表面更粗糙的表面。此类更粗糙的表面会在后续层的沉积过程中生成表面图案。

在图20所示之结构2000上沉积一层介电材料2101，从而得到图21所示之结构2100。如图22所示，对图21中之结构2100的介电材料2101进行蚀刻以形成延伸至填充材料元件2001、2003的开口2218、2220，从而得到图22所示之结构2200。例如，可以通过使用光刻工艺以在介电材料2155上图案化一层光致抗蚀剂来限定开口2218、2220的位置，然后使用图案化的光致抗蚀剂作为蚀刻掩膜对介电材料2155进行各向异性蚀刻，最终形成开口2218、2220。介电材料2155的各向异性蚀刻可以例如是干法蚀刻工艺，如基于氟的反应离子蚀刻(RIE)工艺。所述介电材料处之开口的距离示为2222。距离2222大到足以适应将适当尺寸的固体载体(例如珠粒)装填至对应的阱中。

去除填充材料元件2001、2003以暴露电学上的导电元件370、2010，从而得到图23中所示之结构2300。可以使用例如湿法蚀刻或等离子体蚀刻工艺去除填充材料元件2001、2003。所述导电元件处之开口的距离示为2323。距离2222和距离2323大到足以适应将适当尺寸的固体载体(例如珠粒)装填至对应的阱中。

在一个替代实施例中，蚀刻图21所示之结构2100的介电材料2101以形成延伸至填充材料元件2001、2003并且暴露形成于所述阱结构中之阱或开口的开口2418、2420，从而得到图24所示之结构2400。例如，可以通过使用光刻工艺以在介电材料2155上图案化一层光致抗蚀剂来限定开口2418、2420的位置，然后使用图案化的光致抗蚀剂作为蚀刻掩膜对介电材料2155进行各向异性蚀刻，最终形成开口2418、2420。介电材料2155的各向异性蚀刻可以例如是干法蚀刻工艺，如基于氟的反应离子蚀刻(RIE)工艺。所述介电材料处之开口的距离示为2424。距离2424大到足以适应将适当尺寸的固体载体(例如珠粒)装填至对应的阱中。

所述介电材料2101的厚度可以厚于所述阱结构。例如，所述介电层的厚度与阱结构的厚度之比可以在1.01至10的范围内，诸如在1.05至3的范围或在1.05至2的范围。

去除填充材料元件2001、2003以暴露电学上的导电元件370、2010，从而得到图25中所示之结构2500。可以使用，例如，湿法蚀刻或等离子体蚀刻工艺去除填充材料元件2001、2003。所述导电元件处之开口的特征直径示为2525。特征直径2424和特征直径2525大到足以适应将适当尺寸的固体载体(例如珠)装填至对应的阱中。特征直径2424可以小于所述阱结构与介电材料2101之间的界面或边界B处的距离2525。在一个实施例中，特征直径2424小于特征直径2525，以致在所述两个特征直径2424和2525之边界B处产生一个突出部分或悬垂部分。例如，所述阱结构与介电结构之间界面处的所述阱之特征直径相对于所述界面处的开口之特征直径的比率在1.01至2的范围内(诸如，1.01到1.5的范围或1.01到1.15的范围)。

实例

使用具有限定于阱结构(形成于基板之上)中之阱的晶片，在所述阱结构(2200A准直Ti)之上沉积共形钛层，并且在所述钛之上沉积6微米的HD8820光可限定的聚酰亚胺涂层。聚酰亚胺暴露并显露。测试蚀刻工艺和CMP工艺两者对阱和开口形成的影响。

在所述蚀刻工艺中，含氧等离子体(O2：60-200sccm；功率：61-90W；127秒)用以去除聚酰亚胺。随后从所述间质表面蚀刻钛。如图26所示，所述蚀刻工艺从间质空间去除聚酰亚胺和钛两者。聚酰亚胺凹进阱中。

在所述CMP工艺中，使用两种浆料。首先，使用适合去除聚酰亚胺的浆料抛光晶片。其次，使用适合去除钛的浆料抛光晶片。如图28所示，所述CMP工艺从间质空间去除聚酰亚胺和钛两者。所述表面比蚀刻工艺产生的表面更光滑。

在所述阱结构之上沉积介电层。在175oC下沉积1.2微米的低温TEOS层。在所述TEOS层中蚀刻图案，停止于聚酰亚胺之上。长灰化工艺之后，接着用NMP进行清洗并使用水溶液去除聚酰亚胺。

如图27所示，在上述用以从所述间质表面去除聚酰亚胺和钛的蚀刻工艺之后沉积所述介电层，得到表现为弯曲的峰和谷的上表面。相反，如图28中所示，在CMP去除之后沉积的介电层是相对平滑的。然而，在每种情况下，形成到所述阱的开口，其在阱结构中所述阱之间的边界处和介电层中的开口处显示出悬垂部分，如图30所示。

在第一方面，一种装置，所述装置包括基板；栅极结构，其布置于所述基板之上并具有上表面；阱结构，其布置于所述基板之上，并且在所述栅极结构的所述上表面之上限定阱；导电层，其布置于所述栅极结构的上表面上并且至少部分地沿着所述阱结构中所述阱的壁延伸；以及介电结构，其布置于所述阱结构之上并限定到所述阱的开口。

在所述第一方面的一个实例中，所述阱结构与所述介电结构之间界面处的所述阱之特征直径大于所述界面处的所述开口之特征直径。

在所述第一方面的另一实例中，所述阱结构与所述介电结构之间界面处的所述阱之特征直径约等于所述界面处的所述开口之特征直径。

在所述第一方面的又一实例以及上述实例中，所述阱结构与所述介电结构之间界面处的所述阱之特征直径相对于所述界面处的所述开口之特征直径的比率在1.01至2的范围内。例如，所述比率在1.01至1.5的范围内。在另一实例中，所述比率在1.01至1.15的范围内。

在所述第一方面的一个附加实例以及上述实例中，所述阱结构包含硅的氧化物或硅的氮化物。

在第一方面的另一实例以及上述实例中，所述阱结构包括含一层硅的氧化物和一层硅的氮化物。

在所述第一方面的又一实例以及上述实例中，所述导电层沿着所述阱的壁延伸至所述阱结构与所述介电结构之间的界面。

在所述第一方面的一个附加实例以及上述实例中，所述导电层包含金属。例如，所述金属选自由铝、铜、镍、钛、银、金、铂、铪、镧、钽、钨、铱、锆、钯及其组合组成的组。

在所述第一方面的另一实例以及上述实例中，所述导电层包含导电陶瓷材料。例如，所述导电陶瓷材料选自由氮化钛、氮化钛铝、氮氧化钛、氮化钽及其组合组成的组。

在所述第一方面的又一实例以及上述实例中，所述介电结构比所述阱结构更厚。

在所述第一方面的一个附加实例以及上述实例中，所述介电层之厚度与所述阱结构之厚度的比率在1.01至10的范围内。例如，所述比率在1.05至3的范围内。在又一实例中，所述比率在1.05至2的范围内。

在所述第一方面的另一实例以及上述实例中，所述介电层包含硅的低温氧化物。

在所述第一方面的又一实例以及上述实例中，所述栅极结构为浮动栅极结构。

在所述第一方面的一个附加实例以及上述实例中，所述栅极结构包括在所述上表面处并与所述导电层接触的势垒层。

在第二方面，一种形成传感器装置的方法包括：在基板之上形成阱结构、栅极结构，所述栅极结构布置于所述基板上并具有上表面；在所述阱结构中形成阱以暴露所述栅极结构的所述上表面，所述阱包括阱壁，所述阱结构限定阱之间的间质表面；在所述阱结构之上共形地沉积导电材料；从所述间质表面去除所述导电材料；在所述阱结构之上形成介电层；以及在所述介电层中形成开口，所述开口延伸至所述阱。

在所述第二方面的一个实例中，在所述阱结构之上形成所述介电层包含将填充材料沉积到所述阱中，并将所述介电层沉积在所述阱结构及所述阱中的所述填充材料之上。例如，将所述填充材料沉积到所述阱中包括将所述填充材料沉积在所述阱结构之上，所述填充材料进入所述阱，并且从所述阱结构之上去除过量填充材料。在一个实例中，去除所述过量填充材料包括进行所述填充材料的化学机械抛光。例如，当检测到所述导电材料时停止进行化学机械抛光。在一个附加实例中，去除所述过量填充材料包括蚀刻所述填充材料。例如，蚀刻包括蚀刻直至检测到所述导电材料的所述材料。

在所述第二方面的另一实例以及上述实例中，所述阱结构与所述介电结构之间界面处的所述阱之特征直径大于所述界面处的所述开口之特征直径。

在所述第二方面的又一实例以及上述实例中，所述阱结构与所述介电结构之间界面处的所述阱之特征直径约等于所述界面处的所述开口之特征直径。

在所述第二方面的一个附加实例以及上述实例中，所述阱结构与所述介电结构之间界面处的所述阱之特征直径相对于所述界面处的所述开口之特征直径的比率在1.01至2的范围内。

在所述第二方面的另一实例以及上述实例中，所述阱结构包含硅的氧化物或硅的氮化物。

在所述第二方面的又一实例以及上述实例中，所述阱结构包括含一层硅的氧化物和一层硅的氮化物。

在所述第二方面的一个附加实例以及上述实例中，所述导电层沿着所述阱的壁延伸至所述阱结构与所述介电结构之间的界面。

在所述第二方面的另一实例以及上述实例中，所述导电层包含金属，所述金属选自由铝、铜、镍、钛、银、金、铂、铪、镧、钽、钨、铱、锆、钯及其组合组成的组。

在所述第二方面的又一实例以及上述实例中，所述导电层包含导电陶瓷材料，所述导电陶瓷材料选自由氮化钛、氮化钛铝、氮氧化钛、氮化钽及其组合组成的组。

在所述第二方面的一个附加实例以及上述实例中，所述介电结构比所述阱结构更厚。

在所述第二方面的另一实例以及上述实例中，所述介电层之厚度与所述阱结构之厚度的比率在1.01至10的范围内。

在所述第二方面的又一实例以及上述实例中，所述介电层包含硅的低温氧化物。

在所述第二方面的一个附加实例以及上述实例中，所述栅极结构为浮动栅极结构。

在所述第二方面的另一实例以及上述实例中，所述栅极结构包括在所述上表面处并与所述导电层接触的势垒层。

应注意，并非一般说明或实例中的上述所有活动都是必需的，可能不需要特定活动的一部分，并且还可以进行除所描述活动之外的一种或多种其他活动。另外，列出活动的顺序不一定是执行它们的顺序。

在前述说明书中，已参考特定实施例对相应概念进行了描述。然而，本领域的普通技术人员应当理解，在不脱离如下文权利要求书中所述本发明之范围的情况下，可做出各种修改和变化。因此，说明书和附图被视为例示性的而非限制性的，并且拟将所有此类修改包括在本发明之范围内。

如本文所用，术语“由……构成”、“包含”、“包括”、“具有”、“有”或它们的任何其他变型旨在涵盖非排他性的包含之意。举例来说，包含一系列特征的工艺、方法、物品或装置不一定仅限于那些特征，而是可包括未明确列出或这类工艺、方法、物品或装置所固有的其他特征。此外，除非明确说明是相反的情况，否则“或”是指包括性“或”，且不是排除性“或”。例如，以下任一项符合条件A或B：A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或存在)，以及A和B均为真(或存在)。

另外，采用“一”或“一个”描述本文所述的元件和部件。此举仅为方便起见，并且为本发明之范围赋予一般含义。此描述应当理解为包括一个或至少一个，并且单数也包括复数，除非其明显具有其他含义。

上文已经针对特定的实施例描述了益处、其他优点和解决方案。然而，这些益处、优点、问题的解决方案和任意的能够产生任何益处、优点或解决方案或使其更加显著的特征并不构成任意的或所有的权利要求的关键特征、所需特征或主要特征。

在阅读本说明书之后，技术人员将理解，为清楚起见，本文在独立实施例的背景下描述的某些特征也可能在单一实施例中以组合方式提供。相反的，为了简洁起见，在单一实施例的背景下描述的各种特征也可能独立地或以任意的子组合方式提供。此外，对范围中所述各值的引用包括该范围内的各个或每个值。

Claims (10)

1.一种装置，包括：

浮动栅极结构，形成于栅极介电质上；所述浮动栅极结构包括：

多个图案化的浮动栅极导体层，形成在至少一层介电材料中；以及

最上方的浮动栅极导体层，其耦合到反应区；

阱结构，设置在所述浮动栅极结构上方并限定所述反应区，所述阱结构在所述浮动栅极结构的上表面之上限定阱，所述阱结构包括阱壁；和

导电层，覆盖在所述最上方的浮动栅极导体层上，并且至少部分地沿着所述阱壁延伸。

2.根据权利要求1所述的装置，其中，所述装置还包括设置在所述阱结构上方并限定通向所述阱的开口的介电结构。

3.根据权利要求2所述的装置，其中，所述阱结构与所述介电结构之间的界面处的所述阱的特征直径大于所述界面处的所述开口的特征直径。

4.根据权利要求2所述的装置，其中，所述阱结构与所述介电结构之间的界面处的所述阱的特征直径约等于所述界面处的所述开口的特征直径。

5.根据权利要求1所述的装置，其中，所述阱结构包含硅的氧化物或硅的氮化物。

6.根据权利要求1所述的装置，其中，所述阱结构包含至少一层硅的氧化物层和一层硅的氮化物。

7.根据权利要求2所述的装置，其中，所述介电结构包含硅的低温氧化物。

8.根据权利要求1所述的装置，其中，所述导电层包含金属。

9.根据权利要求8所述的装置，其中，所述金属选自由铝、铜、镍、钛、银、金、铂、铪、镧、钽、钨、铱、锆、钯及其组合组成的组。

10.根据权利要求1所述的装置，其中，所述浮动栅极结构包括在上表面处并与导电层接触的势垒层。

Images