CN113921599A - 柔性可编程存储器、制备方法及其反相器、逻辑门电路 - Google Patents
柔性可编程存储器、制备方法及其反相器、逻辑门电路 Download PDFInfo
- Publication number
- CN113921599A CN113921599A CN202111174430.1A CN202111174430A CN113921599A CN 113921599 A CN113921599 A CN 113921599A CN 202111174430 A CN202111174430 A CN 202111174430A CN 113921599 A CN113921599 A CN 113921599A
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- flexible
- programmable memory
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229920000052 poly(p-xylylene) Polymers 0.000 claims abstract description 34
- 230000008569 process Effects 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 19
- 238000003384 imaging method Methods 0.000 claims abstract description 7
- 230000005669 field effect Effects 0.000 claims description 96
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052961 molybdenite Inorganic materials 0.000 claims description 15
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000000243 solution Substances 0.000 claims description 9
- 238000007667 floating Methods 0.000 claims description 8
- 238000013461 design Methods 0.000 claims description 7
- 239000012670 alkaline solution Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 5
- 238000005019 vapor deposition process Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000003980 solgel method Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 3
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 8
- 239000011368 organic material Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 23
- 238000003860 storage Methods 0.000 description 8
- 239000002086 nanomaterial Substances 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000011160 research Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 210000004556 brain Anatomy 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 2
- 210000000225 synapse Anatomy 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100069231 Caenorhabditis elegans gkow-1 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 210000005036 nerve Anatomy 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003956 synaptic plasticity Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
- H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
公开一种柔性可编程存储器、制备方法、利用柔性可编程存储器构建的可编程反相器、可编程逻辑门电路，解决了将Parylene及其上的电子器件转移至任意柔性衬底上的柔性电子器件制备工艺，避免了器件加工过程对器件的机械损伤；同时，通过优化工艺流程，利用金属电极作为掩模实现对有机铁电栅薄膜的图形化，实现了有机材料与传统CMOS工艺的相兼容。这种柔性可编程存储器，其从下至上包括：派瑞林薄膜、二维材料、作为源极和漏极的金属、有机铁电薄膜、栅极金属；在派瑞林Parylene薄膜的下表面贴附柔性衬底。
Description
技术领域
本发明涉及柔性可穿戴技术与半导体信息技术的领域，尤其涉及一种柔性可编程存储器，以及这种柔性可编程存储器的制备方法，利用柔性可编程存储器构建的可编程反相器，可编程逻辑门电路。
背景技术
随着大数据、物联网、人工智能等新兴技术领域的迅速崛起，传统冯诺依曼体系计算机因存储器与CPU相互独立的结构设计，在计算能力、速度以及功耗等方面展现出了局限性。因此，探索新一代计算机体系架构来打破存储器与CPU之间的“壁垒”成为当今信息科学发展的一个热点问题。在生物体大脑中，信息的大量存储和快速处理是相互兼容的，即将存储单元和计算单元融合在一起。近年来，受到大脑高效、并行工作方式的启发，在存储单元中实现计算任务的存内计算技术为新一代信息科学的发展提供了一条独特的解决路径。存内计算的实现离不开对兼具数据存储和逻辑运算的新型器件结构设计和材料体系的探索。
先进纳米材料，如二维纳米材料石墨烯、硫化钼，一维纳米材料碳纳米管以及零维纳米材料量子点等，因其独特的物理、化学特性为新型电子器件的研究提供了丰富的材料体系。近年来，基于先进纳米材料的神经突触器件通过模拟类生物体突触的可塑性实现了信息的记忆和处理。然而，目前大部分神经突触器件很难实现规模化神经网络的构建，而针对单个器件的研究主要集中在对突触可塑性的模拟上，对于如何利用先进纳米材料构筑面向存内计算的兼具数据存储与逻辑运算的可编程逻辑门器件的研究相对较少。
2020年，瑞士的研究人员在Nature上发文报道了基于MoS2浮栅型晶体管的存内计算器件，成功地在存储器件中实现了可编程逻辑运算。这项工作首先设计制备了基于MoS2沟道、7nm厚的氧化铪隧穿层、5nm厚的Pt浮栅层、30nm厚的氧化铪背栅绝缘层以及2nm/80nm厚的Cr/Pd背栅电极层的浮栅型场效应晶体管，并在此基础上设计制备了反相器、两输入以及三输入逻辑门器件，验证了存储信号对逻辑输出的影响机制，为研制存算一体化器件提供了设计思路。但是，这种器件结构存在以下几个问题：首先，浮栅型的存储器结构复杂，增加了器件制备工艺的难度；其次，浮栅型存储器的写入或编程电压较大；最后，本文所述背栅型器件结构不利于多器件的互联。
相比而言，铁电栅场效应晶体管不仅具有非挥发性存储特性，同时还具有结构简单、操作电压小等特点。2020年，复旦大学的研究人员提出了利用有机铁电栅硫化钼场效应晶体管器件同时实现逻辑和原位存储应用。该工作设计制备了有机铁电材料P(VDF-TrFE)作为顶栅介质，MoS2作为沟道材料的双顶栅型场效应晶体管器件，实现了非挥发性存储特性以及与逻辑运算。但是，该工作采用双顶栅结构，在同一器件中实现的逻辑运算容易受到输入信号的相互干扰，并且不利于进一步研制更多输入以及更为复杂的逻辑运算。
并且，目前关于柔性存算一体化器件的研究工作较少，而且大部分柔性器件采用在柔性衬底上直接制备电子器件的方式。已报道的柔性器件多采用PET作为衬底，其具有耐温低，易变形等缺陷，容易在后续微纳加工中产生机械损伤，从而引发器件失效。因此，探索与传统微纳加工工艺相兼容的柔性器件制备技术，并将其应用于基于铁电栅场效应晶体管的柔性存算一体化器件的制备，对于发展现代信息技术具有重要意义。
发明内容
为克服现有技术的缺陷，本发明要解决的技术问题是提供了一种柔性可编程存储器，其解决了将Parylene及其上的电子器件转移至任意柔性衬底上的柔性电子器件制备工艺，避免了器件加工过程对器件的机械损伤；同时，通过优化工艺流程，利用金属电极作为掩模实现对有机铁电栅薄膜的图形化，实现了有机材料与传统CMOS工艺的相兼容。
本发明的技术方案是：这种柔性可编程存储器，其从下至上包括：派瑞林薄膜、二维材料、作为源极和漏极的金属、有机铁电薄膜、栅极金属；
在派瑞林Parylene薄膜的下表面贴附柔性衬底。
还提供了一种柔性可编程存储器的制备方法，其包括以下步骤：
(1)选取硅/氧化硅衬底作为支撑，在其表面利用真空气相沉积工艺制备派瑞林Parylene薄膜；
(2)将CVD法生长制备的二维材料通过PMMA辅助转移技术转移到派瑞林衬底表面；
(3)利用标准光刻工艺、金属沉积工艺以及等离子体刻蚀工艺，对二维材料沟道进行图形化，并沉积金属作为源漏接触；
(4)通过溶胶凝胶法，在二维材料表面旋涂有机铁电薄膜
P(VDF-TrFE)作为顶栅介质层；
(5)然后在P(VDF-TrFE)薄膜上沉积一层金属作为顶栅电极；
(6)通过标准光刻工艺定义顶栅电极图形，光刻胶将保护顶栅电极部分，采用金腐蚀液去除未被光刻胶保护的金属部分，采用等离子体刻蚀技术，干法去除光刻胶以及多余的有机铁电薄膜，实现栅介质的图像化；
(7)将所制备的器件浮于碱性溶液表面，碱性溶液与SiO2反应并生成气泡，将硅衬底与派瑞林分离开来；此时，派瑞林将支撑整个器件浮于溶液表面，利用其他柔性衬底贴附器件下表面，从水中捞起，完成转移。
本发明先在硅/氧化硅的刚性衬底上，制备一层Parylene，在其上完成所有器件制备工艺，再通过湿法腐蚀与转移技术，将Parylene及其上的电子器件转移至任意柔性衬底上的柔性电子器件制备工艺，避免了器件加工过程对器件的机械损伤；同时，通过优化工艺流程，利用金属电极作为掩模实现对有机铁电栅薄膜的图形化，实现了有机材料与传统CMOS工艺的相兼容。
还提供了一种反相器，将第一器件(T1)的栅极与VDD相连，作为负载电阻，第二器件(T2)作为下拉管由栅极控制工作状态，栅极作为反相器的电压信号输入端；当输入信号Vin为低电平时，看作输入信号0，第二器件处于截止状态，由于第一器件栅源电压与源漏电压始终相等，所以第一器件一直处于开启状态，此时输出电压Vout等于VDD-VT1，其中VDD为电源电压，VT1为第一器件分压，因此第一器件处于导通状态，认为Vout等于VDD，输出高电平，输出信号1；反之，输入信号Vin为高电平，第二器件导通，此时Vout由第一器件和第二器件导通电阻的比值决定，通过结构设计，使第二器件导通电阻远小于第一器件的导电电阻，此时，Vout认为等于0，输出低电平，输出信号0。
还提供了一种可编程逻辑门电路，其为异或门，其中负载管(TL)的栅极与VDD相连，作为负载电阻，第一场效应管(T1')、第二场效应管(T2')、第三场效应管(T3')、第四场效应管(T4')为4个相同的有机铁电栅MoS2场效应晶体管，其中，第一场效应管的源极与第二场效应管的漏极相连，第三场效应管的源极与第四场效应管的漏极相连；此时，第一场效应管、第二场效应管的VPRO在-VC和+VC之间，第三场效应管、第四场效应管的VPRO在-VC和+VC之间，第一场效应管、第二场效应管、第三场效应管、第四场效应管的输入V1～V4与输出Vout的关系为异或逻辑。
还提供了一种可编程逻辑门电路，其为与非门，其中负载管(TL)的栅极与VDD相连，作为负载电阻，第一场效应管(T1')、第二场效应管(T2')、第三场效应管(T3')、第四场效应管(T4')为4个相同的有机铁电栅MoS2场效应晶体管，其中，第一场效应管的源极与第二场效应管的漏极相连，第三场效应管的源极与第四场效应管的漏极相连；此时，第一场效应管、第二场效应管的VPRO在-VC和+VC之间，第三场效应管、第四场效应管的VPRO小于-VC，第一场效应管、第二场效应管的输入V1～V2与输出Vout的关系为与非逻辑。
附图说明
图1是根据本发明的柔性可编程存储器的结构示意图。
图2是根据本发明的柔性可编程存储器的制备方法的流程图。
图3(a)是基于本发明的柔性可编程存储器的反相器的结构示意图。图3(b)是反相器的工作原理示意图。
图4(a)是基于本发明的柔性可编程存储器的异或门的结构示意图。图4(b)是基于本发明的柔性可编程存储器的与非门的结构示意图。
其中，1.柔性衬底；2.派瑞林；3.MoS2；4.源极；5.漏极；6.P(VDF-TrFE)；7.顶栅电极。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”以及任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
如图1所示，这种柔性可编程存储器，其从下至上包括：派瑞林薄膜、二维材料、作为源极和漏极的金属、有机铁电薄膜、栅极金属；
在派瑞林Parylene薄膜的下表面贴附柔性衬底。
优选地，所述派瑞林薄膜的厚度为2～50μm，选取硅/氧化硅衬底作为支撑，氧化硅厚度为100～300nm,在其表面利用真空气相沉积工艺制备。
优选地，所述二维材料为MoS2，CVD法生长制备，尺寸为1cm*1cm。
优选地，所述作为源极和漏极的金属为Cr/Au(5nm/50nm)，栅极金属为Au。Cr/Au是指一层Cr再做一层金，是复合结构。
优选地，所述有机铁电薄膜为P(VDF-TrFE)薄膜。
优选地，所述柔性衬底为PET、布料、或树叶。
如图2所示，还提供了一种柔性可编程存储器的制备方法，其包括以下步骤：
(1)选取硅/氧化硅衬底作为支撑，在其表面利用真空气相沉积工艺制备派瑞林Parylene薄膜；
(2)将CVD法生长制备的二维材料通过PMMA辅助转移技术转移到派瑞林衬底表面；
(3)利用标准光刻工艺、金属沉积工艺以及等离子体刻蚀工艺，对二维材料沟道进行图形化，并沉积金属作为源漏接触；
(4)通过溶胶凝胶法，在二维材料表面旋涂有机铁电薄膜
P(VDF-TrFE)作为顶栅介质层；具体地，通过溶胶凝胶法，在
MoS2表面旋涂有机铁电薄膜P(VDF-TrFE)作为顶栅介质层。匀胶成膜时，先在低速500～600rpm下旋转5～10s，然后再高速
2000～3000rpm下旋转20～30s。在两次匀胶之间，要将样品现在65℃热板上烘烤10～15min。经过3～5次旋涂之后，最后的退火工艺是在130～140℃的烘箱中退火2h完成，最后将样品自然冷却至室温。
(5)然后在P(VDF-TrFE)薄膜上沉积一层金属作为顶栅电极(厚度为50nm)；
(6)通过标准光刻工艺定义顶栅电极图形，光刻胶将保护顶栅电极部分，采用金腐蚀液去除未被光刻胶保护的金属部分，采用等离子体刻蚀技术，干法去除光刻胶以及多余的有机铁电薄膜，实现栅介质的图像化；
(7)将所制备的器件浮于碱性溶液表面，碱性溶液与SiO2反应并生成气泡，将硅衬底与派瑞林分离开来；此时，派瑞林将支撑整个器件浮于溶液表面，利用其他柔性衬底贴附器件下表面，从水中捞起，完成转移。通过上述工艺，可以最低程度的降低柔性器件在制备过程中所遭受的机械损伤，并将器件转移至任意柔性衬底表面。
本发明先在硅/氧化硅的刚性衬底上，制备一层Parylene，在其上完成所有器件制备工艺，再通过湿法腐蚀与转移技术，将Parylene及其上的电子器件转移至任意柔性衬底上的柔性电子器件制备工艺，避免了器件加工过程对器件的机械损伤；同时，通过优化工艺流程，利用金属电极作为掩模实现对有机铁电栅薄膜的图形化，实现了有机材料与传统CMOS工艺的相兼容。
如图3所示，还提供了一种反相器，将第一器件T1的栅极与VDD相连，作为负载电阻，第二器件T2作为下拉管由栅极控制工作状态，栅极作为反相器的电压信号输入端；当输入信号Vin为低电平时，看作输入信号0，第二器件处于截止状态，由于第一器件栅源电压与源漏电压始终相等，所以第一器件一直处于开启状态，此时输出电压Vout约等于VDD-VT1，其中VDD为电源电压，VT1为第一器件分压，因此第一器件处于导通状态，认为Vout等于VDD，输出高电平，输出信号1；反之，输入信号Vin为高电平，第二器件导通，此时Vout由第一器件和第二器件导通电阻的比值决定，通过结构设计，使第二器件导通电阻远小于第一器件的导电电阻，此时，Vout认为等于0，输出低电平，输出信号0。可编程反相器的操作过程如图3(b)所示。当在栅极施加的写入电压VPRO大于极化正向翻转的矫顽电压+VC时，铁电薄膜内部极化完全翻转向下，并在VPRO撤去之后保持不变，在MoS2沟道中感应出大量电子，由于MoS2输运电子导电材料，因此MoS2沟道始终处于低阻导通状态，存储数据为“0”。此时，当输入电压Vin在0到1V之间时，由于其远小于矫顽电压，极化状态不会发生改变，因此输出将始终为“0”；反之，当VPRO小于极化反向翻转的矫顽电压-VC时，极化翻转向上，在MoS2沟道中感应出空穴，使MoS2沟道始终处于高阻截止状态，存储数据为“1”。而当输入电压Vin在0到1V之间时，输出始终为“1”。而当-VC<VPRO<+VC时，由于极化未完全翻转，极化状态将在Vin的作用下发生相应的改变，按照前文所述的逻辑运算规则，实现逻辑非运算。从以上过程可以看出，反相器的输出将由于预先存储的数据决定，得到数据存储与逻辑运算间的关联性，从而实现可编程逻辑门器件。
通过施加不同的VPRO写入不同的存储信号，并控制反相器输出，实现了存储和计算的一体化设计。
还提供了一种可编程逻辑门电路，其为异或门，其中负载管TL的栅极与VDD相连，作为负载电阻，第一场效应管T1'、第二场效应管T2'、第三场效应管T3'、第四场效应管T4'为4个相同的有机铁电栅MoS2场效应晶体管，其中，第一场效应管的源极与第二场效应管的漏极相连，第三场效应管的源极与第四场效应管的漏极相连；此时，第一场效应管、第二场效应管的VPRO在-VC和+VC之间，第三场效应管、第四场效应管的VPRO在-VC和+VC之间，第一场效应管、第二场效应管、第三场效应管、第四场效应管的输入V1～V4与输出Vout的关系为异或逻辑。
还提供了一种可编程逻辑门电路，其为与非门，其中负载管TL的栅极与VDD相连，作为负载电阻，第一场效应管T1'、第二场效应管T2'、第三场效应管T3'、第四场效应管T4'为4个相同的有机铁电栅MoS2场效应晶体管，其中，第一场效应管的源极与第二场效应管的漏极相连，第三场效应管的源极与第四场效应管的漏极相连；此时，第一场效应管、第二场效应管的VPRO在-VC和+VC之间，第三场效应管、第四场效应管的VPRO小于-VC，第一场效应管、第二场效应管的输入V1～V2与输出Vout的关系为与非逻辑。
通过控制VPRO，可实现XOR与NAND之间的转化，进一步为从器件层面实现存算一体化提供解决方案。
以上所述，仅是本发明的较佳实施例，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属本发明技术方案的保护范围。
Claims (10)
1.柔性可编程存储器，其特征在于：其从下至上包括：派瑞林薄膜、二维材料、作为源极和漏极的金属、有机铁电薄膜、栅极金属；在派瑞林Parylene薄膜的下表面贴附柔性衬底。
2.根据权利要求1所述的柔性可编程存储器，其特征在于：所述派瑞林薄膜的厚度为2～50μm，选取硅/氧化硅衬底作为支撑，氧化硅厚度为100～300nm,在其表面利用真空气相沉积工艺制备。
3.根据权利要求2所述的柔性可编程存储器，其特征在于：所述二维材料为MoS2，CVD法生长制备，尺寸为1cm*1cm。
4.根据权利要求3所述的柔性可编程存储器，其特征在于：所述作为源极和漏极的金属为Cr/Au栅极金属为Au。
5.根据权利要求4所述的柔性可编程存储器，其特征在于：所述有机铁电薄膜为P(VDF-TrFE)薄膜。
6.根据权利要求5所述的柔性可编程存储器，其特征在于：所述柔性衬底为PET、布料、或树叶。
7.根据权利要求1所述的柔性可编程存储器的制备方法，其特征在于：其包括以下步骤：
(1)选取硅/氧化硅衬底作为支撑，在其表面利用真空气相沉积工艺制备派瑞林Parylene薄膜；
(2)将CVD法生长制备的二维材料通过PMMA辅助转移技术转移到派瑞林衬底表面；
(3)利用标准光刻工艺、金属沉积工艺以及等离子体刻蚀工艺，对二维材料沟道进行图形化，并沉积金属作为源漏接触；
(4)通过溶胶凝胶法，在二维材料表面旋涂有机铁电薄膜P(VDF-TrFE)作为顶栅介质层；
(5)然后在P(VDF-TrFE)薄膜上沉积一层金属作为顶栅电极；
(6)通过标准光刻工艺定义顶栅电极图形，光刻胶将保护顶栅电极部分，采用金腐蚀液去除未被光刻胶保护的金属部分，采用等离子体刻蚀技术，干法去除光刻胶以及多余的有机铁电薄膜，实现栅介质的图像化；
(7)将所制备的器件浮于碱性溶液表面，碱性溶液与SiO2反应并生成气泡，将硅衬底与派瑞林分离开来；此时，派瑞林将支撑整个器件浮于溶液表面，利用其他柔性衬底贴附器件下表面，从水中捞起，完成转移。
8.根据权利要求7所述的柔性可编程存储器的制备方法的反相器，其特征在于：将第一器件(T1)的栅极与VDD相连，作为负载电阻，第二器件(T2)作为下拉管由栅极控制工作状态，栅极作为反相器的电压信号输入端；当输入信号Vin为低电平时，看作输入信号0，第二器件处于截止状态，由于第一器件栅源电压与源漏电压始终相等，所以第一器件一直处于开启状态，此时输出电压Vout等于VDD-VT1，其中VDD为电源电压，VT1为第一器件分压，因此第一器件处于导通状态，认为Vout约等于VDD，输出高电平，输出信号1；反之，输入信号Vin为高电平，第二器件导通，此时Vout由第一器件和第二器件导通电阻的比值决定，通过结构设计，使第二器件导通电阻远小于第一器件的导电电阻，此时，Vout认为等于0，输出低电平，输出信号0。
9.根据权利要求7所述的柔性可编程存储器的制备方法的逻辑门电路，其特征在于：可编程逻辑门电路为异或门，其中负载管(TL)的栅极与VDD相连，作为负载电阻，第一场效应管(T1')、第二场效应管(T2')、第三场效应管(T3')、第四场效应管(T4')为4个相同的有机铁电栅MoS2场效应晶体管，其中，第一场效应管的源极与第二场效应管的漏极相连，第三场效应管的源极与第四场效应管的漏极相连；此时，第一场效应管、第二场效应管的VPRO在-VC和+VC之间，第三场效应管、第四场效应管的VPRO在-VC和+VC之间，第一场效应管、第二场效应管、第三场效应管、第四场效应管的输入V1～V4与输出Vout的关系为异或逻辑。
10.根据权利要求7所述的柔性可编程存储器的制备方法的逻辑门电路，其特征在于：可编程逻辑门电路为与非门，其中负载管(TL)的栅极与VDD相连，作为负载电阻，第一场效应管(T1')、第二场效应管(T2')、第三场效应管(T3')、第四场效应管(T4')为4个相同的有机铁电栅MoS2场效应晶体管，其中，第一场效应管的源极与第二场效应管的漏极相连，第三场效应管的源极与第四场效应管的漏极相连；此时，第一场效应管、第二场效应管的VPRO在-VC和+VC之间，第三场效应管、第四场效应管的VPRO小于-VC，第一场效应管、第二场效应管的输入V1～V2与输出Vout的关系为与非逻辑。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111174430.1A CN113921599A (zh) | 2021-10-09 | 2021-10-09 | 柔性可编程存储器、制备方法及其反相器、逻辑门电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111174430.1A CN113921599A (zh) | 2021-10-09 | 2021-10-09 | 柔性可编程存储器、制备方法及其反相器、逻辑门电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113921599A true CN113921599A (zh) | 2022-01-11 |
Family
ID=79238566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111174430.1A Pending CN113921599A (zh) | 2021-10-09 | 2021-10-09 | 柔性可编程存储器、制备方法及其反相器、逻辑门电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113921599A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11963365B2 (en) | 2022-02-18 | 2024-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Back-end active device, semiconductor device and semiconductor chip |
-
2021
- 2021-10-09 CN CN202111174430.1A patent/CN113921599A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11963365B2 (en) | 2022-02-18 | 2024-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Back-end active device, semiconductor device and semiconductor chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Migliato Marega et al. | Logic-in-memory based on an atomically thin semiconductor | |
| Wang et al. | The road for 2D semiconductors in the silicon age | |
| Wachter et al. | A microprocessor based on a two-dimensional semiconductor | |
| Wang et al. | 2D layered materials for memristive and neuromorphic applications | |
| Halter et al. | Back-end, CMOS-compatible ferroelectric field-effect transistor for synaptic weights | |
| Zhong et al. | Flexible electronic synapse enabled by ferroelectric field effect transistor for robust neuromorphic computing | |
| Bian et al. | Neuromorphic computing: Devices, hardware, and system application facilitated by two-dimensional materials | |
| Yan et al. | Programmable nanowire circuits for nanoprocessors | |
| Chen et al. | Essential characteristics of memristors for neuromorphic computing | |
| Rodder et al. | Double-gate MoS2 field-effect transistor with a multilayer graphene floating gate: a versatile device for logic, memory, and synaptic applications | |
| Cao et al. | Memristor-based neural networks: a bridge from device to artificial intelligence | |
| Ma et al. | Circuit‐level memory technologies and applications based on 2D materials | |
| Kamaei et al. | Ferroelectric gating of two-dimensional semiconductors for the integration of steep-slope logic and neuromorphic devices | |
| CN105590932B (zh) | 一种基于柔性薄膜晶体管的cmos电路及其制作方法 | |
| US9812545B2 (en) | Electronic device for data storage and a method of producing an electronic device for data storage | |
| CN113921599A (zh) | 柔性可编程存储器、制备方法及其反相器、逻辑门电路 | |
| CN101894909A (zh) | 一种纳米线阻变存储器及其实现方法 | |
| Yao et al. | Reconfigurable artificial synapse based on ambipolar floating gate memory | |
| Wan et al. | 2022 roadmap on neuromorphic devices and applications research in China | |
| Dai et al. | Ultrathin flexible InGaZnO transistor for implementing multiple functions with a very small circuit footprint | |
| Lee et al. | A reconfigurable binary/ternary logic conversion-in-memory based on drain-aligned floating-gate heterojunction transistors | |
| Sheng et al. | Reconfigurable logic-in-memory computing based on a polarity-controllable two-dimensional transistor | |
| Zhang et al. | Transparent organic nonvolatile memory and volatile synaptic transistors based on floating gate structure | |
| Zhang et al. | Van der Waals materials-based floating gate memory for neuromorphic computing | |
| JP5819138B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |