CN113917749B - 阵列基板，显示面板，显示装置及阵列基板的制作方法 - Google Patents

Abstract

本发明公开了一种阵列基板，显示面板，显示装置及阵列基板的制作方法；其中阵列基板包括透明衬底基板，所述透明衬底基板的边框区域设置有光敏结构；所述光敏结构包括：依次设置于所述透明衬底基板上的第一导体层，第一绝缘层和光敏材料层；所述第一导体层上设置有通孔，所述通孔位于所述光敏材料层在所述第一导体层上的正投影区域；所述光敏材料层的一侧通过第二导体层与阵列基板的有源层导通，另一侧通过第三导体层与透明彩膜基板的背镀导电膜导通。本发明的阵列基板构建了从面内到面外的残留电荷释放路径，能够有效地消散面内的残留电荷，解决了液晶显示面板因面内残留电荷产生的画面抖动和漂移问题。

Description

阵列基板，显示面板，显示装置及阵列基板的制作方法

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板，显示面板，显示装置及阵列基板的制作方法。

背景技术

目前液晶面板，尤其是基于边缘场开关技术的氧化物FFS产品由于截止电压Ioff较低，容易产生残留电荷累积；电荷主要存在于面板内部，其残留电荷发生时间、位置均无法监测。残留电荷的存在会导致造成液晶显示面板产生画面抖动和Flicker漂移问题。对于面内残留电荷的问题，目前主要采用的方案是对面板进行高温烘烤，但电荷消散效果不佳；也有相关技术采用：在衬底上形成抗蚀剂层，以及在抗蚀剂层上涂覆导电聚合物或金属络合物以形成电荷消散层的方法，但此方法存在的问题是随着使用液晶面板的使用，抗蚀剂层发生损耗，电荷消散层会腐蚀TFT基板，造成液晶显示面板寿命下降。

因此，目前现有技术无法有效地消除液晶面板内的残留电荷。

发明内容

本申请实施例通过提供一种阵列基板，显示面板，显示装置及阵列基板的制作方法，解决了现有技术中液晶显示面板内存在残留电荷累计的问题，使得液晶显示面板的显示效果提高。

第一方面，本申请通过本申请的一实施例提供如下技术方案：

一种阵列基板，包括：

透明衬底基板，所述透明衬底基板的边框区域设置有光敏结构；

所述光敏结构包括：

依次设置于所述透明衬底基板上的第一导体层，第一绝缘层和光敏材料层；

所述第一导体层上设置有通孔，所述通孔位于所述光敏材料层在所述第一导体层上的正投影区域；

所述光敏材料层的一侧通过第二导体层与阵列基板的有源层导通，另一侧通过第三导体层与透明彩膜基板的背镀导电膜导通。

在一些实施方式中，所述透明衬底基板的边框区域设置有液晶盒测试探点，所述液晶盒测试探点包括第四导体层，所述第二导体层通过所述第四导体层导通所述有源层。

在一些实施方式中，所述液晶盒测试探点还包括：

设置于所述透明衬底基板上的第五导体层；

位于所述第四导体层与所述第五导体层之间的第二绝缘层。

在一些实施方式中，所述液晶盒测试探点还包括：

依次设置在所述第四导体层上的第三绝缘层和第一导电膜。

在一些实施方式中，所述透明衬底基板的边框区域设置有涂布触点，所述第三导体层通过所述涂布触点与所述背镀导电膜导通。

在一些实施方式中，所述涂布触点为银浆触点。

在一些实施方式中，阵列基板还包括第二导电膜，所述第三导体层通过所述第二导电膜与所述银浆触点导通。

在一些实施方式中，所述光敏材料层为铟镓锌氧化物层。

在一些实施方式中，所述通孔的横截面形状为以下形状中的任意一种：

圆形，椭圆形，环形，多边形和十字形。

第二方面，基于同一发明构思，本申请通过本申请的一实施例，提供如下技术方案：

一种阵列基板的制作方法，包括：

在透明衬底基板上形成第一导体层，所述第一导体层上设置有通孔；

在所述第一导体层上形成第一绝缘层；

在所述第一绝缘层上形成光敏材料层；

在所述光敏材料层上的一侧形成第二导体层，在所述光敏材料层上的另一侧形成第三导体层；其中，所述光敏材料层通过所述第二导体层与所述阵列基板的有源层导通，通过所述第三导体层与透明彩膜基板的背镀导电膜导通；所述通孔位于所述光敏材料层在所述第一导体层上的正投影区域。

第三面，基于同一发明构思，本申请通过本申请的一实施例，提供如下技术方案：

一种显示面板，包括：前述技术方案中任一项所述的阵列基板。

第四方面，基于同一发明构思，本申请通过本申请的一实施例，提供如下技术方案：

一种显示装置，包括：前述技术方案中所述的显示面板。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本发明提供了一种阵列基板，其原理是在透明衬底基板的边框区域形成光敏结构，在光照作用下形成残余电荷释放路径；具体是在光敏结构的第一导体层上设置通孔，位于光敏材料层一侧的第二导体层直接导通透明衬底基板上的有源层，位于光敏材料层另一侧的第三导体层导通透明彩膜基板的背镀导电膜，如此，光依次通过透明衬底基板、通孔、第一绝缘层，照射到光敏材料层，光敏材料层在光照作用下转变为导电体，此时位于面内有源层处的残留电荷能够依次通过第二导体层，光敏材料层，第三导体层传递到彩膜基板的背镀导电膜，从而建立起残留电荷从面板内部的公共电极，像素电极处至面板外部的对外释放路径，能够有效地消散面内的残留电荷，解决了液晶显示面板因面内残留电荷产生的画面抖动和Flicker漂移等问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中提供的阵列基板在边框区域的示意图；

图2为本发明实施例中提供的包括液晶盒测试探点和涂布触点的阵列基板在边框区域的示意图；

图3为本发明实施例中不包括透明彩膜基板的阵列基板的俯视图；

图4为本发明实施例中包括透明彩膜基板的阵列基板的俯视图；

图5为本发明实施例中阵列基板存在的两种电荷释放路径示意图；

图6为本发明实施例中阵列基板制备方法的流程示意图；

附图标记：10-透明衬底基板；20-光敏结构；201-第一导体层；2011-通孔；202-第一绝缘层；203-光敏材料层；204-第二导体层；205-第三导体层；206-第二导电膜；30-透明彩膜基板；301-背镀导电膜；40-液晶盒测试探点；401-第四导体层；402-第五导体层；403-第二绝缘层；404-第一导电膜；50-涂布触点；501-银浆触点。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

请参阅图1，在本发明一个实施例中提供一种阵列基板，包括：透明衬底基板10，所述透明衬底基板10的边框区域设置有光敏结构20；所述光敏结构20包括：

依次设置于所述透明衬底基板10上的第一导体层201，第一绝缘层202和光敏材料层203；

所述第一导体层201上设置有通孔2011，所述通孔2011位于所述光敏材料层203在所述第一导体层201上的正投影区域；

所述光敏材料层203的一侧通过第二导体层204与阵列基板的有源层导通，另一侧通过第三导体层205与透明彩膜基板30的背镀导电膜301导通。

本实施例提供的阵列基板，通过在光敏结构20的第一导体层201上设置通孔2011，位于光敏材料层203一侧的第二导体层204直接导通透明衬底基板10上的有源层，位于光敏材料层203另一侧的第三导体层205导通透明彩膜基板30的背镀导电膜301；如此，光依次通过透明衬底基板10、通孔2011、第一绝缘层202，照射到光敏材料层203，光敏材料层203在光照作用下转变为导电体，此时位于面内有源层处的残留电荷能够依次通过第二导体层204，光敏材料层203，第三导体层205传递到彩膜基板的背镀导电膜301，从而建立起残留电荷从面板内部的公共电极，像素电极处至面板外部的对外释放路径，能够有效地消散面内的残留电荷，解决了液晶显示面板因面内残留电荷产生的画面抖动和Flicker漂移等问题。

本实施例中阵列基板为薄膜晶体管(Thin Film Transistor，简称TFT)基板，其包括的透明衬底基板10是形成TFT开关和像素的玻璃基板(TFT Glass)。阵列基板包括像素区和边框区，本实施例设置在边框区的光敏结构20是在光照作用下导通像素区有源层至背镀导电膜301的电荷释放通道。光敏结构20可以采用光敏电阻的形式，在阵列基板成盒后制备形成。但考虑到制备工艺的经济性，能够在制备阵列基板时同步形成所需的光敏结构20，且不影响阵列基板的显示性能，因此本实施例中的的光敏结构20与像素区内TFT开关的结构相同，具体如下：

第一导体层201对应于像素区TFT开关的栅极层(gate)；在第一导体层201的设定位置处设置通孔2011，通孔2011的作用是提供光线进入并照射到光敏材料层203的通道，从而实现光敏结构20的导通。设定区域可以是光敏材料层203在第一导体层201上的正投影区域，也可以与正投影区域有一定的重叠，只要保证有通孔2011设置在重叠区域，透过通孔2011的光线能照射到光敏材料层203即可。通孔2011的横截面形状可以是：圆形，椭圆形，环形，多边形和十字形等，以不影响光线穿过为准。第一导体层201可以是铜、钼、铝、铝钕合金、钨、铬等导体形成的单层薄膜，也可以是上述导体通过多层沉积形成的多层薄膜。

第一绝缘层202对应于TFT开关的栅绝缘层(Gate Insulator，简称GI层)。第一绝缘层202可以是不影响光照照射到光敏材料层203的透明绝缘层，其材质可以是氧化硅，氮化硅，或氮化硅和氧化硅的复合材料。第一绝缘层202也可以是不透明的绝缘层，在第一绝缘层202上开设与第一导体层201上的连通孔结构，连通的绝缘层通孔2011即可。

位于第一绝缘层202上的光敏材料层203是控制光敏结构20通断的开关，在光照作用下光敏材料层203转变为导体，形成电荷传输通路。光敏材料可以选择硫化镉，硫化铝、锑化铟、锗(掺金)等光敏电阻材料，优选铟镓锌氧化物IGZO(indium gallium zinc oxide)或者IGZO/ITO复合氧化物，ITO为氧化铟锡；如此结合阵列基板的制备工艺，可同步形成对应的光敏材料层203。

位于光敏材料层203一侧的第二导体层204对应于TFT开关的源极，第二导体层204与像素区的有源层(Source)导通。

位于光敏材料层203另一侧的第三导体层205对应于TFT开关的漏极，第三导体层205与透明彩膜基板30的背镀导电膜301导通，背镀导电膜301可以是ITO导电膜。

第二导体层204和第三导体层205的可选材质为铜/钛、铜/钼等材料，可通过金属沉积方法形成。

需要说明的是，本实施例中的第二导体层204可以通过预设的导体连接结构，如金属线或金属膜连接有源层以实现导通；第三导体层205也可以通过预设的与背镀导电膜301连接的金属线或金属膜实现导通。

当阵列基板面内部，如像素电极处产生累计电荷需要释放时，在通孔2011下方安装光源卡夹工具(图2中未示出)，光源卡夹工具用于安装光源，光源开启后光线从通孔2011射入，穿过透明的第一绝缘层202照射到光敏材料层203，使光敏材料层203转变为导体，从而形成电荷从面板内部-第二导体层204-光敏材料层203-第三导体层205-背镀导电膜301的电荷释放路径。光源可以选择380流明～780流明的白光源。

本实施例提供的阵列基板，适用于结合背镀有ITO导电膜的透明彩膜基板(CFGlass)，或背镀有其它导电结构的透明彩膜基板进行成盒(Cell)工艺，以制备得到对应的液晶显示面板，常见的包括背镀导电膜301的液晶显示面板有TN面板(Twisted Nematic，扭曲向列型)，VA面板(Vertical Alignment，垂直取向型)等，FFS边缘场开关型面板等，在此不做具体限制；通过光敏结构20构建出电荷从面内像素区到面外背镀导电膜301层的释放路径，能够有效地释放面内积累的残留电荷。

为了不新增额外的导通结构，且能够在阵列基板的制备工艺中在边框同步形成电荷释放路径，在另一个可选的实施例中，利用边框区域存在的液晶盒测试探点(Cell TestPad，简称CT Pad或CT入力Pad)结构实现第二导体层204与有源层的导通。CT Pad是在液晶成盒Cell阶段的电学性能测试时，阵列基板外接数字信号源的信号线引脚，它的信号线(导体层)直接连接像素区的有源层。

请参阅图2，在所述透明衬底基板10的边框区域设置有液晶盒测试探点40(CTPad)，所述液晶盒测试探点40包括第四导体层401，所述第二导体层204通过所述第四导体层401导通所述有源层。其中，第四导体层401为CT Pad结构的信号传输层，可以是S/D金属层，它与像素区内的有源层直接连接，或者通过数据线连接。

CT Pad的具体结构如下：

设置于所述透明衬底基板10上的第五导体层402；第五导体层402可以与第一导体层201一体成型；

位于所述第四导体层401与所述第五导体层402之间的第二绝缘层403。

进一步的，CT Pad还包括：

依次设置在所述第四导体层401上的第三绝缘层(图中未示出)和第一导电膜404；第一导电膜404可以是ITO导电膜。

同理，为了不新增额外导通结构，在一些可选的实施方式中，利用液晶成盒工艺中形成的涂布触点结构实现第三导体层205与背镀导电膜301的导通。涂布触点在是在导电浆料涂布过程中形成的，用于将透明衬底基板10(TFT基板)上的COM电位传输到透明彩膜基板30(CF基板)上的背镀ITO导电膜上的Pad。目前在液晶成盒工艺中形成为涂布触点为银浆Pad。涂布触点还可以是铜浆Pad，高分子Pad等导电浆触点。

请参阅图2，涂布触点50为银浆触点501(Ag Pad)。

第三导体层205可以直接与Ag Pad连接实现导通，也可以通过第二导电膜206的方式导通，如图2所示，所述第三导体层205通过所述第二导电膜206与所述银浆触点501导通。

结合图2，本实施例设计了一种利用CT Pad，Ag Pad将面内电荷导出到面外的电荷释放结构。结合FFS型阵列基板，其电荷释放原理如图3和图4所示。需要说明的是，图2示出的是光敏结构20形成在像素区与CT Pad结构与像素区之间的一种可选示例；图3和图4示出的是CT Pad结构和光敏结构20均靠近像素区的可选示例；其中，图3示出了透明衬底基板10上的像素电极，CT pad，光敏结构20，Ag Pad的布置位置和电荷传递示意图；图4示出了电荷通过Ag Pad传递到透明彩膜基板30上的背镀导电膜301的示意图；图3和图4中的箭头方向为残留电荷的传输方向。

阵列基板在银浆涂布后经过高温烘烤站点，导出残留电荷时间可以是未工作的时间，此时通过CT Pad向数据线通电，然后在光敏结构20的下方位置设置光源卡夹工具，安装并开启光源，通过第一导体层201上的通孔2011透光，照射到光敏材料层203(IGZO)，光敏材料层203的漏电流增加，CT Pad向Ag Pad漏电消散面内DC残留。

图5示出了本实施例提供的阵列基板存在的两种电荷释放路径，具体如下：

路径1：存储在像素内部的残留电荷通过有机膜层(ORG，平坦层)传到公共电极层，再传递到公共电极Com Pad，再通过液晶盒测试探点40CT pad的第四导体层401传递到光敏结构20的第二导体层204，由于此时光敏材料层203在光照作用下漏电，电荷再通过光敏材料，第三导体层205传递到Ag Pad，从而将面内的残留电荷导出至位于透明彩膜基板30的背面ITO导电膜。

路径2：存储在像素内部残留电荷通过接触孔(contact hole)传到AA区内TFT开关的漏极(Drain)，再通过氧化物电子沟道传递到有源层(Source)，AA区内Source层直接与CTpad的第四导体层401相连，通过CT pad，光敏结构20与Ag Pad实现光照漏电，将残留电荷导至透明彩膜基板30的背面ITO导电膜。

以上两种电荷释放路径为举例说明，不用作对所有电荷传递路径进行限制。

在完成残留电荷释放，以及阵列面板实装前，通过镭射切断面内与CT Pad的连接，不会影响正常面板的点灯使用。

本实施例提供了一种阵列基板，通过在透明衬底基板的边框区域形成光敏结构，再利用液晶盒测试探点CT Pad和涂布触点(如Ag Pad)将面内残留电荷导出到面外；其原理是光敏材料层在光照作用下转变为导体，如此位于面内有源层处的残留电荷能够依次通过CT Pad的第四导体层，光敏结构的第二导体层，光敏材料层，第三导体层，第二导电膜，AgPad传递到透明彩膜基板的背面导电膜，从而建立起残留电荷从面板内部的公共电极，像素电极到面板外部的对外释放路径，能够有效地消散面内的残留电荷，解决了液晶显示面板因面内残留电荷产生的画面抖动和Flicker漂移等问题。

上述实施例提供的包括光敏结构的阵列基板，可在阵列(Array)工序中与阵列像素同步形成，请参阅图6，第二方面，在一个可选的实施例中提供了一种阵列基板的制备工艺，具体如下：

S10：在透明衬底基板上形成第一导体层，所述第一导体层上设置有通孔；

S20：在所述第一导体层上形成第一绝缘层；

S30：在所述第一绝缘层上形成光敏材料层；

S40：在所述光敏材料层上的一侧形成第二导体层，在所述光敏材料层上的另一侧形成第三导体层；其中，所述光敏材料层通过所述第二导体层与所述阵列基板的有源层导通，通过所述第三导体层与透明彩膜基板的背镀导电膜导通；所述通孔位于所述光敏材料层在所述第一导体层上的正投影区域。

以FFS型阵列基板为例，一种可选的制备工艺如下：

步骤1：提供透明衬底基板(TFT glass)，在透明衬底上依次涂覆形成透明电极层，金属层和光阻，利用第一掩膜版进行图形化处理，形成位于像素区域的公共电极和栅极，以及位于边框区域的第一导体层和第五导体层；其中，第一导体层和第五导体层一体成型；掩膜版技术参考现有技术。

步骤2，通过蚀刻方法，在第一导体层上形成通孔结构，通孔的横截面形状可以是圆形，椭圆形，环形，多边形和十字形中的其中一种。

步骤3：在步骤2得到的透明衬底基板的像素区形成栅极绝缘层，在边框区的第一导体层上形成第一绝缘层，在第五导体层上形成第二绝缘层；上述绝缘层的材质可以是氮化硅或氧化硅。

步骤4：在步骤3得到的透明衬底基板上沉积有源层，金属层和光阻，通过第二掩膜版进行图形化处理，形成位于像素区域中TFT开关的源极，漏极和导电沟道；位于边框区域的第一绝缘层上的第二金属层，第三金属层和光敏材料层；位于边框区域中第二绝缘层上的第四导体层，其中，第四导体层与像素区域中的有源层导通。其中，有源层的材质为IGZO，金属层的材质为铜/钛或铜/钼。

步骤5：在步骤4得到的透明衬底基板上沉积绝缘保护层和光阻，利用第三掩膜版进行图形化处理，形成位于像素区域中TFT开关的绝缘保护层；位于边框区域中第四金属层上的第三绝缘层。

步骤6：在步骤5得到的透明衬底基板上沉积ITO透明导电薄膜，利用第四掩膜版进行图形化处理，形成位于像素区域内的像素电极和接触电极；形成位于边框区域中第三绝缘层上的第一导电膜，位于第三金属层上的第二导电膜。

步骤7：在完成步骤6得到的透明衬底基板的阵列工艺后，在成盒工艺阶段完成透明衬底基板(TFT)与透明彩膜基板(CF)之间的Seal涂布后，进行银浆涂布，其中，至少保证一处银浆涂布区域是设置在第二导电膜上的，从而形成导通第二导电膜和CF基板的背镀ITO导电膜的Ag Pad。

第三方面，在本发明的又一实施例中提供了一种显示面板，包括前述实施例中任一所述的阵列基板。

第四方面，在本发明的又一实施例中提供了一种显示装置，包括上述实施例中的显示面板。

需要说明的是，本实施例提供的一种显示面板和显示装置，其所使用的阵列基板的结构可参照前述结构实施例，所产生的有益效果已在前述关于阵列基板结构的实施例中进行阐述，具体可参见前述关于阵列基板的实施例，本实施例中不再赘述。其它结构，以及每个结构被制作时的具体工艺实现可采用现有的工艺技术，本实施例中不作限制。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种阵列基板，其特征在于，包括：

透明衬底基板，所述透明衬底基板的边框区域设置有光敏结构、液晶盒测试探点和银浆触点；

所述光敏结构包括：

依次设置于所述透明衬底基板上的第一导体层，第一绝缘层和光敏材料层；

所述第一导体层上设置有通孔，所述通孔位于所述光敏材料层在所述第一导体层上的正投影区域；

所述光敏材料层的一侧通过第二导体层与阵列基板的有源层导通，另一侧通过第三导体层与透明彩膜基板的背镀导电膜导通；所述第三导体层通过所述银浆触点与所述背镀导电膜导通；

所述液晶盒测试探点包括：第四导体层，所述第二导体层通过所述第四导体层导通所述有源层；设置于所述透明衬底基板上的第五导体层，位于所述第四导体层与所述第五导体层之间的第二绝缘层，依次设置在所述第四导体层上的第三绝缘层和第一导电膜；

所述阵列基板还包括第二导电膜，所述第三导体层通过所述第二导电膜与所述银浆触点导通。

2.如权利要求1所述的阵列基板，其特征在于，所述光敏材料层为铟镓锌氧化物层。

3.如权利要求1所述的阵列基板，其特征在于，所述通孔的横截面形状为以下形状中的任意一种：

圆形，椭圆形，环形，多边形和十字形。

4.一种阵列基板的制作方法，其特征在于，所述制作方法包括：

在透明衬底基板上形成第一导体层，所述第一导体层上设置有通孔，包括：在透明衬底上依次涂覆形成透明电极层，金属层和光阻，利用第一掩膜版进行图形化处理，形成位于像素区域的公共电极和栅极，以及位于边框区域的第一导体层和第五导体层；通过蚀刻方法，在所述第一导体层上形成通孔结构；

在所述第一导体层上形成第一绝缘层，包括：在所述透明衬底基板的边框区域的第一导体层上形成所述第一绝缘层，在第五导体层上形成第二绝缘层；

在所述第一绝缘层上形成光敏材料层；

在所述光敏材料层上的一侧形成第二导体层，在所述光敏材料层上的另一侧形成第三导体层；其中，所述光敏材料层通过所述第二导体层与所述阵列基板的有源层导通，通过所述第三导体层与透明彩膜基板的背镀导电膜导通；所述通孔位于所述光敏材料层在所述第一导体层上的正投影区域；

所述在所述第一绝缘层上形成光敏材料层，在所述光敏材料层上的一侧形成第二导体层，在所述光敏材料层上的另一侧形成第三导体层，包括：

沉积有源层，金属层和光阻，通过第二掩膜版进行图形化处理，形成位于边框区域的第一绝缘层上的第二导体层、第三导体层和光敏材料层，以及位于边框区域中第二绝缘层上的第四导体层，其中，第四导体层与像素区域中的有源层导通；

沉积绝缘保护层和光阻，利用第三掩膜版进行图形化处理，形成位于边框区域中第四导体层上的第三绝缘层；

沉积透明导电薄膜，利用第四掩膜版进行图形化处理，形成位于边框区域中第三绝缘层上的第一导电膜和位于第三导体层上的第二导电膜；

在形成所述第一导电膜和所述第二导电膜后，所述方法还包括：

在成盒工艺阶段完成透明衬底基板与透明彩膜基板之间的Seal涂布后，进行银浆涂布，其中，至少一处银浆涂布区域设置在所述第二导电膜上，以形成导通所述第二导电膜和所述背镀导电膜的银浆触点。

5.一种显示面板，其特征在于，包括：上述权利要求1-3中任一所述的阵列基板。

6.一种显示装置，其特征在于，包括如权利要求5所述的显示面板。