CN113894460A - 自蔓延钎焊薄膜及其制备方法 - Google Patents

自蔓延钎焊薄膜及其制备方法 Download PDF

Info

Publication number
CN113894460A
CN113894460A CN202111163160.4A CN202111163160A CN113894460A CN 113894460 A CN113894460 A CN 113894460A CN 202111163160 A CN202111163160 A CN 202111163160A CN 113894460 A CN113894460 A CN 113894460A
Authority
CN
China
Prior art keywords
self
propagating
filler metal
metal layer
brazing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111163160.4A
Other languages
English (en)
Other versions
CN113894460B (zh
Inventor
何锦华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU BREE OPTRONICS CO Ltd
Jiangsu Chengruida Photoelectric Co Ltd
Original Assignee
JIANGSU BREE OPTRONICS CO Ltd
Jiangsu Chengruida Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU BREE OPTRONICS CO Ltd, Jiangsu Chengruida Photoelectric Co Ltd filed Critical JIANGSU BREE OPTRONICS CO Ltd
Publication of CN113894460A publication Critical patent/CN113894460A/zh
Application granted granted Critical
Publication of CN113894460B publication Critical patent/CN113894460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Ceramic Products (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提出一种自蔓延钎焊薄膜及其制备方法，焊料层包括依次堆叠的第一钎料层、自蔓延多层膜、第二钎料层，经自蔓延多层膜的反应将芯片与基板焊接在一起，其中，第一钎料层和/或第二钎料层的熔点低于自蔓延多层膜的瞬时反应最高温度。从而有效避免了焊接过程中工艺温度和工艺时间带来的器件损伤，为第三代半导体器件应用领域提供了一种低成本、高熔点的无铅焊料，是高温、功率及大面积电子互连的有竞争力的解决方案。

Description

自蔓延钎焊薄膜及其制备方法
技术领域
本发明涉及半导体封装技术领域，特别地，本发明涉及一种作为封装连接的自蔓延钎焊薄膜及其制备方法。
背景技术
由于功率电子在从电动汽车、可再生能源的发电配给到智能电网等诸多低碳技术领域都起到关键性作用，世界各国都将功率电子技术确定为战略优先的开发领域。第三代宽带隙(WBG)半导体碳化硅和氮化镓等材料的使用，为开发更高效率、更高使用温度、更高功率密度和更低成本的新一代功率电子器件奠定了基础。然而，现有传统锡基焊料的服役温度不能超过200℃，无法满足WBG器件由于高电压和高电流转换速率所带来的的高工作温度。因此，新型耐高温的互联材料已成为重点研究方向，其中典型应用代表高铅焊料(例如熔点为305℃的95Pb-5Sn)被广泛研究，是目前的首选方法。然而铅本身的高毒性对人体和环境都是巨大隐患，确立经济高效的无铅替代产品应用已然迫在眉睫。现有的无铅化材料解决方案在不同应用技术层面均存在一定的技术痛点和卡点，例如：
(1)金系焊料(如Au-20Sn、Au-12Ge、Au-3Si)具有优异的导热性和导电性、良好的抗蠕变性，且无需助焊剂即可完成焊接。然而金作为贵金属价格高昂，且金系焊料在互连界面处的脆性金属间化合物(IMCs)易引起可靠性问题。
(2)纳米银浆可在低温250℃烧结，显示出良好的导电性、导热性以及高抗拉强度，但在电场作用下易发生迁移而存在服役可靠性低的问题，同时由于材料大比表面积所带来的烧结不完全，容易导致高孔隙率和低气密性，其在器件封装中的应用受到限制。
(3)瞬时液相扩散焊(TLP)凭借低熔点金属层(例如Sn)和高熔点金属层(例如Cu)的交替堆叠，在250℃通过低熔点金属层的熔化引发固液相的互扩散，从而使整个焊点形成高熔点剪切强度高的金属间化合物(IMCs)。然而，该技术十分依赖湿法电镀工艺，并易出现不均匀界面而存在互联可靠性低的风险。
综上可见，第三代半导体器件应用领域需要低成本、高熔点的无铅焊料作为高温和功率电子互连的有竞争力的解决方案，降低焊接过程中工艺时间和温度带来的器件损伤。
发明内容
为了解决以上问题，本发明提出一种高熔点、高可靠性、低成本的自蔓延钎焊技术及产品。
具体地，本发明所提出的技术方案如下：
一种自蔓延钎焊薄膜，包括依次设置的第一钎料层、自蔓延多层膜和第二钎料层，所述自蔓延多层膜包括Ti-Al、Al-Ni、Ti-Ni、Ni-Si、Nb-Si、Al-CuOx、Al-Pt薄膜中的一种或多种，其中，所述第一钎料层和所述第二钎料层的熔点低于所述自蔓延多层膜的瞬时反应最高温度。本发明提出的一种自蔓延钎焊薄膜结构，可以设计降低与基底或者芯片接触部分的熔点，从而避免对器件或芯片的损伤，保障器件或芯片在钎焊工艺窗口的安全。
进一步地，对应于所述熔点呈梯度分布，所述第一钎料层和/或第二钎料层，在沿远离自蔓延多层膜处厚度方向上，其熔点呈递减的梯度分布。在本发明中，熔点呈递减的梯度分布，包括平滑型递减的梯度分布，例如直线性递减或凸/凹线性递减，也包括阶梯型递减的梯度分布。对应于所述熔点呈梯度分布，所述第一钎料层和/或第二钎料层沿厚度方向其成份亦呈梯度分布。所述第一钎料层和第二钎料层的材料和厚度可以相同或不同。本发明提出的一种自蔓延钎焊薄膜结构中，所述第一钎料层和/或第二钎料层的熔点设计为梯度分布，使得自蔓延钎焊薄膜所的产生中心高温和面向相邻区域的陡峭温度区域，留下极小的热影响区，极大地提高了钎料对于自蔓延多层膜和芯片/器件/基底的热适配，以及提高了整个焊点的热可靠性。
进一步地，所述第一钎料层和/或所述第二钎料层的材质包括锡基、金基、铅基、银基、锌基、铋基、铟基、铝基或铜基合金。
进一步地，所述第一钎料层和/或所述第二钎料层的材质包括二元或三元锡基、二元或三元锌基、二元或三元金基，二元或三元铋基合金中的一种或两种。
进一步地，所述第一钎料层和/或所述第二钎料层，在近自蔓延多层膜处的熔点范围为1100℃-400℃，在远自蔓延多层膜处的熔点范围为100℃-400℃。
作为进一步优选方案，所述第一钎料层和/或所述第二钎料层，在近自蔓延多层膜处的熔点范围为1064℃-420℃，在远自蔓延多层膜处的熔点范围为196℃-381℃。
特别地，对于温敏器件，第一钎料层和/或所述第二钎料层，在远自蔓延多层膜处，比如是与芯片或者基底的接触区域，即焊接的界面区域的其熔点范围100℃-250℃，优选为196℃-232℃。对于高温或者高功率器件，第一钎料层和/或所述第二钎料层，在远自蔓延多层膜处，比如是与芯片或者基底的接触区域，即焊接的界面区域的其熔点范围250-385，优选为271-381。
进一步地，对于温敏器件，所述第一钎料层和/或所述第二钎料层的材质优选为锡-铜合金***、锡-镍合金***或锌-锡合金***，其在远自蔓延多层膜处，比如是与芯片或者基底的接触区域，即焊接的界面区域的熔点范围为196℃-232℃。
进一步地，对于高温器件而言，所述第一钎料层和/或所述第二钎料层的材质优选为铋基合金***或锌-铝基合金***，其在远自蔓延多层膜处、比如是与芯片或者基底的接触区域，即焊接的界面区域的熔点范围271℃-381℃。
所述第一钎料层和/或所述第二钎料层的厚度一般为5-150um，进一步优选为10-50um。
所述自蔓延多层膜为一般周期性结构，厚度为0.01mm-0.5mm。
本发明还提出一种自蔓延钎焊薄膜的制备方法，包括以下步骤：
选择基材；
在所述基材上制备自蔓延多层薄膜，所述自蔓延多层膜包括Ti-Al、Al-Ni、Ti-Ni、Ni-Si、Nb-Si、Al-CuOx、Al-Pt薄膜中的一种或多种；
剥离所述基材；
分别在所述自蔓延多层薄膜的相对表面制备第一钎料层、第二钎料层，所述第一钎料层和/或第二钎料层在远自蔓延多层膜处，其熔点低于自蔓延多层膜的瞬时反应最高温度。
进一步地，采用干法沉积或湿法沉积来控制所述第一钎料层和/或所述第二钎料层在沿远离自蔓延多层膜处厚度方向的成分呈梯度分布，以获得其熔点在沿远离自蔓延多层膜处厚度方向上呈递减的梯度分布。
进一步地，所述第一钎料层和/或所述第二钎料层的材质包括锡基，金基，铅基，银基，锌基、铋基、铟基、铝基或铜基合金。进一步地，述第一钎料层和/或所述第二钎料层的材质包括二元或三元锡基、二元或三元锌基、二元或三元金基，二元或三元铋基合金的一种或两种。
进一步地，所述干法沉积时，包括设置不同靶材的沉积速率；或，所述湿法沉积时，包括设置电镀药水成分中金属离子源浓度或者设置电镀工艺参数。
进一步地，所述制备自蔓延多层薄膜包括在基材上交替使用至少两种材料的阴极靶材来沉积。
进一步地，采用所述干法沉积时，包括设置不同靶材的沉积速率例如为0.1nm/s-20nm/s；采用所述湿法沉积时，包括设置电镀药水成分或者设置电镀工艺参数，例如电流密度为电流密度1mA/cm2-100mA/cm2。
本发明所提出的自蔓延钎焊薄膜及其制备方法，为第三代半导体器件应用领域提供了一种高熔点、高可靠性、低成本的焊料，是高温和功率电子互连的有竞争力的解决方案,与现有技术相比，具有以下显著的优异效果：
(1)自蔓延钎焊薄膜中接近基板和器件的区域设计为具有较低的熔点，尤其是第一钎料层和/或所述第二钎料层设置为沿厚度方向其熔点呈逐渐递减的梯度分布，从而满足在钎焊过程中整个焊点皆能融化，同时降低对器件芯片热损伤的可能性，增加钎料层对自蔓延薄膜与芯片/器件/基底的热适配，提高整个焊点的可靠性。
(2)极大了扩展了可使用焊料***的种类，将相当一部分熔点高于器件耐受温度也纳入到焊接材料可能性，降低了高温/高功率器件对铅类，金类或银类焊料***的依赖，显著提升了焊点可靠性与选材工艺性价比，同时免除了助焊剂的使用。
(3)作为一种超高速焊接制程，产能可观。
(4)焊线平整，器件的间隙高度均匀，适宜大面积大尺寸焊接。
附图说明
图1为本发明其中一实施例所提出的一种自蔓延钎焊薄膜的结构示意图；
图2为本发明其中一实施例所提出的一种自蔓延钎焊薄膜对应的焊接温度分布示意图；
图3为本发明其中一实施例所提出的自蔓延钎焊薄膜的制备方法示意图；
图4为本发明其中一实施例所提出的自蔓延钎焊薄膜应用中焊点的超声扫描显微镜图像；
图5为本发明其中一实施例所提出的自蔓延钎焊薄膜的芯片焊点剪切强度随老化时间的变化曲线示意图。
具体实施方式
通过参照以下对示范实施方式和附图的详细说明，可以更好地理解本发明和实现本发明的方法。然而，本发明可以以许多不同的形式实现，而不应被解释为限于这里阐述的示范实施方式。相同的附图标记可以始终指代相同的元件。在附图中，为了清楚，层和区域的厚度可以被夸大。
本发明提出一种自蔓延钎焊薄膜，如图1所示，该自蔓延钎焊薄膜应用于将芯片4与基底5进行连接。在本发明中，芯片包括集成电路芯片、MEMS芯片、LED芯片等，基底为封装基底或者支撑基底，比如陶瓷或者玻璃、金属基底。该自蔓延钎焊薄膜包括依次层叠设置的第一钎料层3、自蔓延多层膜1和第二钎料层2，具体地，比如第一钎料层3用于连接基底5，即第一钎料层3介于基底5和自蔓延多层膜1之间；第二钎料层2用于连接芯片4，即第二钎料层2介于芯片4和自蔓延多层膜1之间。
本发明所提出的自蔓延多层膜包括Ti-Al、Al-Ni、Ti-Ni、Ni-Si、Nb-Si、Al-CuOx、Al-Pt薄膜中的一种或多种。
自蔓延多层膜比如是ABAB周期性结构，单层厚度为10-100nm，总厚度10-2000μm，自蔓延多层薄膜的反应速度与扩散距离成反比例关系，即单层膜厚度越小，燃烧速度越快，例如Al-Ni***，反应速率在2-10m/s,最高反应温度在1700℃以上。
作为本发明的一个实施例，自蔓延多层薄膜通过高通量无污染的气相沉积方式，交替沉积两种纳米级厚度的具有负混合焓(negative enthalpy of mixing)元素(例如Ti-Al、Al-Ni、Ti-Ni、Ni-Si、Nb-Si、Al-CuOx、Al-Pt薄膜中的一种或多种)形成的复合多层结构。该复合多层薄膜材料经点燃将释放出负焓热量(如Ni-Al为1381焦耳/克)，可瞬时(几十毫秒内)达到极高的加热和淬火速率(～100K/s)，形成1500℃左右的局部温度。经由熔点梯度分布的第一钎料层、第二钎料层的传递，最后在芯片区域或者基底的温度能够小于100℃，如图2所示。
本发明所提出的第一钎料层和第二钎料层，在远自蔓延多层膜处(即：近器件/基底一侧)，其熔点低于自蔓延多层膜燃烧反应瞬时局部最高温度的可焊接金属，例如为锡基、金基、铅基、银基、锌基、铋基、铟基、铝基、铜基合金，进一步优选为锡基、金基、银基、锌基、铋基或铜基合金；从而能够有效避免自蔓延多层膜的反应温度对芯片造成不良影响。
作为本发明的进一步优选实施例，为了进一步提高焊接性能，本发明所提出的第一钎料层和第二钎料层，在沿远离自蔓延多层膜的厚度方向上，即：由近自蔓延多层膜处(自蔓延多层膜一侧)向远自蔓延多层膜处(器件/基底一侧)的方向上，其熔点呈逐渐递减的梯度分布。在本发明中，熔点呈逐渐递减的梯度分布，包括平滑型递减的梯度分布，例如直线性递减或凸/凹性递减，也包括阶梯型递减的梯度分布。
本发明所提出的第一钎料层和第二钎料层例如在厚度方向上呈成分梯度分布、从而使得其熔点也呈梯度分布。具体地，由自蔓延多层膜一侧向器件/基底一侧呈现熔点递减的梯度，熔点梯度的最低点低于温敏器件(芯片)所能承受的最高点，最高点低于自蔓延钎焊最高瞬时温度，以保障焊点充分熔化以及器件在钎焊工艺窗口间的安全。
自蔓延钎焊薄膜的瞬时反应温度曲线如图2所示。从温度曲线可以看出，整个自蔓延钎焊薄膜所的产生中心高温和面向相邻区域的陡峭温度区域，留下极小的热影响区(深度20-100微米)。因而能够极大地提高了钎料对于自蔓延多层膜和芯片/器件/基底的热适配，以及提高了整个焊点的热可靠性。
本发明所提出的第一钎料层和第二钎料层，其厚度一般为5-150um，进一步优选为10-50um。
作为本发明的一个实施例，第一钎料层和/或所述第二钎料层，在远自蔓延多层膜处，其熔点范围100℃-250℃。作为本发明进一步的优选实施例，所述第一钎料层和/或所述第二钎料层的材质优选为锡-铜合金***、锡-镍合金***或锌-锡合金***，其在远自蔓延多层膜处的熔点范围设置为196℃-232℃。这样设计的自蔓延钎焊薄膜非常适合温敏器件中使用。
作为本发明的一个实施例，第一钎料层和/或所述第二钎料层，在远自蔓延多层膜处，其熔点范围为250-385。作为本发明进一步的优选实施例，所述第一钎料层和/或所述第二钎料层的材质优选为铋基合金***或锌-铝基合金***，其在远自蔓延多层膜处的熔点设置为271℃-381℃。如此设计的自蔓延钎焊薄膜非常适合用于高温服役的器件。
本发明中可以采用干法沉积或者湿法沉积来制备上述逐渐递减的梯度分布；采用干法沉积时，通过均速、变速或阶梯式变化不同靶材的沉积速率来实现上述不同的梯度分布；采用湿法沉积时，通过均速或变速来改变电镀工艺参数来实现平滑型递减的梯度分布，通过设置龙门线内不同电镀槽的电镀液成分，来实现阶梯型递减的梯度分布。
此外，作为本发明的另一实施例，也可以根据需要选择第一钎料层、第二钎料层中的一层设置为熔点低于所述自蔓延多层膜的瞬时反应最高温度，比如从节约成本的角度考虑，基板如果能够承受高温，那么只要保证器件在钎焊工艺窗口间的安全即可。
相应地，本发明还提出一种自蔓延钎焊薄膜三明治结构的制备方法，如图3，包括以下步骤：
选择基材；为了便于自蔓延多层膜的剥落，本实施例中例如选择PET等塑料膜、硅油等润湿性较差的基材；其中当使用固态基材，例如PET塑料膜时，使用卷对卷R2R磁控溅射或单舱式磁控溅射设备；
在所述基材上制备自蔓延多层薄膜，所述自蔓延多层膜包括Ti-Al、Al-Ni、Ti-Ni、Ni-Si、Nb-Si、Al-CuOx、Al-Pt薄膜中的一种或多种；
剥离所述基材；
分别在所述自蔓延多层薄膜的相对表面制备第一钎料层、第二钎料层；其中，
所述第一钎料层和/或所述第二钎料层的熔点低于所述自蔓延多层膜的瞬时反应最高温度。优选地，可以是所述第一钎料层和/或所述第二钎料层沿厚度方向其熔点呈梯度分布。
其中，自蔓延多层膜例如采用溅射沉积等方式来实现，在基材上交替使用两种或多种材料阴极靶材来实现膜层的交替溅镀。
具体地，包括在自蔓延多层膜的双面制备第一钎料层、第二钎料层；选择干法磁控溅射或湿法电沉积的方法获得钎料层。
其中，为了降低焊接过程中对芯片的损伤，本发明将第一钎料层、第二钎料层从成分上设置成梯度分布，使得其熔点也呈梯度分布，自蔓延钎焊薄膜靠近基底和芯片的两侧具有相对较低的熔点。沿钎料层的厚度方向上，其成分及熔点呈现梯度分布，可以通过干法沉积方式制备，使用磁控溅射，多弧溅射或化学气相沉积等方式实现；通过逐渐调节两种或多种材料靶材溅射沉积速率，或其他工艺方式，来调控成分(熔点)梯度。
进一步地，所述钎料层也可以通过湿法沉积方式制备，如使用电镀方式实现；所述厚度方向上成分(熔点)梯度钎料层，使用电镀方式制备时，通过逐渐调节电镀药水成分(逐渐增加其中一种金属源浓度)，或者调节电镀工艺参数，如电流密度、搅拌速率等，实现合金成分梯度的产生。
实施例1：
梯度钎料层成分设计为二元或三元锡基合金***，例如锡-铜二元合金和锡-镍二元合金。合金成分在厚度方向上的梯度可通过沉积膜方法实现。例如锡-铜***，优选铜成分≤7.6wt.％，沿钎料厚度方向上，随着到自蔓延多层膜的距离增加，钎料合金的铜含量递减，从而合金的熔点在近自蔓延多层膜处(铜含量为7.6wt.％)为415℃，在远离多层膜处(铜含量为0wt.％，即纯锡)为232℃，该梯度可有效保证整个钎料层能在自蔓延钎焊反应瞬时充分熔化并且润湿界面。再比如锡-镍***，优选镍成分≤10.6wt.％，相应地，其近自蔓延多层膜端的合金成分例如为10.6wt.％镍,熔点为794.5℃，远端成分为纯锡，熔点为232℃，由近端向远端镍含量和熔点递减。锡-铜***在液相状态下易产生Cu6Sn5和Cu3Sn等金属间化合物，在电子元器件的老化或工作服役过程中，Cu3Sn相易产生柯肯达尔孔洞从而影响焊点可靠性。为适应更严苛服役环境，进一步优化焊点可靠性，选择锡-镍***，在钎焊和服役过程中，产生Ni3Sn4等金属间化合物，Ni-Sn的反应速率小于Cu-Sn,故而更易形成更为可靠的焊点。进一步地，可优选锡-铜-镍三元合金运用至自蔓延焊料三明治结构，例如在上述锡-铜***中添加≤10at.％的镍，在钎料厚度上镍含量需与铜含量变化梯度趋势对应，镍的添加不仅可以降低锡-铜-镍***中Cu6Sn5和Cu3Sn等金属间化合物的生长速率，提升焊点互联的可靠性，还可以降低这些金属间化合物的热膨胀系数，增加整个焊点与低热膨胀系数器件或基底，例如硅、碳化硅或氮化镓芯片，氮化铝、氮化硅或氧化铝基底的热配合。
针对上述钎料的制备，采用气相沉积例如磁控溅射等方法，选用纯锡与X(X可为纯铜、纯镍或其他含铜或含镍合金)两种或三种溅射阴极靶材，在沉积过程中通过控制各个靶材沉积速率来制造浓度梯度。
针对上述钎料的制备，选用湿法沉积例如电镀等方法，选用龙门挂镀多槽体连续电镀线或水平连续电镀线方式。选用龙门挂镀线时，设立多个分槽体(例如10个分槽体)，各个槽体内采用合金镀药水，药水各金属离子浓度依次调控，所沉积合金层形成成分梯度。例如对于锡-铜***，第一个槽体药水所沉积合金含铜量为7.60wt.％,第二个槽体所沉积合金含铜量为6.76wt.％,其余依次为5.91wt.％,5.07wt.％,4.22wt.％,3.38wt.％，2.54wt.％，1.69wt.％,0.85wt.％,0wt.％。类似地，选用水平连续电镀线时，各个段位的药水的金属离子浓度形成梯度。阳极采用不溶性阳极，例如钇钛网，以维持药水在使用过程中的金属浓度比例。
实施例2：
梯度钎料层成分设计为二元或多元锌基合金***，例如锌-铝二元合金和锌-锡二元合金，及其各自的多元合金。例如锌-铝***，优选铝含量≥6wt.％，沿钎料厚度方向上，随着到自蔓延多层膜的距离增加，钎料合金的铝含量递减，从而合金的熔点在近自蔓延多层膜处(铝含量为100wt.％)约为660℃，在远多层膜处(铝含量为6wt.％)约为381℃。另外，例如锌-锡***，优选锡含量≤91.2wt.％，合金的熔点在近自蔓延多层膜端(锡含量为0wt.％)约为420℃，在远离自蔓延多层膜处(锡含量为91.2wt.％)约为196℃。
针对上述钎料的制备，选用气相沉积例如磁控溅射等方法，采用纯锌与X(X可为纯铝、纯锡或其他合金元素)两种溅射阴极靶材，在沉积过程中通过控制各个靶材沉积速率来制造浓度梯度。
针对上述钎料的制备，选用湿法沉积例如电镀等方法，选用龙门挂镀多槽体连续电镀线或水平连续电镀线方式。选用龙门挂镀线时，设立多个分槽体(例如10个分槽体)，各个槽体内采用合金镀药水，药水各金属离子浓度依次调控，所沉积合金层形成成分梯度，选用水平连续电镀线时，各个段位的药水的金属离子浓度形成梯度。阳极采用不溶性阳极，例如钇钛网，以维持药水在使用过程中的金属浓度比例。对于锌-铝***，因为铝离子无法在传统水溶液内电沉积，需采用有机熔盐(例如卤化烷基咪啉、氯化烷芳基铵盐或卤化烷基吡啶体系)或有机溶剂溶液(例如四氢呋喃、二乙基醚或甲苯体系)作为电沉积电解液，以保障铝金属的电还原。
实施例3：
梯度钎料层成分设计为二元或多元金基合金***，例如金-硅，金-锗和金-锡二元合金。例如金-锡***，优选锡含量小于等于20wt.％，沿钎料厚度方向上，随着到自蔓延多层膜的距离增加，钎料合金的锡含量递增，从而合金的熔点在近自蔓延多层膜处(锡含量≥0wt.％)≤1064℃，在远离自蔓延多层膜端(锡含量为20wt.％)约为278℃。
针对上述钎料的制备，选用气相沉积例如磁控溅射等方法，采用纯锡与纯金两种溅射阴极靶材，在沉积过程中通过控制各个靶材沉积速率来制造浓度梯度。
针对上述钎料的制备，还可以选用湿法沉积例如电镀等方法，选用龙门挂镀多槽体连续电镀线或水平连续电镀线方式。选用龙门挂镀线时，设立多个分槽体(例如10个分槽体)，各个槽体内采用合金镀药水，药水各金属离子浓度依次调控，所沉积合金层形成成分梯度。类似地，选用水平连续电镀线时，各个段位的药水的金属离子浓度形成梯度。阳极采用不溶性阳极，例如钇钛网，以维持药水在使用过程中的金属浓度比例。对于金-锡***，不建议使用富锡成分(锡含量≥30wt.％)以降低焊点脆断的风险。自蔓延金锡钎焊三明治结构对于最终精饰为金层的焊盘有良好的润湿性。
实施例4：
梯度钎料层成分设计为二元或多元铋基合金***，例如铋-银，铋-铜和铋-锌二元合金，及其各自的多元合金。对于铋-银***，优选铋含量≤97.5wt.％，沿钎料厚度方向上，随着到自蔓延多层膜的距离增加，钎料合金的铋含量递增，从而合金的熔点在近自蔓延多层膜处(铋含量≥0wt.％)≤962℃，在远多层膜端(铋含量为97.5wt.％)约为271℃。
针对上述钎料的制备，选用气相沉积例如磁控溅射等方法，采用纯铋与纯银两种溅射阴极靶材，在沉积过程中通过控制各个靶材沉积速率来制造浓度梯度。
针对上述钎料的制备，还可以选用湿法沉积例如电镀等方法，选用龙门挂镀多槽体连续电镀线或水平连续电镀线方式。选用龙门挂镀线时，设立多个分槽体(例如10个分槽体)，各个槽体内采用合金镀药水，药水各金属离子浓度依次调控，所沉积合金层形成成分梯度。类似地，选用水平连续电镀线时，各个段位的药水的金属离子浓度形成梯度。阳极采用不溶性阳极，例如钇钛网，以维持药水在使用过程中的金属浓度比例。
根据以上实施例，可以通过调节自蔓延多层膜膜系，各层厚度和总厚度来控制钎料层中近多层膜处的最高瞬时温度，通过调控钎料层合金体系，成分梯度和厚度来控制钎料层远多层膜端的最高瞬时温度，即钎焊瞬时器件/焊盘的接触温度。不同钎料合金***该接触温度呈现出不同温区范围，例如锌-锡为196℃，锡-铜和锡-镍为232℃，铋-银为271℃，金-锡为278℃，锌-铝为381℃。根据器件的耐热阈值温度来选择合适的钎料三明治结构，这样较高熔点的焊料即可通过较低环境加工温度来完成钎焊工艺步骤。
应用自蔓延钎焊“三明治”结构于大面积元器件粘接，例如应用于功率电子器件IGBT或MOSFET与覆铜陶瓷垫片/底板的粘接。在热压条件下，经过点火触发自蔓延反应完成焊接过程，例如第一层与第二层焊料皆选用Sn-Cu合金焊料，厚度分别为20微米，焊料层远多层膜端成分为Sn-0.9wt％Cu,近多层膜端成分为Sn-7.6wt.％Cu，熔点梯度从远端到近端为从227℃至415℃，钎焊三明治结构用于粘接12mm×9mm×405μmSiC芯片至直接覆铜陶瓷板的铜箔上。图4为焊点在z-方向上的超声扫描显微镜(SAM)图像，粘合层呈现出高均匀性和低孔洞率(<3％)。芯片剪切力测试得出(图5)，焊点的初始剪切强度值为32.3MPa,随老化处理(Dry bake,155℃)时间变化呈现出先增加再减少，最终稳定在31MPa，满足焊点可靠性需求。剪切测试断裂面在焊料层内而非自蔓延多层膜与焊料的界面或焊料与器件/底板的界面处。
虽然已经参照其示范实施方式具体示出和描述了本公开，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种变化，而没有脱离本发明的精神和范围。

Claims (10)

1.一种自蔓延钎焊薄膜，其特征在于，包括依次层叠设置的第一钎料层、自蔓延多层膜和第二钎料层，所述自蔓延多层膜包括Ti-Al、Al-Ni、Ti-Ni、Ni-Si、Nb-Si、Al-CuOx、Al-Pt薄膜中的一种或多种，其中，所述第一钎料层和/或所述第二钎料层的熔点低于所述自蔓延多层膜的瞬时反应最高温度。
2.根据权利要求1所述的一种自蔓延钎焊薄膜，其特征在于，所述第一钎料层和/或所述第二钎料层，在沿远离自蔓延多层膜处的厚度方向上，其熔点呈递减的梯度分布。
3.根据权利要求2所述的一种自蔓延钎焊薄膜，其特征在于，所述第一钎料层和/或所述第二钎料层的材质包括锡基、金基、铅基、银基、锌基、铋基、铟基、铝基或铜基合金。
4.根据权利要求3所述的一种自蔓延钎焊薄膜，其特征在于，所述第一钎料层和/或所述第二钎料层的材质包括二元或三元锡基、二元或三元锌基、二元或三元金基，二元或三元铋基合金中的一种或两种。
5.根据权利要求3所述的一种自蔓延钎焊薄膜，其特征在于，所述第一钎料层和/或所述第二钎料层与所述自蔓延多层膜接触区域的熔点范围为1100℃-400℃；所述第一钎料层和/或所述第二钎料层焊接界面区域的熔点范围为100℃-400℃。
6.根据权利要求4所述的一种自蔓延钎焊薄膜，其特征在于，所述第一钎料层和/或所述第二钎料层与所述自蔓延多层膜接触区域的熔点范围为1064℃-420℃，所述第一钎料层和/或所述第二钎料层焊接界面区域的熔点范围为196℃-381℃。
7.一种自蔓延钎焊薄膜的制备方法，其特征在于，包括以下步骤：
选择基材；
在所述基材上制备自蔓延多层薄膜，所述自蔓延多层膜包括Ti-Al、Al-Ni、Ti-Ni、Ni-Si、Nb-Si、Al-CuOx、Al-Pt薄膜中的一种或多种；
剥离所述基材；
分别在所述自蔓延多层薄膜的相对表面制备第一钎料层和/或第二钎料层；其中，所述第一钎料层和所述第二钎料层的熔点低于所述自蔓延多层膜的瞬时反应最高温度。
8.根据权利要求7所述的一种自蔓延钎焊薄膜的制备方法，其特征在于，采用干法沉积或湿法沉积来控制所述第一钎料层和/或所述第二钎料层沿远离自蔓延多层膜处厚度方向的成分呈梯度分布，以获得其熔点在沿远离自蔓延多层膜处厚度方向上呈递减的梯度分布。
9.根据权利要求8所述的一种自蔓延钎焊薄膜的制备方法，其特征在于，所述第一钎料层和/或所述第二钎料层的材质包括锡基、金基、铅基、银基、锌基、铋基、铟基、铝基或铜基合金。
10.根据权利要求9所述的一种自蔓延钎焊薄膜的制备方法，其特征在于，所述干法沉积时，包括设置不同靶材的沉积速率；或，所述湿法沉积时，包括设置电镀药水成分中金属离子源浓度或者设置电镀工艺参数。
CN202111163160.4A 2021-04-19 2021-09-30 自蔓延钎焊薄膜及其制备方法 Active CN113894460B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2021104211942 2021-04-19
CN202110421194 2021-04-19

Publications (2)

Publication Number Publication Date
CN113894460A true CN113894460A (zh) 2022-01-07
CN113894460B CN113894460B (zh) 2023-04-18

Family

ID=79189971

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202111163160.4A Active CN113894460B (zh) 2021-04-19 2021-09-30 自蔓延钎焊薄膜及其制备方法
CN202210412059.6A Active CN114823364B (zh) 2021-04-19 2022-04-19 一种气密封装方法
CN202210411908.6A Active CN114999943B (zh) 2021-04-19 2022-04-19 一种微结构阵列的互连方法及器件粘接结构

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202210412059.6A Active CN114823364B (zh) 2021-04-19 2022-04-19 一种气密封装方法
CN202210411908.6A Active CN114999943B (zh) 2021-04-19 2022-04-19 一种微结构阵列的互连方法及器件粘接结构

Country Status (1)

Country Link
CN (3) CN113894460B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115351377A (zh) * 2022-10-19 2022-11-18 深圳平创半导体有限公司 一种基于自蔓延薄膜的纳米铜烧结方法
CN116240484A (zh) * 2022-12-15 2023-06-09 江苏鑫华能环保工程股份有限公司 一种铝铜复合焊接材料的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0870566A1 (de) * 1997-04-08 1998-10-14 Asea Brown Boveri AG Verfahren zum Löten von gerichtet erstarrten oder einkristallinen Komponenten
US20030003011A1 (en) * 2001-06-15 2003-01-02 Rikiya Kato Lead-free solder balls and method for the production thereof
CN102489811A (zh) * 2011-12-09 2012-06-13 哈尔滨工业大学 C/C复合材料与TiAl的自蔓延反应辅助钎焊连接方法
CN103586582A (zh) * 2013-11-28 2014-02-19 哈尔滨工业大学 一种激光引燃自蔓延反应辅助钎焊连接Cf/Al复合材料与TiAl的方法
CN106695141A (zh) * 2017-01-21 2017-05-24 北京工业大学 一种利用纳米多层膜自蔓延反应辅助激光高温钎焊的方法
CN107297554A (zh) * 2016-04-15 2017-10-27 南京理工大学 一种基于纳米多层膜自蔓延连接高体积分数SiCp/Al复合材料的方法
CN110303154A (zh) * 2019-06-13 2019-10-08 北京工业大学 基于激光熔融沉积增材制造技术的梯度钎料层制备和一体化钎焊工艺
CN112171045A (zh) * 2020-09-17 2021-01-05 中国科学院电工研究所 一种电力电子用复合梯度叠层预成型焊片及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995084B2 (en) * 2004-03-17 2006-02-07 International Business Machines Corporation Method for forming robust solder interconnect structures by reducing effects of seed layer underetching
WO2009003130A2 (en) * 2007-06-26 2008-12-31 Reactive Nanotechnologies, Inc. Gasketless low-temperature hermetic sealing with solder
CN101875481A (zh) * 2010-06-29 2010-11-03 北京大学 一种基于低温共烧陶瓷的mems封装方法
CN102351141A (zh) * 2011-11-01 2012-02-15 北京大学 一种mems器件的圆片级真空封装方法
CN102502481B (zh) * 2011-11-03 2014-09-03 中国科学院半导体研究所 基于局域加热技术的圆片级低温键合***及装置
DE102012110549B4 (de) * 2012-11-05 2019-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zur Zündung und Reaktionsübertragung in reaktiven Mehrschichtsystemen
CN103224218B (zh) * 2013-04-12 2016-01-20 华中科技大学 一种mems器件的封装方法
JP6822247B2 (ja) * 2016-03-25 2021-01-27 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板の製造方法
CN107833838B (zh) * 2017-11-22 2019-10-18 华进半导体封装先导技术研发中心有限公司 一种气密性器件的高可靠性封装结构及其制造方法
CN111446212A (zh) * 2020-04-16 2020-07-24 中国电子科技集团公司第四十三研究所 一种陶瓷一体化封装外壳及其制作工艺
CN112259506A (zh) * 2020-11-11 2021-01-22 中国电子科技集团公司第五十八研究所 一种基于铝热自蔓延薄膜的芯片销毁封装结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0870566A1 (de) * 1997-04-08 1998-10-14 Asea Brown Boveri AG Verfahren zum Löten von gerichtet erstarrten oder einkristallinen Komponenten
US20030003011A1 (en) * 2001-06-15 2003-01-02 Rikiya Kato Lead-free solder balls and method for the production thereof
CN102489811A (zh) * 2011-12-09 2012-06-13 哈尔滨工业大学 C/C复合材料与TiAl的自蔓延反应辅助钎焊连接方法
CN103586582A (zh) * 2013-11-28 2014-02-19 哈尔滨工业大学 一种激光引燃自蔓延反应辅助钎焊连接Cf/Al复合材料与TiAl的方法
CN107297554A (zh) * 2016-04-15 2017-10-27 南京理工大学 一种基于纳米多层膜自蔓延连接高体积分数SiCp/Al复合材料的方法
CN106695141A (zh) * 2017-01-21 2017-05-24 北京工业大学 一种利用纳米多层膜自蔓延反应辅助激光高温钎焊的方法
CN110303154A (zh) * 2019-06-13 2019-10-08 北京工业大学 基于激光熔融沉积增材制造技术的梯度钎料层制备和一体化钎焊工艺
CN112171045A (zh) * 2020-09-17 2021-01-05 中国科学院电工研究所 一种电力电子用复合梯度叠层预成型焊片及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115351377A (zh) * 2022-10-19 2022-11-18 深圳平创半导体有限公司 一种基于自蔓延薄膜的纳米铜烧结方法
CN116240484A (zh) * 2022-12-15 2023-06-09 江苏鑫华能环保工程股份有限公司 一种铝铜复合焊接材料的制备方法

Also Published As

Publication number Publication date
CN114823364B (zh) 2023-10-13
CN114999943A (zh) 2022-09-02
CN114999943B (zh) 2024-02-02
CN113894460B (zh) 2023-04-18
CN114823364A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN113894460B (zh) 自蔓延钎焊薄膜及其制备方法
US8592986B2 (en) High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
CN112171045B (zh) 一种电力电子用复合梯度叠层预成型焊片及其制造方法
US20140234649A1 (en) Layered composite of a substrate film and of a layer assembly comprising a sinterable layer made of at least one metal powder and a solder layer
JPH0136254B2 (zh)
JP2005288458A (ja) 接合体、半導体装置、接合方法、及び半導体装置の製造方法
JP5708961B2 (ja) 半導体装置の製造方法
JP4699822B2 (ja) 半導体モジュ−ルの製造方法
US7670879B2 (en) Manufacturing method of semiconductor module including solid-liquid diffusion joining steps
JP2009147111A (ja) 接合材、その製造方法および半導体装置
EP3553838A1 (en) Thermoelectric module
CN112157257B (zh) 一种强韧一体性Cu/Sn/Ag焊接材料原位增韧方法
JP6127941B2 (ja) はんだ接合材料及びその製造方法
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
EP1734569B1 (en) Process for producing semiconductor module
RU2601243C1 (ru) Способ получения термоэлектрического элемента
JP6156693B2 (ja) 半導体装置の製造方法
CN103681538A (zh) 半导体芯片及其制造方法和焊接半导体芯片与载体的方法
CN110178235B (zh) 热电模块
KR20170108892A (ko) 저온 접합용 박막소재
CN219642826U (zh) 一种高温厚膜hic电源用多层金属过渡片
Daoud et al. Preform-based diffusion soldering for use under conventional soldering process parameters
JP2020043096A (ja) 半導体装置、接合シートおよびその製造方法
KR101878492B1 (ko) 파워 모듈용 기판의 제조 방법, 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
JP2018157080A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 211103 Building 5, No. 69, Liquan Road, Jiangning high tech Zone, Nanjing, Jiangsu

Applicant after: Jiangsu Borui photoelectric Co.,Ltd.

Applicant after: JIANGSU CHERRITY OPTRONICS Co.,Ltd.

Address before: 211103 Building 5, No. 69, Liquan Road, moling street, Jiangning District, Nanjing City, Jiangsu Province

Applicant before: JIANGSU BREE OPTRONICS Co.,Ltd.

Applicant before: JIANGSU CHERRITY OPTRONICS Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant