CN113885636A - 一种输入电压范围可调保护电路 - Google Patents

Abstract

本申请涉及一种输入电压范围可调保护电路，包括电源输入端、电源输出端、检测电源输入端过压并输出过压控制信号的过压保护模块、检测电源输入端欠压或者响应过压控制信号并输出欠压控制信号的欠压保护模块、响应欠压控制信号后断开电源输入端和电源输出端的开关模块。本申请具有在输入电压范围可调电源中输出范围较为合适的电压，避免电源过压或者欠压带来使用不稳定的效果。

Description

一种输入电压范围可调保护电路

技术领域

本申请涉及电源保护技术的领域，尤其是涉及一种输入电压范围可调保护电路。

背景技术

目前随着新能源电池的发展，许多交通工具以及智能家居上均使用新能源电池作为电源，为电路***提供稳定、可靠的直流电源。

而对于部分控制器以及控制***，其一般都用在特定的直流电压范围内，以确保控制器以及控制***稳定工作。受应用场合影响，有些新能源电池在使用过程中，受使用状态影响，输出电压范围波动较大。过大的电压或者过小的电压均有可能造成控制器以及控制***不能正常工作甚至损坏。

发明内容

为了解决电源输入中过大或者过小的电压对电路***的影响，本申请提供一种输入电压范围可调保护电路。

本申请提供的一种输入电压范围可调保护电路，采用如下的技术方案：

一种输入电压范围可调保护电路，包括：

电源输入端；

电源输出端；

过压保护模块，连于电源输入端，具有高基准阈值电压，在所述电源输入端的电压高于所述高基准阈值电压时输出过压控制信号；

欠压保护模块，连于电源输入端和过压保护模块，具有低基准阈值电压值，在所述电源输入端的电压低于所述低基准阈值电压时或者响应于过压控制信号后输出欠压控制信号；

开关模块，连于电源输入端和电源输出端之间，包括信号控制端，所述信号控制端连于欠压保护模块，接收并响应于欠压控制信号后触发开关模块内关断。

通过采用上述技术方案，当电源输入端接入电源后，过压保护模块和欠压保护模块同时对电源输入端的电压进行监测，并通过开关模块控制电源输出端是否有电压输出；当电源电压低于欠压模块的低基准阈值电压时，欠压模块发出欠压控制信号，开关模块接收到欠压控制信号后使其内部关断；当电源电压高于高基准阈值电压时，过压模块发出过压控制信号，过压控制信号触发欠压保护模块发出欠压控制信号，进而控制开关单元内部关断；从而使得电源输出端只输出特定范围的电压，避免电源输入中过压或者欠压对电路造成的影响。

可选的，所述过压保护模块包括第一电压采样单元和第一逻辑控制单元，所述第一电压采样单元连于所述电源输入端并输出第一采样电压，所述第一逻辑控制单元接收并响应所述第一采样电压后输出过压控制信号。

通过采用上述技术方案，在进行过压保护时，第一电压采样单元对电源输入电压进行采样，以减少因电源输入电压太高而带来处理不便的问题，第一逻辑单元对经过采样后的电压进行判别处理，以确定电源输入端电压是否超过正常范围。

可选的，所述第一电压采样单元包括第一分压电阻、第二分压电阻和第一电容；所述第一分压电阻和所述第二分压电阻串联，且所述第一分压电阻的另一端连于所述电源输入端，所述第二分压电阻的另一端连于地线；所述第一电容与所述第二分压电阻并联，所述第一分压电阻和所述第二分压电阻之间的连接节点输出第一采样电压。

通过采用上述技术方案，第一分压电阻和第二分压电阻串联形成分压电路，并且第一分压电阻和第二分压电阻串联节点作为第一采样输出端，输出能够在第一逻辑单元中处理的第一采样电压；由于电容具有阻碍电压变化的作用，当输入电压存在尖峰电压时，第一电容能够避免第一采样电压输出端的电压幅值发生突变，减小对第一逻辑控制单元对电压处理的影响。

可选的，所述第一逻辑控制单元包括第一复位芯片、第一偏置电阻和第一三极管；所述第一复位芯片的输入端连于所述第一电压采样单元以接收所述第一采样电压，所述第一偏置电阻连于所述第一复位芯片的输出端和所述第一三极管的基极，所述第一三极管的集电极接地；所述第一芯片设有第一门槛电压和第一恢复电压，且所述第一门槛电压低于所述第一恢复电压；当所述第一采样电压高于所述第一恢复电压时，所述第一复位芯片输出过压信号，所述第一三极管接收并响应于所述过压信号，所述第一三极管的发射极输出过压控制信号。

通过采用上述技术方案，第一复位芯片对输入的第一采样电压进行比较，当输入的第一采样电压高于第一复位芯片的第一恢复电压，第一芯片输出过压信号，通过过压信号控制第一三极管的导通，最后由第一三极管的发射极输出过压控制信号。

可选的，所述欠压保护模块包括第二电压采样单元和第二逻辑控制单元；所述第二电压采样单元连于所述电源输入端和所述过压保护模块并输出第二采样电压，所述第二逻辑控制单元接收第二采样电压并与所述第二采样电压比较以输出欠压控制信号。

通过采用上述技术方案，第二电压采样单元在对电源输入端进行电压采样时，还能够接收到过压保护模块的过压控制信号，通过欠压保护模块接收过压控制信号并输出欠压控制信号，以实现过压保护模块对电源的保护。

可选的，所述第二电压采样单元包括第三分压电阻、第四分压电阻和第二电容；所述第三电阻和所述第四电阻串联，且所述第三电阻的另一端连于所述电源输入端，所述第四电阻的另一端连于地线；所述第二电容与所述第四电阻并联,所述第三电阻和所述第四电阻之间的连接节点输出第二采样电压。

通过采用上述技术方案，第三分压电阻和第四分压电阻串联形成分压电路，并且第三分压电阻和第四分压电阻串联节点作为第二采样电压输出端，输出幅值能够在第二逻辑单元中处理的第二采样电压；由于电容具有阻碍电压变化的作用，当输入电压存在尖峰电压时，第二电容能够避免第二采样电压输出端的电压幅值发生突变，减小对第二逻辑控制单元电压处理的影响。

可选的，所述第二逻辑控制单元包括第二复位芯片、第二偏置电阻、第二三极管、第一基准电阻、第二基准电阻和第三基准电阻；所述第二复位芯片的输入端连于所述第二电压采样单元以接收所述第二采样电压，所述第二偏置电阻连于所述第二复位芯片的输出端和所述第二三极管的基极，所述第二三极管的集电极接地；所述第一基准电阻和所述第二基准电阻串联，且所述第一基准电阻的另一端连于电源输入端，所述第三电阻连于所述第一基准电阻和所述第二基准电阻串联节点以及所述第二三极管的发射极之间；所述第二芯片设有第二门槛电压和第二恢复电压，当所述第二采样电压低于所述第二门槛电压时，所述第二复位芯片输出欠压信号，所述第二三极管接收并响应于所述欠压信号，所述第二基准电阻的另一端输出欠压控制信号。

通过采用上述技术方案，第二复位芯片能够对输入的第二采样电压进行比较，当输入的第二采样电压值小于第二复位芯片的第二门槛电压值，第二芯片输出过压信号，通过过压信号控制第一三极管的关断，使得第一三极管的发射极悬空，第二基准电阻的另一端由低电平转变为高电平，最后控制开关模块关断。

可选的，所述第二电容的两端并联有稳压二极管，所述稳压二极管的阳极接地，所述稳压二极管的阴极连于所述第三电阻和所述第四电阻之间的连接节点。

通过采用上述技术方案，由于第二采样电压通过分压电路进行输出，当电源输入端的电压处在正常范围内且由较低值逐渐升高至较高值时，第二采样电压也会随着电源输入端的电压而逐渐升高，可能会超出第二逻辑电路电压处理的范围；通过在第二电容两端并联稳压二极管，限制第二采样电压逐渐升高以确保第二逻辑单元能够对第二采样电压进行处理。

可选的，所述第二逻辑控制单元还包括第三电容，所述第三电容和所述第一基准电阻以及所述第二基准电阻相并联。

通过采用上述技术方案，在电源输入端的电压处于过压状态或者欠压状态时，第三电容能够对开关模块进行保护，避免尖峰电压对开关模块造成毁坏。

可选的，所述开关模块包括PMOS管和稳压二极管，所述PMOS管的源极连于所述电源输入端，所述PMOS管的漏极连于所述电源输出端，所述PMOS管的栅极连于所述欠压保护单元；所述稳压二极管的阳极连于所述PMOS管的栅极，所述稳压二极管的阴极连于所述PMOS管的源极。

通过采用上述技术方案，利用PMOS管在电源输入端和电源输出端之间进行导通和关断控制，响应速度快，并且导通压降小，同时避免了使用NMOS管时还需要增加额外的升压电路；并且在PMOS管的栅极和源极之间串一个稳压二极管，能够维持PMOS管的栅极和源极之间的电压差，避免电压波动造成PMOS端的烧毁或者击穿。

综上所述，本申请包括以下至少一种有益技术效果：

1.过压保护模块和欠压保护模块同时对电源输入端的电压进行监测，并通过开关模块控制电源输出端是否有电压输出；

2.能够减小电源输入端尖峰电压对电路造成的影响；

3.电源输入端和输出端之间关断或者导通响应速度快，导通压降小，在通过大电流时，产生温度较低。

附图说明

图1是本申请实施例一种输入电压范围可调保护电路的原理示意图。

附图标记说明：1、过压保护模块；11、第一电压采样单元；12、第一逻辑控制单元；2、欠压保护模块；21、第二电压采样单元；22、第二逻辑控制单元；3、开关模块。

具体实施方式

以下结合附图1对本申请作进一步详细说明。

本申请实施例公开一种输入电压范围可调保护电路。参照图1，输入电压范围可调保护电路包括电源输入端Vin、电源输出端Vout、电源地、过压保护模块1、欠压保护模块2和开关模块3。过压保护模块1和欠压保护模块2均连于电源输入端Vin和电源地之间，获取电源输入端Vin的电压并输出相应的电压。其中，过压保护模块1设有高基准阈值电压，当电源输入端Vin的电压高于高基准阈值电压时输出过压控制信号；欠压保护模块2设有低基准阈值电压，当电源输入端Vin的电压低于低基准阈值电压时输出欠压控制信号。欠压保护模块2还连于过压保护模块1，接收并响应于过压控制信号后，输出欠压控制信号。开关模块3连在电源输入端Vin和电源输出端Vout之间，以控制电源输入端Vin和电源输出端Vout之间的通断；开关模块3具有信号控制端，接收并响应于欠压控制信号后，控制开关模块3的内部关断。使得电源输出端只输出特定范围的电压，避免电源输入中过压或者欠压对电路造成的影响。

开关模块3包括PMOS管Q3和第二稳压二极管D2，PMOS管Q3的源极连于电源输入端Vin，PMOS管Q3的漏极连于电源输出端Vout，PMOS管Q3的栅极连于欠压保护模块2的输出端。PMOS管Q3的栅极作为信号控制端，当欠压保护模块2的输出端输出低电平信号时，栅极电压小于源极电压且栅极和源极之间的电压差大于PMOS管Q3的开启电压，PMOS管Q3导通，最后电源输出端Vout输出电源输入端Vin的电压；当欠压保护模块2的输出端输出高电平信号时，栅极和源极之间的电压差小于PMOS管Q3的开启电压，PMOS管Q3关断，电源输出端Vout无电压输出。第二稳压二极管D2的阳极连于PMOS管Q3的栅极，第二稳压二极管D2的阴极连于PMOS管Q3的源极，通过第二稳压二极管D2的稳压作用，保证PMOS管Q3的栅极和源极之间的电压维持在第二稳压二极管D2的反向击穿电压，避免PMOS管Q3被击穿。

欠压保护模块2包括第二电压采样单元21和第二逻辑控制单元22，第二电压采样单元21连于电源输入端Vin和电源地之间，第二逻辑控制单元22连于第二电压采样单元21。第二电压采样单元21对电源输入端Vin的电压进行采样处理，以输出能够被第二逻辑控制单元22处理的第二采样电压，同时，第二逻辑控制单元22接收并响应于第二采样电压，输出欠压控制信号。

具体地，第二电压采样单元21包括第三分压电阻R4、第四分压电阻R5、第二电容C2和第一稳压二极管D1。第三分压电阻R4和第四分压电阻R5串联，且第三分压电阻R4的另一端连于电源输入端Vin，第四分压电阻R5的另一端连于电源地。第三分压电阻R4和第四分压电阻R5之间的连接节点作为第二采样输出端，并输出对电源输入电压进行采样后的第二采样电压。通过电阻分压的方式，避免电源输入端Vin电压太大，而无法直接被第二逻辑控制单元22处理。第二电容C2与第四分压电阻R5并联，若电源输入端Vin的电压存在尖峰电压时，第二电容C2能够吸收尖峰电压，防止的第二采样电压发生突变，增加第二采样电压的稳定性。第二逻辑控制单元22接收到第二采样电压后做出处理，当电源输入端Vin的电压较高时，经第二电压采样单元21输出的第二采样电压也会比较高，较高的第二采样电压可能会损坏第二逻辑单元；通过在第二电容C2两端并联一个第二稳压二极管D2，将第二采样电压维持在第一稳压二极管D1的反向击穿电压，避免第二采样电压持续升高对第二逻辑控制单元22造成影响。

具体地，第二逻辑控制单元22包括第二复位芯片U2、第二偏置电阻R6、第二三极管Q2、第一基准电阻R7、第二基准电阻R8、第三基准电阻R9和第三电容C3。第二复位芯片U2的输入端连于第二采样输出端，以接收第二采样电压；第二偏置电阻R6连于第二复位芯片U2的输出端和第二三极管Q2的基极，为第二三极管Q2的基极提供偏置电压，同时限制第二三极管Q2的基极电流，防止第二三极管Q2被击穿；第二三极管Q2的集电极接地。

第一基准电阻R7和第二基准电阻R8串联，且串联后与第三电容C3并联；第一基准电阻R7的另一端连于电源输入端Vin，第二基准电阻R8的另一端为第二逻辑控制单元22的输出端，且连于PMOS管Q3的栅极。第三基准电阻R9连于第一基准电阻R7和第二基准电阻R8串联节点以及第二三极管Q2的发射极之间。当第二三极管Q2导通时，第一基准电阻R7和第三基准电阻R9串联形成分压电路，第二基准电阻R8、第三基准电阻R9和PMOS管Q3的栅极之间形成导通回路，此时第二基准电阻R8的一端与PMOS管Q3的栅极连接的一端为低电平，PMOS管Q3导通。当第二三极管Q2关断时，PMOS管Q3的栅极经第二基准电阻R8以及第一基准电阻R7后连于电源输入端Vin，此时第二基准电阻R8的一端与PMOS管Q3的栅极连接的一端为高电平，PMOS管Q3关断。

在本实施例中，第二复位芯片U2为低电平有效复位输出芯片，第二复位芯片U2内部设有第二门槛电压和第二恢复电压。其中，第二门槛电压是第二复位芯片U2输出低电平的临界触发电压，第二恢复电压是第二复位芯片U2输出由低电平转变为高电平的临界跳变电压；且第二恢复电压高于第二门槛电压，以避免第二复位芯片U2输入电压在接近第二门槛电压时，因电压波动导致第二复位芯片U2的输出电平状态持续改变。设置第三分压电阻R4和第四分压电阻R5的阻值大小，使得电源输入端Vin的电压在正常范围内且处于最小值时，第二采样电压等于第二复位芯片U2内部的第二门槛电压。

当电源输入端Vin的电压处于欠压状态，即第二复位芯片U2输入端接收到的第二采样电压低于第二门槛电压，第二复位芯片U2输出端输出低电平的欠压信号；第二三极管Q2接收并响应于欠压信号后，第二三极管Q2处于关闭状态，此时第二逻辑控制单元22输出高电平的欠压保护信号，PMOS管Q3关断。

当电源输入端Vin的电压逐渐升高，并且第二复位芯片U2输入端接收到的第二采样电压达到第二恢复电压时，第二复位芯片U2输出端由低电平转变成高电平，通过第二偏置电阻R6，为第二三极管Q2提供了基极电流以及基极电压，使得第二三极管Q2导通, 第二基准电阻R8的一端与PMOS管Q3的栅极连接的一端为低电平，PMOS管Q3导通。第二复位芯片U2的输出电平状态改变后，即使第二采样电压出现波动，只要不低于第二门槛电压，第二复位芯片U2始终输出高电平，保证PMOS管Q3的导通。

过压保护模块1包括第一电压采样单元11和第一逻辑处理单元12，第一电压采样单元11连于电源输入端Vin和电源地，第一逻辑控制单元12连于第一电压采样单元11。通过第一电压采样单元11对电源输入端Vin的电压进行采样处理，以输出能够被第一逻辑控制单元12处理的第一采样电压，同时，第一逻辑控制单元12接收并响应于第一采样电压，输出过压控制信号。第二电压采样单元21还连于第一逻辑控制单元12，接收到过压控制信号后，通过第二逻辑控制单元22将过压控制信号作用在PMOS管Q3上，以实现过压保护。

具体地，第一电压采样单元11包括第一分压电阻R1、第二分压电阻R2和第一电容C1。第一分压电阻R1和第二分压电阻R2串联，且第一分压电阻R1的另一端连于电源输入端Vin，第二分压电阻R2的另一端连于电源地。第一分压电阻R1和第二分压电阻R2之间的连接节点作为第一采样输出端，并输出第一采样电压；通过电阻分压的方式，对电源输入端Vin的电压进行采样，避免采样输出的第一采样电压太大，而无法直接被第一逻辑控制单元12处理。第一电容C1与第二分压电阻R2并联，若电源输入端Vin的电压存在尖峰电压时，第一电容C1能够吸收尖峰电压，防止采样输出的第一采样电压发生突变，增加第一采样电压的稳定性。

具体地，第一逻辑控制单元12包括第一复位芯片U1、第一偏置电阻R3和第一三极管Q1。第一复位芯片U1的输入端连于第一采样输出端，以接收第一采样电压；第一偏置电阻R3连于第一复位芯片U1的输出端和第一三极管Q1的基极，为第一三极管Q1的基极提供偏置电压，同时限制第一三极管Q1的基极电流，防止第一三极管Q1被击穿；第一三极管Q1的集电极接地，第一三极管Q1的发射极与第二采样输出端相连。

在本实施例中，第一复位芯片U1为低电平有效复位输出芯片，第一复位芯片U1内部设有第一门槛电压和第一恢复电压。其中，第一门槛电压是第一复位芯片U1输出低电平的临界触发电压，第一恢复电压是第一复位芯片U1输出由低电平转变为高电平的临界跳变电压；且第一恢复电压高于第一门槛电压，以避免第一复位芯片U1输入电压在接近第一门槛电压时，因电压波动导致第一复位芯片U1的输出电平状态持续改变。设置第一分压电阻R1和第二分压电阻R2的阻值大小，使得电源输入端Vin的电压在正常范围内且处于最大值时，第一采样电压等于第一复位芯片U1内部的第一恢复电压。

当电源输入端Vin的电压处于过压状态，即第一复位芯片U1输入端接收到的第一采样电压达到第一恢复电压，第一复位芯片U1输出端输出高电平的过压信号；并通过第一偏置电阻R3，为第一三极管Q1提供导通所需的基极电流以及基极电压，第一三极管Q1导通，第一三极管Q1的发射极与集电极之间导通，并输出过压控制信号，并且过压控制信号为低电平。由于第一三极管Q1的发射极与第二采样输出端相连，低电平的过压控制信号拉低了第二采样输出端的第二采样电压，触发欠压保护模块2开启欠压保护工作，第二逻辑控制单元22产生欠压控制信号，最后控制PMOS管的关断。

当电源输入端Vin的电压由过压状态逐渐降低到正常状态，直到第一复位芯片U1输入端接收到的第一采样电压低于第一门槛电压时，第一复位芯片U1输出端输出有效的低电平信号，第一三极管Q1处于关闭状态；此时欠压保护模块2处于正常状态，第二复位芯片U2始终输出高电平，保证PMOS管Q3的导通。

本申请实施例的实施原理为：在电源输入端Vin的电压处于欠压状态时，第一采样电压小于第一门槛电压，第一复位芯片U1输出低电平，第一三极管Q1关断；第二采样电压小于第二门槛电压，第二复位芯片U2输出低电平，第二三极管Q2关断；此时第二基准电阻R8连于PMOS管栅极的一端输出高电平，PMOS管Q3关断，电源输出端Vout无电压输出。

在电源输入端Vin的电压逐渐升高且第二采样电压等于第二恢复电压，第二复位芯片U2输出端由低电平转变为高电平，使得第二三极管Q2导通；此时PMOS管Q3的栅极通过第二基准电阻R8和第三基准电阻R9接电源地，第二基准电阻R8与PMOS管Q3的栅极相连的一端为低电平，PMOS管Q3导通，电源输出端Vout输出电源电压。

在电源输入端Vin的电压继续升高且处于过压状态时，即第一采样电压高于第一恢复电压，第一复位芯片U1输出端由低电平转变为高电平，第一三极管Q1导通，第二采样电压被第一三极管Q1拉低，导致第二采样电压低于第二门槛电压，第二复位芯片U2输出低电平，使得第二三极管Q2关断，第二基准电阻R8与PMOS管Q3的栅极相连的一端由低电平转为高电平，PMOS管Q3关断，电源输出端Vout无电压输出。

在电源输入端Vin的电压逐渐降低，第一复位芯片U1输出端的电平状态未改变，直到第一采样电压低于第一门槛电压，第一复位芯片U1输出端由高电平转变为低电平，第一三极管Q1关断，同时第二采样电压输出正常的电源输入端采样电压，第二采样电压高于第二恢复电压，第二复位芯片U2输出高电平，使得第二三极管Q2导通，第二基准电阻R8与PMOS管Q3的栅极相连的一端由高电平低为高电平，PMOS管Q3导通，电源输出端Vout输出电源电压。

以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，故：凡依本申请的结构、形状、原理所做的等效变化，均应涵盖于本申请的保护范围之内。

Claims (10)

1.一种输入电压范围可调保护电路，其特征在于，包括：

电源输入端；

电源输出端；

过压保护模块(1)，连于电源输入端，具有高基准阈值电压，在所述电源输入端的电压高于所述高基准阈值电压时输出过压控制信号；

欠压保护模块(2)，连于电源输入端和过压保护模块(1)，具有低基准阈值电压值，在所述电源输入端的电压低于所述低基准阈值电压时或者响应于过压控制信号后输出欠压控制信号；

开关模块(3)，连于电源输入端和电源输出端之间，包括信号控制端，所述信号控制端连于欠压保护模块(2)，接收并响应于欠压控制信号后触发开关模块(3)内关断。

2.根据权利要求1所述的输入电压范围可调保护电路，其特征在于：所述过压保护模块(1)包括第一电压采样单元(11)和第一逻辑控制单元(12)，所述第一电压采样单元(11)连于所述电源输入端并输出第一采样电压，所述第一逻辑控制单元(12)接收并响应所述第一采样电压后输出过压控制信号。

3.根据权利要求2所述的输入电压范围可调保护电路，其特征在于：所述第一电压采样单元(11)包括第一分压电阻、第二分压电阻和第一电容；所述第一分压电阻和所述第二分压电阻串联，且所述第一分压电阻的另一端连于所述电源输入端，所述第二分压电阻的另一端连于地线；所述第一电容与所述第二分压电阻并联，所述第一分压电阻和所述第二分压电阻之间的连接节点输出第一采样电压。

4.根据权利要求2所述的输入电压范围可调保护电路，其特征在于：所述第一逻辑控制单元(12)包括第一复位芯片、第一偏置电阻和第一三极管；所述第一复位芯片的输入端连于所述第一电压采样单元(11)以接收所述第一采样电压，所述第一偏置电阻连于所述第一复位芯片的输出端和所述第一三极管的基极，所述第一三极管的集电极接地；所述第一芯片设有第一门槛电压和第一恢复电压，且所述第一门槛电压低于所述第一恢复电压；当所述第一采样电压高于所述第一恢复电压时，所述第一复位芯片输出过压信号，所述第一三极管接收并响应于所述过压信号，所述第一三极管的发射极输出过压控制信号。

5.根据权利要求1所述的输入电压范围可调保护电路，其特征在于：所述欠压保护模块(2)包括第二电压采样单元(21)和第二逻辑控制单元(22)；所述第二电压采样单元(21)连于所述电源输入端和所述过压保护模块(1)并输出第二采样电压，所述第二逻辑控制单元(22)接收并响应所述第二采样电压后输出欠压控制信号。

6.根据权利要求5所述的输入电压范围可调保护电路，其特征在于：所述第二电压采样单元(21)包括第三分压电阻、第四分压电阻和第二电容；所述第三电阻和所述第四电阻串联，且所述第三电阻的另一端连于所述电源输入端，所述第四电阻的另一端连于地线；所述第二电容与所述第四电阻并联,所述第三电阻和所述第四电阻之间的连接节点输出第二采样电压。

7.根据权利要求5所述的输入电压范围可调保护电路，其特征在于：所述第二逻辑控制单元(22)包括第二复位芯片、第二偏置电阻、第二三极管、第一基准电阻、第二基准电阻和第三基准电阻；所述第二复位芯片的输入端连于所述第二电压采样单元(21)以接收所述第二采样电压，所述第二偏置电阻连于所述第二复位芯片的输出端和所述第二三极管的基极，所述第二三极管的集电极接地；所述第一基准电阻和所述第二基准电阻串联，且所述第一基准电阻的另一端连于电源输入端，所述第三电阻连于所述第一基准电阻和所述第二基准电阻串联节点以及所述第二三极管的发射极之间；所述第二芯片设有第二门槛电压和第二恢复电压，当所述第二采样电压低于所述第二门槛电压时，所述第二复位芯片输出欠压信号，所述第二三极管接收并响应于所述欠压信号，所述第二基准电阻的另一端输出欠压控制信号。

8.根据权利要求6所述的输入电压范围可调保护电路，其特征在于：所述第二电容的两端并联有第一稳压二极管，所述第一稳压二极管的阳极接地，所述第一稳压二极管的阴极连于所述第三电阻和所述第四电阻之间的连接节点。

9.根据权利要求7所述的输入电压范围可调保护电路，其特征在于：所述第二逻辑控制单元(22)还包括第三电容，所述第三电容和所述第一基准电阻以及所述第二基准电阻相并联。

10.根据权利要求1所述的输入电压范围可调保护电路，其特征在于：所述开关单元包括PMOS管和第二稳压二极管，所述PMOS管的源极连于所述电源输入端，所述PMOS管的漏极连于所述电源输出端，所述PMOS管的栅极连于所述欠压保护单元；所述第二稳压二极管的阳极连于所述PMOS管的栅极，所述第二稳压二极管的阴极连于所述PMOS管的源极。

Images