CN113872709B - 持续监测高速信号有无的*** - Google Patents

Abstract

本发明提供了一种持续监测高速信号有无的***，涉及高速信号监测技术领域，该方法包括：主控单元、高速信号采集单元、信号离散度计算单元以及滤波及判决单元；主控单元：控制高速信号采集单元的数据采样和导出，以及控制信号离散度计算单元和滤波及判决单元的数值计算；高速信号采集单元：包括高速SAR(逐次逼近寄存器型)ADC(模数转换器)采样以及数据导出电路；信号离散度计算单元：计算所述高速SAR ADC采样点数据的均值及平均差；滤波及判决单元：包括根据迟滞门限判断信号有无、无信号持续周期数累计，以及信号有无判决结果输出。本发明能够降低对MCU(微控制单元)及对应电路的资源需求，并缩短信号有无的判决时间，降低信号有无的误判率。

Description

持续监测高速信号有无的***

技术领域

本发明涉及高速信号监测技术领域，具体地，涉及一种持续监测高速信号有无的***。

背景技术

高速信号有无的监测对于高速通信***中LOS(信号丢失)的上报，以及高速通信***中跟LOS相关联的操作有重要作用。

公开号为CN107800512A的发明专利，公开了一种信号检测装置与方法，包括：信号监测模块和信号处理模块。信号处理模块串联在高速数据通路上，信号监测模块的输入端连接高速数据通路，其输出端连接所述信号处理模块。当信号监测模块检测到高速信号通路中无有效信号传输时，将检测结果传递给信号处理模块，信号处理模块处于待机的节电模式；当信号监测模块检测到高速信号通路中传输低频周期信号LFPS时，信号处理模块对输入信号不做任何幅度衰减处理；当信号监测模块检测到高速信号通路中传输高速数据包信号时，信号处理模块依照预先配置对输入信号做相应的处理。

目前众多高速信号有无的监测，是通过计算信号采样点数据的方差或标准差的方式，其计算若通过固化的数字硬件电路实现，则对硬件电路的复杂度要求较高，若通过MCU进行软件编程实现，则对MCU的资源要求和资源占用较高。

发明内容

针对现有技术中的缺陷，本发明提供一种持续监测高速信号有无的***。

根据本发明提供的一种持续监测高速信号有无的***，所述方案如下：

一种持续监测高速信号有无的***，所述***包括：主控单元、高速信号采集单元、信号离散度计算单元以及滤波及判决单元；

主控单元：控制高速信号采集单元的数据采样和导出，以及控制信号离散度计算单元和滤波及判决单元的数值计算；

高速信号采集单元：包括高速SAR ADC采样电路以及数据导出电路，所述高速SARADC采样电路的输出端连接所述数据导出电路的输入端；

信号离散度计算单元：连接所述数据导出电路的输出端，计算高速SAR ADC采样点数据的均值及平均差；

滤波及判决单元：基于所述均值及平均差，根据迟滞门限判断信号有无、无信号持续周期数累计。

优选的，所述主控单元、信号离散度计算单元以及滤波及判决单元均由MCU进行软件编程实现，或由固化的数字电路实现。

优选的，所述高速信号采集单元中的高速SAR ADC采样包括：对高速信号进行直接采样，或对将高速信号进行降频后的某一路输出信号进行采样。

优选的，所述高速信号采集单元中的数据导出电路，需将一段连续的高速SAR ADC采样点数据送至所述信号离散度计算单元，并存储在缓存内，所述高速SAR ADC采样点数据对应的采样点需能够体现信号的整体幅度特征。

优选的，所述信号离散度计算单元包括：

计算所获取的连续高速SAR ADC采样点数据的算数平均值；

再计算所有高速SAR ADC采样点数据与该算数平均值的离差的绝对值，对所有离差的绝对值进行累加，并求其平均值，得到平均差，用于表征信号离散度。

优选的，所述滤波及判决单元中：迟滞门限包括信号离散度高门限和信号离散度低门限，两个门限均能配置；

无信号持续周期数累计：涉及无信号持续周期最大限制值，该无信号持续周期最大限制值能配置；

信号有无判决结果为当前态，它的得到需要依赖之前态和本周期的信号离散度。

优选的，所述滤波及判决单元的滤波及判决逻辑如下：

之前态为有信号时，若本周期的信号离散度小于信号离散度低门限，则无信号持续周期数增加1；

若更新后的无信号持续周期数超过无信号持续周期最大限制值，则无信号持续周期数被限制为该最大限制值，且当前态输出结果为无信号，否则当前态输出结果为有信号。

优选的，所述之前态为有信号时，若本周期的信号离散度不小于信号离散度低门限，则无信号持续周期数减少1，且当前态输出结果为有信号；

若更新后的无信号持续周期数小于0，则无信号持续周期数被限制为0。

优选的，所述之前态为无信号时，若本周期的信号离散度大于信号离散度高门限，则无信号持续周期数减少1；

若更新后的无信号持续周期数小于0，则无信号持续周期数被限制为0，且当前态输出结果为有信号，否则当前态输出结果为无信号。

优选的，所述之前态为无信号时，若本周期的信号离散度不大于信号离散度高门限，则无信号持续周期数增加1，且当前态输出结果为无信号；

若更新后的无信号持续周期数超过无信号持续周期最大限制值，则无信号持续周期数被限制为该最大限制值。

与现有技术相比，本发明具有如下的有益效果：

1、本发明能够快速判断信号有无的目的，降低采用MCU或者对应电路进行计算的时间和空间复杂度，降低对MCU及对应电路的资源需求，并缩短了信号有无的判决时间；

2、通过采用对“无信号持续周期数”进行迟滞判决和累计的方式，过滤掉信号采样数据中的抖动，降低信号有无的误判率。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明整体结构图；

图2为滤波及判决逻辑示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

本发明实施例提供了一种持续监测高速信号有无的***，参照图1所示，包括：主控单元、高速信号采集单元、信号离散度计算单元以及滤波及判决单元。

其中，主控单元用于周期性地控制高速信号采集单元的数据采样和导出，以及控制信号离散度计算单元和滤波及判决单元的数值计算，主控单元可以由MCU进行软件编程实现，也可以由固化的数字电路实现。

高速信号采集单元：包括高速SAR ADC采样电路以及数据导出电路；高速SAR ADC采样电路的输出端连接所述数据导出电路的输入端；高速SAR ADC采样可以是对高速信号进行直接采样，也可以对将高速信号进行降频后的某一路输出信号进行采样。

数据导出电路，需将一段连续的高速SAR ADC采样点数据送至信号离散度计算单元，并存储在缓存内，这一段连续的采样点数据对应的采样点数目不宜过少，该高速SARADC采样点数据对应的采样点需能够体现信号的整体幅度特征。

信号离散度计算单元：连接数据导出电路的输出端，获得高速SAR ADC采样点数据，并计算高速SAR ADC采样点数据的均值及平均差。

该信号离散度计算单元首先计算所获取的连续高速SAR ADC采样点数据的算数平均值，再计算所有高速SAR ADC采样点数据与该算数平均值的离差的绝对值，对所有离差的绝对值进行累加，并求其平均值，得到平均差，用于表征信号离散度，具体公式如下：

其中MD为平均差，∑为总计的符号，x_i为SAR ADC采样点数据，/>为SAR ADC采样点数据的算数平均数，n为SAR ADC采样点数据个数。信号离散度计算单元可以由MCU进行软件编程实现，也可以由固化的数字电路实现。

滤波及判决单元：基于所述平均差，对平均差与迟滞比较门限进行大小比较，判断信号有无、“无信号持续周期数”累计，以及最终信号有无判决结果输出。

为了防止当信号平均差在判决门限附近持续时，平均差与判决门限的大小比较结果发生持续反复的变化，判决门限采用迟滞比较门限。迟滞比较门限包括信号离散度高门限和信号离散度低门限，两个门限均可配置。信号离散度高门限的值大于信号离散度低门限的值，信号离散度高门限用于信号从无到有的判断，信号离散度低门限用于信号从有到无的判断；“无信号持续周期数”累计涉及无信号持续周期最大限制值，该值可配置；信号有无判决结果为当前态，它的得到需要依赖之前态(即上一周期的判决结果)和本周期的信号离散度。滤波及判决单元可以由MCU进行软件编程实现，也可以由固化的数字电路实现。

参照图2所示，滤波及判决单元的滤波及判决逻辑如下：

之前态为“有信号”时，若本周期的信号离散度小于信号离散度低门限，则“无信号持续周期数”增加1，若更新后的“无信号持续周期数”超过无信号持续周期最大限制值，则“无信号持续周期数”被限制为该最大限制值，且当前态输出结果为“无信号”，否则当前态输出结果为“有信号”；

若本周期的信号离散度不小于信号离散度低门限，则“无信号持续周期数”减少1，且当前态输出结果为“有信号”，若更新后的“无信号持续周期数”小于0，则“无信号持续周期数”被限制为0。

之前态为“无信号”时，若本周期的信号离散度大于信号离散度高门限，则“无信号持续周期数”减少1，若更新后的“无信号持续周期数”小于0，则“无信号持续周期数”被限制为0，且当前态输出结果为“有信号”，否则当前态输出结果为“无信号”；

若本周期的信号离散度不大于信号离散度高门限，则“无信号持续周期数”增加1，且当前态输出结果为“无信号”，若更新后的“无信号持续周期数”超过无信号持续周期最大限制值，则“无信号持续周期数”被限制为该最大限制值。

实施原理：在主控单元的控制下，在每个周期，高速信号采集单元对高速信号进行SAR ADC采样，并将一段连续的SAR ADC采样点数据送至信号离散度计算单元，计算出采样点数据的平均差，用以表征高速信号的信号离散度，该信号离散度再送入滤波及判决单元，通过与信号离散度高门限和信号离散度低门限进行大小比较，并结合上一周期的计算结果，最终得到本周期的信号有无的判决结果，同时，本周期的计算结果也会得到保存，并用于下一周期的信号有无判决结果的计算。

本发明实施例提供了一种持续监测高速信号有无的***，通过采用计算平均差来表征信号离散度的方式，达到快速判断信号有无的目的，降低了采用MCU或者对应电路进行计算的时间和空间复杂度，降低了对MCU及对应电路的资源需求，并缩短了信号有无的判决时间。通过采用对“无信号持续周期数”进行迟滞判决和累计的方式，过滤掉信号采样数据中的抖动，降低信号有无的误判率。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (9)

1.一种持续监测高速信号有无的***，其特征在于，包括：主控单元、高速信号采集单元、信号离散度计算单元以及滤波及判决单元；

主控单元：控制高速信号采集单元的数据采样和导出，以及控制信号离散度计算单元和滤波及判决单元的数值计算；

高速信号采集单元：包括高速SAR ADC采样电路以及数据导出电路，所述高速SAR ADC采样电路的输出端连接所述数据导出电路的输入端；

信号离散度计算单元：连接所述数据导出电路的输出端，获得高速SAR ADC采样点数据，并计算高速SAR ADC采样点数据的均值及平均差；

滤波及判决单元：基于所述均值及平均差，根据迟滞门限判断信号有无、无信号持续周期数累计；

所述滤波及判决单元中：迟滞门限包括信号离散度高门限和信号离散度低门限，两个门限均能配置；

无信号持续周期数累计：涉及无信号持续周期最大限制值，该无信号持续周期最大限制值能配置；

信号有无判决结果为当前态，它的得到需要依赖之前态和本周期的信号离散度。

2.根据权利要求1所述的持续监测高速信号有无的***，其特征在于，所述主控单元、信号离散度计算单元以及滤波及判决单元均由MCU进行软件编程实现，或由固化的数字电路实现。

3.根据权利要求1所述的持续监测高速信号有无的***，其特征在于，所述高速信号采集单元中的高速SAR ADC采样包括：对高速信号进行直接采样，或对将高速信号进行降频后的某一路输出信号进行采样。

4.根据权利要求1所述的持续监测高速信号有无的***，其特征在于，所述高速信号采集单元中的数据导出电路，需将一段连续的高速SAR ADC采样点数据送至所述信号离散度计算单元，并存储在缓存内，所述高速SAR ADC采样点数据对应的采样点需能够体现信号的整体幅度特征。

5.根据权利要求1所述的持续监测高速信号有无的***，其特征在于，所述信号离散度计算单元包括：

计算所获取的连续高速SAR ADC采样点数据的算数平均值；

再计算所有高速SAR ADC采样点数据与该算数平均值的离差的绝对值，对所有离差的绝对值进行累加，并求其平均值，得到平均差，用于表征信号离散度。

6.根据权利要求1所述的持续监测高速信号有无的***，其特征在于，所述滤波及判决单元的滤波及判决逻辑如下：

之前态为有信号时，若本周期的信号离散度小于信号离散度低门限，则无信号持续周期数增加1；

若更新后的无信号持续周期数超过无信号持续周期最大限制值，则无信号持续周期数被限制为该最大限制值，且当前态输出结果为无信号，否则当前态输出结果为有信号。

7.根据权利要求6所述的持续监测高速信号有无的***，其特征在于，所述之前态为有信号时，若本周期的信号离散度不小于信号离散度低门限，则无信号持续周期数减少1，且当前态输出结果为有信号；

若更新后的无信号持续周期数小于0，则无信号持续周期数被限制为0。

8.根据权利要求7所述的持续监测高速信号有无的***，其特征在于，所述之前态为无信号时，若本周期的信号离散度大于信号离散度高门限，则无信号持续周期数减少1；

若更新后的无信号持续周期数小于0，则无信号持续周期数被限制为0，且当前态输出结果为有信号，否则当前态输出结果为无信号。

9.根据权利要求8所述的持续监测高速信号有无的***，其特征在于，所述之前态为无信号时，若本周期的信号离散度不大于信号离散度高门限，则无信号持续周期数增加1，且当前态输出结果为无信号；

若更新后的无信号持续周期数超过无信号持续周期最大限制值，则无信号持续周期数被限制为该最大限制值。