CN113872605A - 降低Sigma-Delta积分器功耗的方法及电路 - Google Patents
降低Sigma-Delta积分器功耗的方法及电路 Download PDFInfo
- Publication number
- CN113872605A CN113872605A CN202111166278.2A CN202111166278A CN113872605A CN 113872605 A CN113872605 A CN 113872605A CN 202111166278 A CN202111166278 A CN 202111166278A CN 113872605 A CN113872605 A CN 113872605A
- Authority
- CN
- China
- Prior art keywords
- integration
- switch
- operational amplifier
- sampling
- integral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000010354 integration Effects 0.000 claims abstract description 354
- 238000005070 sampling Methods 0.000 claims abstract description 172
- 230000003068 static effect Effects 0.000 claims abstract description 33
- 230000003044 adaptive effect Effects 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims description 54
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种降低Sigma‑Delta积分器功耗的方法及电路。其包括若干级联的采样积分处理部,所述采样积分处理部包括积分运算放大器,所述积分运算放大器包括运算放大器本体以及与所述运算放大器本体适配连接的放大器本体内恒流源I1,通过放大器本体内恒流源I1能提供始终流过所述运算放大器本体的静态尾电流;对所述级联的采样积分处理部,至少一个采样积分处理部内的运算放大器本体与积分增强电路适配连接,通过积分增强电路能提供动态尾电流;本发明能有效降低功耗,又能保证Sigma‑Delta积分器的性能,适应范围广,安全可靠。
Description
技术领域
本发明涉及一种方法及电路,尤其是一种降低Sigma-Delta积分器功耗的方法及电路。
背景技术
模数转换器(ADC)在信号处理领域气道了连接数字世界与模拟世界的桥梁作用,在数字音频、图像编码、频率合成以及各类传感器领域都有着广泛的应用。目前,基于过采样和噪声整形技术的Sigma-DeltaADC主要用于高精度、低压低功耗的***中。
对于广泛使用的Sigma-Delta积分器,一般至少包括若干级联的采样积分处理部,采样积分处理部一般采用运算放大器进行积分处理。为了保证运算放大器的性能,运算放大器内的恒利源需要始终提供大电流,而恒流源提供的大电流会导致整个Sigma-Delta积分器的功耗较大。
当需要降低Sigma-Delta积分器的功耗时,一般可通过降低运算放大器内恒流源的电流大小实现,但由运算放大器的特性可知,当减少恒流源的电流时,会影响整个Sigma-Delta积分器的积分转换速率和积分建立时间,从而会影响Sigma-Delta积分器输出电压的稳定时间,即会导致Sigma-Delta积分器稳定电压输出时间较短,同时会导致运算放大器自身的性能指标也无法保证,因此,如何有效降低Sigma-Delta积分器功耗的是目前的一个难题。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种降低Sigma-Delta积分器功耗的方法及电路,其能有效降低功耗,又能保证Sigma-Delta积分器的性能,适应范围广,安全可靠。
按照本发明提供的技术方案,所述降低Sigma-Delta积分器功耗的方法,包括若干级联的采样积分处理部,所述采样积分处理部包括积分运算放大器,所述积分运算放大器包括运算放大器本体以及与所述运算放大器本体适配连接的放大器本体内恒流源I1,通过放大器本体内恒流源I1能提供始终流过所述运算放大器本体的静态尾电流;对所述级联的采样积分处理部,至少一个采样积分处理部内的运算放大器本体与积分增强电路适配连接,通过积分增强电路能提供动态尾电流;
通过积分时钟控制信号Φ2使得采样积分处理部积分处理时,对包含积分增强电路的采样积分处理部,放大器本体恒流源I1提供的静态尾电流以及积分增强电路在预设增强时间内提供的动态尾电流同时流过当前积分处理部内的积分运算放大器,以作为所述积分运算放大器的积分工作电流,且所述积分工作电流与预设的积分基准电流匹配;在经过预设增强时间后,关断积分增强电路提供的动态尾电流,所述预设增强时间小于积分时钟控制信号Φ2相对应的积分处理时间,以能确保当前采样积分处理部内积分运算放大器的积分转换效率以及积分建立时间;
在当前的采样积分处理部处于非积分处理状态时,保持关断积分增强电路提供的动态尾电流,仅利用放大器本体内恒流源I1提供的静态尾电流作为当前采样积分处理部内的运算放大器本体的工作基准电流,以降低当前采样积分处理部的功耗。
还包括与所述级联的采样积分处理部适配连接的积分后差分输入运算放大器U3,所述积分后差分输出运算放大器与采样积分处理部内的积分运算放大器相一致。
所述采样积分处理部还包括与积分运算放大器适配连接的采样积分传递电路;
所述采样积分传递电路包括开关S1以及开关S2,开关S1的一端与电容C2的一端以及开关S4的一端连接,开关S4的另一端与开关S3的一端以及参考电压Vref连接,开关S3的另一端与开关S2的一端以及电容C1的一端连接,电容C1的另一端与开关S5的一端以及开关S6的一端连接,开关S6的另一端与电容C2的另一端以及开关S7的一端连接,开关S7的另一端与积分运算放大器的同相端以及电容C4的一端连接,开关S5的另一端与积分运算放大器的反相端以及电容C3的一端连接,电容C3的另一端、电容C4的另一端与后级的采样积分处理部适配连接或与积分后差分输出运算放大器适配连接;
开关S1的另一端、开关S2的另一端与前级的采样积分处理部适配连接或分别接收差分信号INN、差分信号INP;
其中,开关S1、开关S2以及开关S6均受采样时钟控制信号Φ1控制,开关S3、开关S4、开关S5以及开关S7均受积分时钟控制信号Φ2控制,且采样时钟控制信号Φ1与积分时钟控制信号Φ2的相位相差90°。
所述积分增强电路包括增强电路开关管,增强电路开关管的一端与运算放大器本体连接,增强电路开关管的另一端通过增强电路恒流源I2接地,所述增强电路开关管的控制端接收积分增强时钟控制信号Φ3,通过积分增强时钟控制信号Φ3能控制增强电路开关管的导通状态;
积分时钟控制信号Φ2控制采样积分处理部进行积分处理时,通过积分增强时钟控制信号Φ3控制增强电路开关管导通,则在增强电路开关导通后,利用增强电路恒流源I2提供所需的动态尾电流;积分增强时钟控制信号Φ3控制增强电路开关管导通的时间为预设增强时间,所述预设增强时间为积分时钟控制信号Φ2控制采样积分处理部进行积分处理时间的1/k。
所述运算放大器本体包括PMOS管P1以及PMOS管P2,其中,PMOS管P1的源极端、PMOS管P2的源极端均与电源电压VDD连接,PMOS管P1的栅极端与PMOS管P2的栅极端、PMOS管P1的漏极端以及NMOS管N1的漏极端连接,PMOS管P2的漏极端与NMOS管N2的漏极端连接,且PMOS管P2的漏极端与NMOS管N2的漏极端相互连接后形成运算放大器本体的输出端;
NMOS管N1的源极端、NMOS管N2的源极端与放大器本体内恒流源I1以及增强电路开关管适配连接,通过NMOS管N1的栅极端能形成运算放大器本体的同相端INP’,通过NMOS管N2的栅极端能形成运算放大器本体的反相端INN’。
所述增强电路开关管为PMOS管P3。
一种降低Sigma-Delta积分器功耗的电路,包括若干级联的采样积分处理部,所述采样积分处理部包括积分运算放大器,所述积分运算放大器包括运算放大器本体以及与所述运算放大器本体适配连接的放大器本体内恒流源I1,通过放大器本体内恒流源I1能提供始终流过所述运算放大器本体的静态尾电流;对所述级联的采样积分处理部,至少一个采样积分处理部内的运算放大器本体与积分增强电路适配连接,通过积分增强电路能提供动态尾电流;
通过积分时钟控制信号Φ2使得采样积分处理部积分处理时,对包含积分增强电路的采样积分处理部,放大器本体恒流源I1提供的静态尾电流以及积分增强电路在预设增强时间内提供的动态尾电流同时流过当前积分处理部内的积分运算放大器,以作为所述积分运算放大器的积分工作电流,且所述积分工作电流与预设的积分基准电流匹配,在经过预设增强时间后,关断积分增强电路提供的动态尾电流,所述预设增强时间小于积分时钟控制信号Φ2相对应的积分处理时间,以能确保当前采样积分处理部内积分运算放大器的积分转换效率以及积分建立时间;
在当前的采样积分处理部处于非积分处理状态时,保持关断积分增强电路提供的动态尾电流,仅利用放大器本体内恒流源I1提供的静态尾电流作为当前采样积分处理部内的运算放大器本体的工作基准电流,以降低当前采样积分处理部的功耗。
还包括与所述级联的采样积分处理部适配连接的积分后差分输入运算放大器U3,所述积分后差分输出运算放大器与采样积分处理部内的积分运算放大器相一致。
所述采样积分处理部还包括与积分运算放大器适配连接的采样积分传递电路;
所述采样积分传递电路包括开关S1以及开关S2,开关S1的一端与电容C2的一端以及开关S4的一端连接,开关S4的另一端与开关S3的一端以及参考电压Vref连接,开关S3的另一端与开关S2的一端以及电容C1的一端连接,电容C1的另一端与开关S5的一端以及开关S6的一端连接,开关S6的另一端与电容C2另的一端以及开关S7的一端连接,开关S7的另一端与积分运算放大器的同相端以及电容C4的一端连接,开关S5的另一端与积分运算放大器的反相端以及电容C3的一端连接,电容C3的另一端、电容C4的另一端与后级的采样积分处理部适配连接或与积分后差分输出运算放大器适配连接;
开关S1的另一端、开关S2的另一端与前级的采样积分处理部适配连接或分别接收差分信号INN、差分信号INP;
其中,开关S1、开关S2以及开关S6均受采样时钟控制信号Φ1控制,开关S3、开关S4、开关S5以及开关S7均受积分时钟控制信号Φ2控制,且采样时钟控制信号Φ1与积分时钟控制信号Φ2的相位相差90°。
所述积分增强电路包括增强电路开关管,增强电路开关管的一端与运算放大器本体连接,增强电路开关管的另一端通过增强电路恒流源I2接地,所述增强电路开关管的控制端接收积分增强时钟控制信号Φ3,通过积分增强时钟控制信号Φ3能控制增强电路开关管的导通状态;
积分时钟控制信号Φ2控制采样积分处理部进行积分处理时,通过积分增强时钟控制信号Φ3控制增强电路开关管导通,则在增强电路开关导通后,利用增强电路恒流源I2提供所需的动态尾电流;积分增强时钟控制信号Φ3控制增强电路开关管导通的时间为预设增强时间,所述预设增强时间为积分时钟控制信号Φ2控制采样积分处理部进行积分处理时间的1/k。
本发明的优点:采样积分处理电路内运算放大器本体与积分增强电路适配连接,通过积分时钟控制信号Φ2使得采样积分处理部积分处理时,对包含积分增强电路的采样积分处理部,放大器本体恒流源I1提供的静态尾电流以及积分增强电路在预设增强时间内提供的动态尾电流同时流过当前积分处理部内的积分运算放大器,以作为所述积分运算放大器的积分工作电流,且所述积分工作电流与预设的积分基准电流匹配,在经过预设增强时间后,关断积分增强电路提供的动态尾电流,所述预设增强时间小于积分时钟控制信号Φ2相对应的积分处理时间,以能确保当前采样积分处理部内积分运算放大器的积分转换效率以及积分建立时间;
此外,在当前的采样积分处理部处于非积分处理状态时,保持关断积分增强电路提供的动态尾电流,仅利用放大器本体内恒流源I1提供的静态尾电流作为当前采样积分处理部内的运算放大器本体的工作基准电流,以降低当前采样积分处理部的功耗,即能有效降低功耗,又能保证Sigma-Delta积分器的性能,适应范围广,安全可靠。
附图说明
图1为现有Sigma-Delta积分器的原理图。
图2为采样时钟控制信号Φ1、积分时钟控制信号Φ2的波形图。
图3为现有积分运算放大器的一种实施原理图。
图4为在积分时钟控制信号Φ2控制下Sigma-Delta积分器输出积分电压的示意图。
图5为本发明采样时钟控制信号Φ1、积分时钟控制信号Φ2、积分增强时钟控制信号Φ3与时钟OSC的时序图。
图6为本发明积分增强电路与积分运算放大器的电路原理图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1和图6所示:为了能有效降低功耗,又能保证Sigma-Delta积分器的性能,本发明的方法,具体地包括若干级联的采样积分处理部,所述采样积分处理部包括积分运算放大器,所述积分运算放大器包括运算放大器本体以及与所述运算放大器本体适配连接的放大器本体内恒流源I1,通过放大器本体内恒流源I1能提供始终流过所述运算放大器本体的静态尾电流;对所述级联的采样积分处理部,至少一个采样积分处理部内的运算放大器本体与积分增强电路适配连接,通过积分增强电路能提供动态尾电流;
通过积分时钟控制信号Φ2使得采样积分处理部积分处理时,对包含积分增强电路的采样积分处理部,放大器本体恒流源I1提供的静态尾电流以及积分增强电路在预设增强时间内提供的动态尾电流同时流过当前积分处理部内的积分运算放大器,以作为所述积分运算放大器的积分工作电流,且所述积分工作电流与预设的积分基准电流匹配;在经过预设增强时间后,关断积分增强电路提供的动态尾电流,所述预设增强时间小于积分时钟控制信号Φ2相对应的积分处理时间,以能确保当前采样积分处理部内积分运算放大器的积分转换效率以及积分建立时间;
在当前的采样积分处理部处于非积分处理状态时,保持关断积分增强电路提供的动态尾电流,仅利用放大器本体内恒流源I1提供的静态尾电流作为当前采样积分处理部内的运算放大器本体的工作基准电流,以降低当前采样积分处理部的功耗。
具体地,Sigma-Delta积分器一般包括若干级联的采样积分处理部,采样积分处理部的具体个数可以根据实际需要选择,采样积分处理部具体级联的方式以及利用级联后采样积分处理部进行采样积分处理过程均与现有相一致,具体为本技术领域人员所熟知,此处不再赘述。一般地,级联的采样积分处理部采用相同的形式,而在每个采样积分处理部内包括一积分运算放大器,利用积分运算放大器能进行积分运算处理,积分运算放大器一般包括运算放大器本体以及放大器本体内恒流源I1,利用运算放大器本体能实现积分运算放大,利用放大器本体内恒流源I1能提供始终流过所述运算放大器本体的静态尾电流,通过放大器本体内恒流源I1提供的静态尾电流能满足运算放大器本体工作时所需的基准电流,即能保证运算放大器本体正常工作,通过放大器本体内恒流源I1与运算放大器本体配合形成积分运算放大器的方式以及工作过程均与现有相一致,具体为本技术领域人员所熟知,此处不再赘述。
如图3所示,为现有积分运算放大器现有的一种实施原理图,其中,运算放大器本体包括所述运算放大器本体包括PMOS管P1以及PMOS管P2,其中,PMOS管P1的源极端、PMOS管P2的源极端均与电源电压VDD连接,PMOS管P1的栅极端与PMOS管P2的栅极端、PMOS管P1的漏极端以及NMOS管N1的漏极端连接,PMOS管P2的漏极端与NMOS管N2的漏极端连接,且PMOS管P2的漏极端与NMOS管N2的漏极端相互连接后形成运算放大器本体的输出端;
NMOS管N1的源极端、NMOS管N2的源极端通过放大器本体内恒流源I1接地,通过NMOS管N1的栅极端能形成运算放大器本体的同相端INP’,通过NMOS管N2的栅极端能形成运算放大器本体的反相端INN’。
本技术领域人员周知,放大器本体内恒流源I1提供静态尾电流的大小会影响积分运算放大器的功耗以及积分运算放大器的性能,具体实施时,放大器本体内恒流源I1提供静态尾电流的具体大小可以根据实际需要选择,以能满足运算放大器本体的工作需要为准,具体为本技术领域人员所熟知,此处不再赘述。
具体实施时,积分运算放大器的积分处理性能与所述积分运算放大器在积分处理时的工作电流相关,为了保证积分运算放大器的积分处理性能指标以及Sigma-Delta积分器的积分性能指标,将积分运算放大器在积分处理时的工作电流预设为积分基准电流,积分基准电流的大小可根据Sigma-Delta积分器的积分性能指标选择确定,具体以能满足Sigma-Delta积分器工作时的积分性能指标为准。积分运算放大器在非积分处理状态下,由于不需要积分处理运算,则流过积分运算放大器的电流可以降低,只要保证积分运算放大器保持工作状态即可,通过降低积分运算放大器在非积分处理状态下的电流,可以降低Sigma-Delta积分器的功耗。
由上述说明可知,由于Sigma-Delta积分器由多个级联的采样积分处理部,为了降低Sigma-Delta积分器的功耗,可将至少一个采样积分处理部内的运算放大器本体与积分增强电路适配连接,即可将所有级联的采样积分处理部内运算放大器本体均与积分增强电路适配连接,或部分采样积分处理部内运算放大器本体与积分增强电路适配连接,具体采样积分处理部内运算放大器本体与积分增强电路的连接配合情况可以根据降低功耗的需要选择,具体为本技术领域人员所熟知。具体实施时,对未与积分增强电路连接的积分运算放大器,此时,积分运算放大器可采用现有常用的形式。
本发明实施例中,Sigma-Delta积分器内所有的采样积分处理部的工作状态均受积分时钟控制信号Φ2控制,通过积分时钟控制信号Φ2使得所有采样积分处理部同时积分处理,具体与现有相一致,为本技术领域人员所熟知。
Sigma-Delta积分器处于积分处理状态时,对包含积分增强电路的采样积分处理部,放大器本体恒流源I1提供的静态尾电流以及积分增强电路在预设增强时间内提供的动态尾电流同时流过当前积分处理部内的积分运算放大器,以作为所述积分运算放大器的积分工作电流,且所述积分工作电流与预设的积分基准电流匹配。积分工作电流与积分基准电流匹配,具体是指积分工作电流与预设的积分基准电流相同,或者积分工作电流与积分基准电流间的差值处于一个允许的差值范围内,具体为本技术领域人员所熟知,此处不再赘述。
具体实施时,同时利用静态尾电流以及动态尾电流同时流过积分运算放大器的运算放大器本体,即此时的积分工作电流与预设的积分基准电流匹配,由上述说明可知,积分运算放大器在积分处理时的积分工作电流能达到与预设的积分基准电流时相应的积分处理性能,从而能使得积分运算放大器满足工作时的积分处理性能指标,所述积分运算放大器工作性能指标一般包括积分转换速率以及积分建立时间;当积分运算放大器的工作性能指标满足时,则能保证Sigma-Delta积分器的积分性能指标。
一般地,通过积分时钟控制信号Φ2控制Sigma-Delta积分器处于积分处理状态时,则积分增强电路立即提供动态尾电流,而在经过预设增强时间后,关断积分增强电路提供的动态尾电流,此时,动态尾电流为0,流过运算放大器本体的电流只有放大器本体恒流源I1提供的静态尾电流。
具体实施时,预设增强时间小于积分时钟控制信号Φ2相对应的积分处理时间。当积分运算放大器根据与积分基准电流匹配的积分工作电流已经进入积分处理状态后,可以关断积分增强电路的动态尾电流输出,此时,即使积分运算放大器只在放大器本体恒流源I1提供的静态尾电流下工作,也能保证Sigma-Delta积分器能进行正常的积分处理,即能保证Sigma-Delta积分器输出稳定积分电压Vout的时间,也即能确保当前采样积分处理部内积分运算放大器的积分转换效率以及积分建立时间。由于所述预设增强时间小于积分时钟控制信号Φ2相对应的积分处理时间,因此,可以减少包含有积分增强电路的采样积分处理器的功耗,达到降低Sigma-Delta积分器功耗的目的。
此外,对包含有积分增强电路的采样积分处理部,在当前的采样积分处理部处于非积分处理状态时,保持关断积分增强电路提供的动态尾电流,仅利用放大器本体内恒流源I1提供的静态尾电流作为当前采样积分处理部内的运算放大器本体的工作基准电流,以进一步降低当前采样积分处理部的功耗,即能进一步降低低Sigma-Delta积分器的功耗。而由上述说明可知,在非积分状态下,仅利用放大器本体内恒流源I1提供的静态尾电流作为当前采样积分处理部内的运算放大器本体的工作基准电流,不会影响整个Sigma-Delta积分器的工作状态。
具体实施时,当采样积分处理部内运算放大器本体未与积分增强电路连接时,则利用放大器本体内恒流源I1提供的静态尾电流必须与积分运算放大器的预设积分基准电流相匹配,以能保证积分运算放大器以及所述积分运算放大器所在采样积分处理部的积分处理性能。
进一步地,还包括与所述级联的采样积分处理部适配连接的积分后差分输入运算放大器U3,所述积分后差分输出运算放大器与采样积分处理部内的积分运算放大器相一致。
如图1所示,级联后的采样积分处理电路通过积分后差分输入运算放大器U3输出。本发明实施例中,积分后差分输出运算放大器与采样积分处理部内的积分运算放大器相一致,即积分后差分输出运算放大器可以采用现有常用的积分运算放大器,或者采用运算放大器本体与积分增强电路配合的形式,积分后差分输出运算放大器所采用的形式具体可以根据需要选择,积分后差分输出运算放大器的具体工作过程可以参考上述说明,也为本技术领域人员所熟知,此处不再赘述。
图4中,为Sigma-Delta积分器工作时,通过积分后差分输入运算放大器U3得到积分电压VOUT的示意图,图4中(a)为理想情况下,积分时钟控制信号Φ2有效时,Sigma-Delta积分器进入积分处理状态后,可以在积分时钟控制信号Φ2有效内均可通过积分后差分输入运算放大器U3稳定地得到积分电压VOUT。图4中(b)为实际情况中,当积分时钟控制信号Φ2有效时,由于积分存在转换速率以及建立时间,因此,通过积分后差分输入运算放大器U3稳定地得到积分电压VOUT的时间延后图4中(a)的时间,且稳定输出积分电压VOUT的时间较短,难以满足实际的需要。图4中(c)为本发明的工作示意图,即积分时钟控制信号Φ2有效时,通过积分增强电路提供的动态尾电流与放大器本体恒流源I1提供的静态尾电流配合,能提升包含有积分增强电路的采样积分处理部的积分转换速率并缩短积分建立时间,与图4中(b)相比,也能使得Sigma-Delta积分器稳定输出积分电压VOUT的时间变长,满足实际的需求。
进一步地,所述采样积分处理部还包括与积分运算放大器适配连接的采样积分传递电路;
所述采样积分传递电路包括开关S1以及开关S2,开关S1的一端与电容C2的一端以及开关S4的一端连接,开关S4的另一端与开关S3的一端以及参考电压Vref连接,开关S3的另一端与开关S2的一端以及电容C1的一端连接,电容C1的另一端与开关S5的一端以及开关S6的一端连接,开关S6的另一端与电容C2的另一端以及开关S7的一端连接,开关S7的另一端与积分运算放大器的同相端以及电容C4的一端连接,开关S5的另一端与积分运算放大器的反相端以及电容C3的一端连接,电容C3的另一端、电容C4的另一端与后级的采样积分处理部适配连接或与积分后差分输出运算放大器适配连接;
开关S1的另一端、开关S2的另一端与前级的采样积分处理部适配连接或分别接收差分信号INN、差分信号INP;
其中,开关S1、开关S2以及开关S6均受采样时钟控制信号Φ1控制,开关S3、开关S4、开关S5以及开关S7均受积分时钟控制信号Φ2控制,且采样时钟控制信号Φ1与积分时钟控制信号Φ2的相位相差90°。
图1中示出了两个采样积分处理部级联的示意图,其中,第一级的采样积分处理部内积分运算放大器为U1,第二级的采样积分处理部内积分运算放大器为U2,第一级的采样积分处理部接收差分信号INN以及差分信号INP,即通过开关S1能接收差分信号INP,通过开关S2能接收差分信号INN,积分运算放大器U1的同相端与开关S7以及电容C4适配连接,积分运算放大器U1的反相端与开关S5以及电容C3连接。
具体实施时,开关S1至开关S7均可以采用现有手时钟控制的形式,具体可以根据实际需要选择,此处不再赘述。图2中示出了,采样时钟控制信号Φ1与积分时钟控制信号Φ2相对应的波形图,其中,采样时钟控制信号Φ1与积分时钟控制信号Φ2的相位相差90°。在具体工作时,当采样时钟控制信号Φ1有效时,则能将差分电压采样存储到相应的电容上,而在积分时钟控制信号Φ2有效时,将存储在电容上的电压利用积分运算放大器U1进行积分处理,具体与现有采样与积分过程相一致,具体为本技术领域人员所熟知,此处不再赘述。
对于第二级的采样积分处理部,电容C4与开关S9的一端以及积分运算放大器U1的一差分输出端连接,开关S9的另一端与开关S11的一端以及电容C6的一端连接,开关S11的另一端与参考电压Vref以及开关S10的一端连接,开关S10的另一端与电容C5的一端以及开关S8的一端连接,开关S8的另一端与电容C3以及积分运算放大器U1的另一差分输出端连接,电容C5的另一端与开关S12的一端以及开关S13的一端连接,开关S13的另一端与积分运算放大器U2的反相端以及电容C7的另一端,电容C7的另一端与积分运算放大器U2的一差分输出端以及积分后差分输入运算放大器U3的反相端连接。开关S12的另一端与电容C6的另一端以及开关S14的一端连接,开关S14的另一端与积分运算放大器U2的同相端以及电容C8的一端连接,电容C8的另一端与积分运算放大器U2的另一差分输出端以及积分后差分输入运算放大器U3的同相端连接。
开关S9、开关S8以及开关S12受采样时钟控制信号Φ1控制,开关S11、开关S12、开关S13以及开关S14受积分时钟控制信号Φ2控制,具体工作可以参考上述说明,此处不再赘述。此外,当有更多的采样积分处理部级联时,具体可以参考图1中的两个采样积分处理部的级联形式,为本技术领域人员所熟知,此处不再赘述。图1中的参考电压Vref的具体大小可以根据需要选择,具体与现有Sigma-Delta积分器相一致,此处不再赘述。
具体实施时,所述积分增强电路包括增强电路开关管,增强电路开关管的一端与运算放大器本体连接,增强电路开关管的另一端通过增强电路恒流源I2接地,所述增强电路开关管的控制端接收积分增强时钟控制信号Φ3,以通过积分增强时钟控制信号Φ3能控制增强电路开关管的导通状态;
积分时钟控制信号Φ2控制采样积分处理部进行积分处理时,通过积分增强时钟控制信号Φ3控制增强电路开关管导通,则在增强电路开关导通后,利用增强电路恒流源I2提供所需的动态尾电流;积分增强时钟控制信号Φ3控制增强电路开关管导通的时间为预设增强时间,所述预设增强时间为积分时钟控制信号Φ2控制采样积分处理部进行积分处理时间的1/k。
图5中示出了积分增强时钟控制信号Φ3与积分时钟控制信号Φ2、采样时钟控制信号Φ1间的对应关系,图5中的时钟信号OSC为晶振信号,时钟信号OSC的具体情况与现有相一致,具体为本技术领域人员所熟知,此处不再赘述。积分增强时钟控制信号Φ3的具体大小可以与积分时钟控制信号Φ2相关,如当k为2时,预设增强时间为积分时钟控制信号Φ2控制采样积分处理部进行积分处理时间的1/2。积分增强时钟控制信号Φ3与积分时钟控制信号Φ2的具体关系可以根据实际需要选择,此处不再赘述。积分时钟控制信号Φ2控制采样积分处理部进行积分处理的时间,即为指积分时钟控制信号Φ2有效时间,图5中积分时钟控制信号Φ2为高电平时,积分指积分时钟控制信号Φ2处于有效状态。
图6中,为在采用图3中运算放大器本体的电路情况下,积分增强电路与运算放大器本体的连接配合电路原理图,具体地,所述运算放大器本体包括PMOS管P1以及PMOS管P2,其中,PMOS管P1的源极端、PMOS管P2的源极端均与电源电压VDD连接,PMOS管P1的栅极端与PMOS管P2的栅极端、PMOS管P1的漏极端以及NMOS管N1的漏极端连接,PMOS管P2的漏极端与NMOS管N2的漏极端连接,且PMOS管P2的漏极端与NMOS管N2的漏极端相互连接后形成运算放大器本体的输出端;
NMOS管N1的源极端、NMOS管N2的源极端与放大器本体内恒流源I1以及增强电路开关管适配连接,通过NMOS管N1的栅极端能形成运算放大器本体的同相端INP’,通过NMOS管N2的栅极端能形成运算放大器本体的反相端INN’。
本发明实施例中,所述增强电路开关管为PMOS管P3。电源电压VDD一般为能提供Sigma-Delta积分器工作所需的电压,具体与现有相一致,此处不再赘述。当运算放大器本体采用其他的形式时,可以参考图6中的电路,能得到积分增强电路与运算放大器本体的具体电路配合形式,此处不再赘述。
综上,本发明降低Sigma-Delta积分器功耗的电路,包括若干级联的采样积分处理部,所述采样积分处理部包括积分运算放大器,所述积分运算放大器包括运算放大器本体以及与所述运算放大器本体适配连接的放大器本体内恒流源I1,通过放大器本体内恒流源I1能提供始终流过所述运算放大器本体的静态尾电流;对所述级联的采样积分处理部,至少一个采样积分处理部内的运算放大器本体与积分增强电路适配连接,通过积分增强电路能提供动态尾电流;
通过积分时钟控制信号Φ2使得采样积分处理部积分处理时,对包含积分增强电路的采样积分处理部,放大器本体恒流源I1提供的静态尾电流以及积分增强电路在预设增强时间内提供的动态尾电流同时流过当前积分处理部内的积分运算放大器,以作为所述积分运算放大器的积分工作电流,且所述积分工作电流与预设的积分基准电流匹配,在经过预设增强时间后,关断积分增强电路提供的动态尾电流,所述预设增强时间小于积分时钟控制信号Φ2相对应的积分处理时间,以能确保当前采样积分处理部内积分运算放大器的积分转换效率以及积分建立时间;
在当前的采样积分处理部处于非积分处理状态时,保持关断积分增强电路提供的动态尾电流,仅利用放大器本体内恒流源I1提供的静态尾电流作为当前采样积分处理部内的运算放大器本体的工作基准电流,以降低当前采样积分处理部的功耗。
具体地,采样积分处理部、积分运算放大器以及积分运算放大器内运算放大器本体与积分增强电路的配合、工作形式均与上述相一致,具体可以参考上述说明,此处不再赘述。
Claims (10)
1.一种降低Sigma-Delta积分器功耗的方法,包括若干级联的采样积分处理部,所述采样积分处理部包括积分运算放大器,所述积分运算放大器包括运算放大器本体以及与所述运算放大器本体适配连接的放大器本体内恒流源I1,通过放大器本体内恒流源I1能提供始终流过所述运算放大器本体的静态尾电流;其特征是:对所述级联的采样积分处理部,至少一个采样积分处理部内的运算放大器本体与积分增强电路适配连接,通过积分增强电路能提供动态尾电流;
通过积分时钟控制信号Φ2使得采样积分处理部积分处理时,对包含积分增强电路的采样积分处理部,放大器本体恒流源I1提供的静态尾电流以及积分增强电路在预设增强时间内提供的动态尾电流同时流过当前积分处理部内的积分运算放大器,以作为所述积分运算放大器的积分工作电流,且所述积分工作电流与预设的积分基准电流匹配;在经过预设增强时间后,关断积分增强电路提供的动态尾电流,所述预设增强时间小于积分时钟控制信号Φ2相对应的积分处理时间,以确保当前采样积分处理部内积分运算放大器的积分建立时间;
在当前的采样积分处理部处于非积分处理状态时,保持关断积分增强电路提供的动态尾电流,仅利用放大器本体内恒流源I1提供的静态尾电流作为当前采样积分处理部内的运算放大器本体的工作基准电流,以降低当前采样积分处理部的功耗。
2.根据权利要求1所述的降低Sigma-Delta积分器功耗的方法,其特征是:还包括与所述级联的采样积分处理部适配连接的积分后差分输入运算放大器U3,所述积分后差分输出运算放大器与采样积分处理部内的积分运算放大器相一致。
3.根据权利要求2所述的降低Sigma-Delta积分器功耗的方法,其特征是:所述采样积分处理部还包括与积分运算放大器适配连接的采样积分传递电路;
所述采样积分传递电路包括开关S1以及开关S2,开关S1的一端与电容C2的一端以及开关S4的一端连接,开关S4的另一端与开关S3的一端以及参考电压Vref连接,开关S3的另一端与开关S2的一端以及电容C1的一端连接,电容C1的另一端与开关S5的一端以及开关S6的一端连接,开关S6的另一端与电容C2的另一端以及开关S7的一端连接,开关S7的另一端与积分运算放大器的同相端以及电容C4的一端连接,开关S5的另一端与积分运算放大器的反相端以及电容C3的一端连接,电容C3的另一端、电容C4的另一端与后级的采样积分处理部适配连接或与积分后差分输出运算放大器适配连接;
开关S1的另一端、开关S2的另一端与前级的采样积分处理部适配连接或分别接收差分信号INN、差分信号INP;
其中,开关S1、开关S2以及开关S6均受采样时钟控制信号Φ1控制,开关S3、开关S4、开关S5以及开关S7均受积分时钟控制信号Φ2控制,且采样时钟控制信号Φ1与积分时钟控制信号Φ2的相位相差90°。
4.根据权利要求1至3任一项所述的降低Sigma-Delta积分器功耗的方法,其特征是:所述积分增强电路包括增强电路开关管,增强电路开关管的一端与运算放大器本体连接,增强电路开关管的另一端通过增强电路恒流源I2接地,所述增强电路开关管的控制端接收积分增强时钟控制信号Φ3,通过积分增强时钟控制信号Φ3能控制增强电路开关管的导通状态;
积分时钟控制信号Φ2控制采样积分处理部进行积分处理时,通过积分增强时钟控制信号Φ3控制增强电路开关管导通,则在增强电路开关导通后,利用增强电路恒流源I2提供所需的动态尾电流;积分增强时钟控制信号Φ3控制增强电路开关管导通的时间为预设增强时间,所述预设增强时间为积分时钟控制信号Φ2控制采样积分处理部进行积分处理时间的1/k。
5.根据权利要求4所述的降低Sigma-Delta积分器功耗的方法,其特征是:所述运算放大器本体包括PMOS管P1以及PMOS管P2,其中,PMOS管P1的源极端、PMOS管P2的源极端均与电源电压VDD连接,PMOS管P1的栅极端与PMOS管P2的栅极端、PMOS管P1的漏极端以及NMOS管N1的漏极端连接,PMOS管P2的漏极端与NMOS管N2的漏极端连接,且PMOS管P2的漏极端与NMOS管N2的漏极端相互连接后形成运算放大器本体的输出端;
NMOS管N1的源极端、NMOS管N2的源极端与放大器本体内恒流源I1以及增强电路开关管适配连接,通过NMOS管N1的栅极端能形成运算放大器本体的同相端INP’,通过NMOS管N2的栅极端能形成运算放大器本体的反相端INN’。
6.根据权利要求4所述的降低Sigma-Delta积分器功耗的方法,其特征是:所述增强电路开关管为PMOS管P3。
7.一种降低Sigma-Delta积分器功耗的电路,包括若干级联的采样积分处理部,所述采样积分处理部包括积分运算放大器,所述积分运算放大器包括运算放大器本体以及与所述运算放大器本体适配连接的放大器本体内恒流源I1,通过放大器本体内恒流源I1能提供始终流过所述运算放大器本体的静态尾电流;其特征是:对所述级联的采样积分处理部,至少一个采样积分处理部内的运算放大器本体与积分增强电路适配连接,通过积分增强电路能提供动态尾电流;
通过积分时钟控制信号Φ2使得采样积分处理部积分处理时,对包含积分增强电路的采样积分处理部,放大器本体恒流源I1提供的静态尾电流以及积分增强电路在预设增强时间内提供的动态尾电流同时流过当前积分处理部内的积分运算放大器,以作为所述积分运算放大器的积分工作电流,且所述积分工作电流与预设的积分基准电流匹配,在经过预设增强时间后,关断积分增强电路提供的动态尾电流,所述预设增强时间小于积分时钟控制信号Φ2相对应的积分处理时间,以确保当前采样积分处理部内积分运算放大器的积分建立时间;
在当前的采样积分处理部处于非积分处理状态时,保持关断积分增强电路提供的动态尾电流,仅利用放大器本体内恒流源I1提供的静态尾电流作为当前采样积分处理部内的运算放大器本体的工作基准电流,以降低当前采样积分处理部的功耗。
8.根据权利要求7所述的降低Sigma-Delta积分器功耗的电路,其特征是:还包括与所述级联的采样积分处理部适配连接的积分后差分输入运算放大器U3,所述积分后差分输出运算放大器与采样积分处理部内的积分运算放大器相一致。
9.根据权利要求7所述的降低Sigma-Delta积分器功耗的电路,其特征是:所述采样积分处理部还包括与积分运算放大器适配连接的采样积分传递电路;
所述采样积分传递电路包括开关S1以及开关S2,开关S1的一端与电容C2的一端以及开关S4的一端连接,开关S4的另一端与开关S3的一端以及参考电压Vref连接,开关S3的另一端与开关S2的一端以及电容C1的一端连接,电容C1的另一端与开关S5的一端以及开关S6的一端连接,开关S6的另一端与电容C2另的一端以及开关S7的一端连接,开关S7的另一端与积分运算放大器的同相端以及电容C4的一端连接,开关S5的另一端与积分运算放大器的反相端以及电容C3的一端连接,电容C3的另一端、电容C4的另一端与后级的采样积分处理部适配连接或与积分后差分输出运算放大器适配连接;
开关S1的另一端、开关S2的另一端与前级的采样积分处理部适配连接或分别接收差分信号INN、差分信号INP;
其中,开关S1、开关S2以及开关S6均受采样时钟控制信号Φ1控制,开关S3、开关S4、开关S5以及开关S7均受积分时钟控制信号Φ2控制,且采样时钟控制信号Φ1与积分时钟控制信号Φ2的相位相差90°。
10.根据权利要求7至9任一项所述的降低Sigma-Delta积分器功耗的方法,其特征是:所述积分增强电路包括增强电路开关管,增强电路开关管的一端与运算放大器本体连接,增强电路开关管的另一端通过增强电路恒流源I2接地,所述增强电路开关管的控制端接收积分增强时钟控制信号Φ3,通过积分增强时钟控制信号Φ3能控制增强电路开关管的导通状态;
积分时钟控制信号Φ2控制采样积分处理部进行积分处理时,通过积分增强时钟控制信号Φ3控制增强电路开关管导通,则在增强电路开关导通后,利用增强电路恒流源I2提供所需的动态尾电流;积分增强时钟控制信号Φ3控制增强电路开关管导通的时间为预设增强时间,所述预设增强时间为积分时钟控制信号Φ2控制采样积分处理部进行积分处理时间的1/k。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111166278.2A CN113872605A (zh) | 2021-09-30 | 2021-09-30 | 降低Sigma-Delta积分器功耗的方法及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111166278.2A CN113872605A (zh) | 2021-09-30 | 2021-09-30 | 降低Sigma-Delta积分器功耗的方法及电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113872605A true CN113872605A (zh) | 2021-12-31 |
Family
ID=79001552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111166278.2A Pending CN113872605A (zh) | 2021-09-30 | 2021-09-30 | 降低Sigma-Delta积分器功耗的方法及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113872605A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080106447A1 (en) * | 2004-12-22 | 2008-05-08 | University Of Westminster | Digital to Analogue Conversion |
CN108712172A (zh) * | 2018-07-26 | 2018-10-26 | 福州大学 | 一种增量型Sigma-Delta数模转换器 |
CN108880479A (zh) * | 2018-06-29 | 2018-11-23 | 苏州真感微电子科技有限公司 | 一种动态偏置电流优化的运算放大器 |
CN110098810A (zh) * | 2019-05-20 | 2019-08-06 | 中国科学院半导体研究所 | 一种开关电容积分器 |
CN111555727A (zh) * | 2020-04-24 | 2020-08-18 | 苏州真感微电子科技有限公司 | 一种高增益低噪声的开关电容可调增益放大器 |
-
2021
- 2021-09-30 CN CN202111166278.2A patent/CN113872605A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080106447A1 (en) * | 2004-12-22 | 2008-05-08 | University Of Westminster | Digital to Analogue Conversion |
CN108880479A (zh) * | 2018-06-29 | 2018-11-23 | 苏州真感微电子科技有限公司 | 一种动态偏置电流优化的运算放大器 |
CN108712172A (zh) * | 2018-07-26 | 2018-10-26 | 福州大学 | 一种增量型Sigma-Delta数模转换器 |
CN110098810A (zh) * | 2019-05-20 | 2019-08-06 | 中国科学院半导体研究所 | 一种开关电容积分器 |
CN111555727A (zh) * | 2020-04-24 | 2020-08-18 | 苏州真感微电子科技有限公司 | 一种高增益低噪声的开关电容可调增益放大器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262626B1 (en) | Circuit comprising means for reducing the DC-offset and the noise produced by an amplifier | |
US5410270A (en) | Differential amplifier circuit having offset cancellation and method therefor | |
EP1579571B1 (en) | Phase corrected miller compensation of chopper and nested chopper amplifiers | |
CN103391100B (zh) | 高通斩波Delta-Sigma模数转换器 | |
US20070194855A1 (en) | Continuous-time delta-sigma analog digital converter having operational amplifiers | |
US7847625B2 (en) | Switched capacitor circuit with reduced leakage current | |
US7068198B2 (en) | Double-sampled integrator system and method thereof | |
US20120049951A1 (en) | High speed switched capacitor reference buffer | |
US7724042B2 (en) | Reducing power consumption in an amplification stage driving a sample and hold circuit while maintaining linearity | |
US6970038B2 (en) | Switching scheme to improve linearity and noise in switched capacitor stage with switched feedback capacitor | |
CN103944571A (zh) | 一种高速可配置流水线模数转换器 | |
KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
JP5400894B2 (ja) | Cml信号の論理ファミリ間の変換を行うシステムおよび方法 | |
CN104348489B (zh) | 前馈式三角积分调制器 | |
CN112994695A (zh) | 一种高速低功耗Sigma-Delta模数转换器及数字处理单元 | |
CN203457139U (zh) | 新型高通斩波Delta-Sigma模数转换器 | |
US9692444B1 (en) | Neutralizing voltage kickback in a switched capacitor based data converter | |
CN113872605A (zh) | 降低Sigma-Delta积分器功耗的方法及电路 | |
EP0410295A2 (en) | Single-ended chopper stabilized operational amplifier | |
CN103762980A (zh) | 一种高稳定性噪声抑制增强σδ调制器结构 | |
US6384641B1 (en) | Signal sampling circuit with high frequency noise immunity and method therefor | |
US9893741B2 (en) | Amplifier sharing technique for power reduction in analog-to-digital converter | |
US8599056B2 (en) | Digital-to-analog converter | |
CN210041777U (zh) | 一种具有一阶滤波及电路时间常数校准功能的电路结构 | |
CN101741320B (zh) | 可编程增益放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211231 |