CN113871382B - 一种优化esd防护性能的dcscr器件 - Google Patents

一种优化esd防护性能的dcscr器件 Download PDF

Info

Publication number
CN113871382B
CN113871382B CN202111112784.3A CN202111112784A CN113871382B CN 113871382 B CN113871382 B CN 113871382B CN 202111112784 A CN202111112784 A CN 202111112784A CN 113871382 B CN113871382 B CN 113871382B
Authority
CN
China
Prior art keywords
type
heavily doped
doped region
region
type heavily
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111112784.3A
Other languages
English (en)
Other versions
CN113871382A (zh
Inventor
刘志伟
王同宇
熊宣淋
侯伶俐
杜飞波
宋文强
韩傲然
张钰鑫
李洁翎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202111112784.3A priority Critical patent/CN113871382B/zh
Publication of CN113871382A publication Critical patent/CN113871382A/zh
Application granted granted Critical
Publication of CN113871382B publication Critical patent/CN113871382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于静电释放(ESD)保护器件设计领域，具体提供一种优化ESD防护性能的DCSCR器件，用以满足先进工艺下的集成电路对ESD防护的低触发电压、高灵敏度、低寄生电容、小面积等要求。本发明通过对传统DCSCR器件结构改进，通过将N型阱区内的N型重掺杂区设置到P型重掺杂区的上下方(垂直方向(Y轴)依次排布)，将P型阱内的P型重掺杂区设置到N型重掺杂区的上下方，大大减小了二极管的宽度，有效缩小了二极管的面积；并且，通过将DCSCR的触发二极管在原有位置中嵌入到SCR触发路径有源区的上下方，缩短了SCR的导通路径，减小了导通电阻、寄生电容，提升了开启速度；综上，本发明在不降低ESD防护能力的前提下，实现了器件面积的减小与器件性能的提升。

Description

一种优化ESD防护性能的DCSCR器件
技术领域
本发明属于静电释放（ESD：Electro-Static Discharge）保护器件的设计领域，尤其指二极管直连触发的可控硅整流器（Direct-Connected Silicon-ControlledRectifier简称DCSCR），具体提供一种优化ESD防护性能的DCSCR器件。
背景技术
静电放电（Electro-Static discharge，简称ESD）现象是指具有不同电势的物体相互靠近或接触时发生的电荷转移现象，由于放电时间极短，放电过程中会产生很大的电流；对于集成电路而言，现代IC更容易受到静电放电（ESD）引起的损坏，这种大电流会损伤甚至烧毁内部器件，导致芯片失效；芯片生产运输使用的各个环节都有可能出现静电放电现象，因此芯片的ESD防护措施对于其可靠性是不可或缺的。
全芯片ESD保护网络通常可以分为如下三种情况，各有优缺点。针对引脚数量少的模拟电路，可以选用本地ESD保护网络，不需要借助总线，每个引脚均可独立实现保护；基于电源轨的ESD保护具有占用面积小，工艺移植性强的优点，但是增加了芯片设计和验证的复杂度；基于PAD的ESD保护网络主要面向多种类型端口的芯片。基于电源轨的ESD保护网络在工程上广泛使用，其利用二极管作为I/O口的上下端保护器件，Power Clamp作为电源到地的ESD保护电路。二极管结构简单，易于使用，广泛应用于ESD保护结构中，特别针对数字信号、高速信号端口。除了满足保护窗口以外，寄生电容是ESD保护结构的重要考虑因素。串联二极管的寄生电容随着串联数量增加而成比例减小。串联数量越多，也会导致其开启电压越高，导通电阻越大，会影响ESD保护性能。
DCSCR（Diode-ConnectedSilicon-ControlledRectifier）是一种利用二极管串触发的SCR器件，其具有电阻小、鲁棒性高等诸多优势，同时DCSCR还可以通过器件堆叠来调整触发电压以满足不同设计窗口需求，广泛应用于先进工艺下的ESD防护中。DCSCR器件等效为两个串联的二极管，可以代替二极管使用在ESD防护网络中。DCSCR的触发电压仅约为1.4V，这已经是SCR类型的器件在硅工艺上所能实现的最低开启电压，非常适用于最先进的低压ESD窗口（如14nmFinFET工艺下的0.8V电路）；而对于传统平面CMOS工艺中相对较高的工作电压，DCSCR可以采用堆叠的方式来灵活地满足，还可以在基于电源轨的全芯片ESD防护架构中替代I/O端口的二极管器件，以实现更优的寄生电容特性；另一方面，DCSCR中，由于SCR结构寄生的两个晶体管的发射结都恰好处于辅助触发路径上，其充电时间（即Tcharge）均很快，这使得DCSCR具有导通速度快的优势。
随着半导体工艺的进步发展，半导体工艺进入纳米领域，器件的栅氧击穿电压、源漏击穿电压进一步降低，这要求ESD防护器件要有更低的窗口，更强的灵敏性；并且采用先进工艺的集成电路往往工作在极高的频率下，这要求ESD防护器件要有更低的电容；先进工艺的集成电路也同时要求版图的精简紧凑，这要求ESD防护器件要有小面积；总的来说，先进工艺下的集成电路对ESD防护要求低触发电压、高灵敏度、低寄生电容、小面积。因此，高性能的ESD防护器件就尤为重要。
发明内容
本发明的目的在于提供优化ESD防护性能的DCSCR器件，通过对传统DCSCR器件的结构改进，在不减小DCSCR器件的ESD防护能力的前提下，实现了小面积、低导通阻抗、低寄生电容以及高开启速度，适用于纳米级工艺下的低压ESD防护。
为实现上述目的，本发明采用的技术方案一如下：
一种优化ESD防护性能的DCSCR器件，包括：
P型硅衬底（110），P型硅衬底（110）上形成的N型阱区（130）、P型阱区（140）以及N型深阱区（120）；所述P型阱区（140）设置于N型阱区（130）中、且下方通过N型深阱区（120）与P型硅衬底（110）相隔离；
所述N型阱区（130）内依次设置有第二N型重掺杂区（132）、第一P型重掺杂区（131）与第三N型重掺杂区（133），所述P型阱区（140）内依次设置有第二P型重掺杂区（142）、第一N型重掺杂区（141）与第三P型重掺杂区（143）；第一P型重掺杂区（131）与阳极（Anode）相连，第一N型重掺杂区（141）与阴极（Cathode）相连；
所述第二N型重掺杂区（132）、第一P型重掺杂区（131）与第三N型重掺杂区（133）沿垂直方向（Y轴）依次排布，第二N型重掺杂区（132）与第一P型重掺杂区（131）之间、第三N型重掺杂区（133）与第一P型重掺杂区（131）之间分别设有浅沟槽隔离；所述第二P型重掺杂区（142）、第一N型重掺杂区（141）与第三P型重掺杂区（143）沿垂直方向（Y轴）依次排布，第二P型重掺杂区（142）与第一N型重掺杂区（141）之间、第三P型重掺杂区（143）与第一N型重掺杂区（141）之间分别设有浅沟槽隔离；第一P型重掺杂区（131）与第一N型重掺杂区（141）沿水平方向（X轴）并列排布，第二N型重掺杂区（132）与第二P型重掺杂区（142）沿水平方向（X轴）并列排布、且二者通过金属直接连接，第三N型重掺杂区（133）与第三P型重掺杂区（143）沿水平方向（X轴）并列排布、且二者通过金属直接连接；第二N型重掺杂区（132）与第二P型重掺杂区（142）之间、第三N型重掺杂区（133）与第三P型重掺杂区（143）之间分别设有浅沟槽隔离。
进一步的，所述第二N型重掺杂区（132）与第一P型重掺杂区（131）之间、所述第三N型重掺杂区（133）与第一P型重掺杂区（131）之间、所述第二P型重掺杂区（142）与第一N型重掺杂区（141）之间、以及所述第三P型重掺杂区（143）与第一N型重掺杂区（141）之间的浅沟槽隔离分别替换为多晶硅栅。
本发明的有益效果在于：
本发明提供了一种用于低压ESD保护的改进型DCSCR器件，通过对传统DCSCR器件的结构改进，通过将N型阱区内的N型重掺杂区设置到P型重掺杂区的上下方（垂直方向（Y轴）依次排布），将P型阱内的P型重掺杂区设置到N型重掺杂区的上下方，大大减小了二极管的宽度，有效缩小了二极管的面积；并且，通过将DCSCR的触发二极管在原有位置中嵌入到SCR触发路径有源区的上下方，缩短了SCR的导通路径，减小了导通电阻、寄生电容，提升了开启速度；综上，本发明在不降低ESD防护能力的前提下，实现了器件面积的减小与器件性能的提升。
附图说明
图1为传统DCSCR器件的截面结构示意图。
图2为传统DCSCR器件的俯视结构示意图。
图3为本发明实施例1提供的优化ESD防护性能的DCSCR器件的结构示意图。
图4为本发明实施例2提供的优化ESD防护性能的DCSCR器件的结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
实施例1
本实施例提供一种优化ESD防护性能的DCSCR器件，其结构如图3所示，包括：
P型硅衬底（110），P型硅衬底（110）上形成的N型阱区（130）、P型阱区（140）以及N型深阱区（120）；所述P型阱区（140）设置于N型阱区（130）中、且下方通过N型深阱区（120）与P型硅衬底（110）相隔离，即N型阱区（130）与N型深阱区（120）将P型阱区（140）包围；
所述N型阱区（130）内依次设置有第二N型重掺杂区（132）、第一P型重掺杂区（131）与第三N型重掺杂区（133）；其中， 第二N型重掺杂区（132）与第一P型重掺杂区（131）之间设有浅沟槽隔离，第三N型重掺杂区（133）与第一P型重掺杂区（131）之间设有浅沟槽隔离；所述第一P型重掺杂区（131）与阳极（Anode）相连；
所述P型阱区（140）内依次设置有第二P型重掺杂区（142）、第一N型重掺杂区（141）与第三P型重掺杂区（143）；其中，第二P型重掺杂区（142）与第一N型重掺杂区（141）之间设有浅沟槽隔离，第三P型重掺杂区（143）与第一N型重掺杂区（141）之间设有浅沟槽隔离；所述第一N型重掺杂区（141）与阴极（Cathode）相连；
所述第二N型重掺杂区（132）、第一P型重掺杂区（131）与第三N型重掺杂区（133）沿垂直方向（Y轴）依次排布，所述第二P型重掺杂区（142）、第一N型重掺杂区（141）与第三P型重掺杂区（143）沿垂直方向（Y轴）依次排布，第一P型重掺杂区（131）与第一N型重掺杂区（141）沿水平方向（X轴）并列排布，第二N型重掺杂区（132）与第二P型重掺杂区（142）沿水平方向（X轴）并列排布、且二者通过金属直接连接，第三N型重掺杂区（133）与第三P型重掺杂区（143）沿水平方向（X轴）并列排布、且二者通过金属直接连接；第一P型重掺杂区（131）与第一N型重掺杂区（141）之间设有浅沟槽隔离，第二N型重掺杂区（132）与第二P型重掺杂区（142）之间设有浅沟槽隔离，第三N型重掺杂区（133）与第三P型重掺杂区（143）二者之间设有浅沟槽隔离。
从工作原理上讲：
如图1、图2所示的传统DCSCR器件，其二极管起辅助触发的作用，开启后电流的泄放主要通过SCR的泄放路径；本发明与之相比如图3所示，本实施例将传统DCSCR器件进行结构优化，将N型阱区130内的N型重掺杂区设置到P型重掺杂区131的上下方（垂直方向（Y轴）依次排布），并相互之间均用STI进行隔离；同时将P型阱140内的P型重掺杂区设置到N型重掺杂区141的上下方（垂直方向（Y轴）依次排布），并相互之间均用STI进行隔离；本实施例减小了二极管的宽度，缩小了二极管的面积，通过将DCSCR的触发二极管在原有位置中嵌入到SCR触发路径有源区的上下方，缩短了SCR的导通路径，在不改变器件的ESD防护能力的情况下，实现了器件面积的减小，以及导通电阻、寄生电容的减小。
实施例2
本实施例提供了一种相较于实施例1中优化ESD防护性能的DCSCR器件的快速开启结构，其结构如图4所示，其与实施例1的唯一区别在于：
所述第二N型重掺杂区（132）与第一P型重掺杂区（131）之间、所述第三N型重掺杂区（133）与第一P型重掺杂区（131）之间、所述第二P型重掺杂区（142）与第一N型重掺杂区（141）之间、以及所述第三P型重掺杂区（143）与第一N型重掺杂区（141）之间均设置多晶硅栅进行隔离（代替STI），依次为第一、第二、第三、第四多晶硅栅151、152、153、154，多晶硅栅均由硅表面上的栅氧化层及其上覆盖的多晶硅层构成。
如图4所示，本实例将实例1进行了进一步的结构优化，将N阱区130内的N型重掺杂区设置到P型重掺杂区131的上下方，之间均用多晶硅栅代替STI；同时将P阱140内的P型重掺杂区设置到N型重掺杂区141的上下方，之间均用多晶硅栅代替STI；将传统的STI-Diode改为Gate-diode，加快了二极管的开启速度，进一步提升了DCSCR的开启速度。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (2)

1.一种优化ESD防护性能的DCSCR器件，包括：
P型硅衬底（110），P型硅衬底（110）上形成的N型阱区（130）、P型阱区（140）以及N型深阱区（120）；所述P型阱区（140）设置于N型阱区（130）中、且下方通过N型深阱区（120）与P型硅衬底（110）相隔离；
所述N型阱区（130）内依次设置有第二N型重掺杂区（132）、第一P型重掺杂区（131）与第三N型重掺杂区（133），所述P型阱区（140）内依次设置有第二P型重掺杂区（142）、第一N型重掺杂区（141）与第三P型重掺杂区（143）；第一P型重掺杂区（131）与阳极（Anode）相连，第一N型重掺杂区（141）与阴极（Cathode）相连；
所述第二N型重掺杂区（132）、第一P型重掺杂区（131）与第三N型重掺杂区（133）沿垂直方向（Y轴）依次排布，第二N型重掺杂区（132）与第一P型重掺杂区（131）之间、第三N型重掺杂区（133）与第一P型重掺杂区（131）之间分别设有浅沟槽隔离；所述第二P型重掺杂区（142）、第一N型重掺杂区（141）与第三P型重掺杂区（143）沿垂直方向（Y轴）依次排布，第二P型重掺杂区（142）与第一N型重掺杂区（141）之间、第三P型重掺杂区（143）与第一N型重掺杂区（141）之间分别设有浅沟槽隔离；第一P型重掺杂区（131）与第一N型重掺杂区（141）沿水平方向（X轴）并列排布，第二N型重掺杂区（132）与第二P型重掺杂区（142）沿水平方向（X轴）并列排布、且二者通过金属直接连接，第三N型重掺杂区（133）与第三P型重掺杂区（143）沿水平方向（X轴）并列排布、且二者通过金属直接连接；第二N型重掺杂区（132）与第二P型重掺杂区（142）之间、第三N型重掺杂区（133）与第三P型重掺杂区（143）之间分别设有浅沟槽隔离。
2.按权利要求1所述优化ESD防护性能的DCSCR器件，其特征在于，所述第二N型重掺杂区（132）与第一P型重掺杂区（131）之间、所述第三N型重掺杂区（133）与第一P型重掺杂区（131）之间、所述第二P型重掺杂区（142）与第一N型重掺杂区（141）之间、以及所述第三P型重掺杂区（143）与第一N型重掺杂区（141）之间的浅沟槽隔离分别替换为多晶硅栅。
CN202111112784.3A 2021-09-23 2021-09-23 一种优化esd防护性能的dcscr器件 Active CN113871382B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111112784.3A CN113871382B (zh) 2021-09-23 2021-09-23 一种优化esd防护性能的dcscr器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111112784.3A CN113871382B (zh) 2021-09-23 2021-09-23 一种优化esd防护性能的dcscr器件

Publications (2)

Publication Number Publication Date
CN113871382A CN113871382A (zh) 2021-12-31
CN113871382B true CN113871382B (zh) 2023-05-09

Family

ID=78993456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111112784.3A Active CN113871382B (zh) 2021-09-23 2021-09-23 一种优化esd防护性能的dcscr器件

Country Status (1)

Country Link
CN (1) CN113871382B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497032B (zh) * 2022-04-02 2022-07-15 深圳市晶扬电子有限公司 适用于消费电子的紧凑型静电防护器件及静电防护电路
CN114709210B (zh) * 2022-06-07 2022-09-02 深圳市晶扬电子有限公司 适用纳米级FinFET工艺的低钳位电压静电保护器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826523A (zh) * 2010-04-14 2010-09-08 电子科技大学 一种栅控二极管触发的可控硅整流式静电释放保护电路结构
CN107731811A (zh) * 2017-09-06 2018-02-23 电子科技大学 一种用于esd防护的依靠纵向bjt触发的scr器件
CN110335866A (zh) * 2019-06-26 2019-10-15 电子科技大学 一种基于纳米级集成电路工艺的双向低触发esd保护器件
CN111524884A (zh) * 2020-04-15 2020-08-11 电子科技大学 一种用于高压esd保护的改进型ldmos-scr器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770918B2 (en) * 2001-09-11 2004-08-03 Sarnoff Corporation Electrostatic discharge protection silicon controlled rectifier (ESD-SCR) for silicon germanium technologies
US8921943B2 (en) * 2012-12-10 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for ESD structures
US9024354B2 (en) * 2013-08-06 2015-05-05 Amazing Microelectronics Corp. Silicon-controlled rectification device with high efficiency
DE102016119813B4 (de) * 2016-10-18 2024-03-28 Infineon Technologies Ag Schutzstruktur gegen elektrostatische Entladung und Verfahren zum Herstellen einer Schutzstruktur gegen elektrostatische Entladung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826523A (zh) * 2010-04-14 2010-09-08 电子科技大学 一种栅控二极管触发的可控硅整流式静电释放保护电路结构
CN107731811A (zh) * 2017-09-06 2018-02-23 电子科技大学 一种用于esd防护的依靠纵向bjt触发的scr器件
CN110335866A (zh) * 2019-06-26 2019-10-15 电子科技大学 一种基于纳米级集成电路工艺的双向低触发esd保护器件
CN111524884A (zh) * 2020-04-15 2020-08-11 电子科技大学 一种用于高压esd保护的改进型ldmos-scr器件

Also Published As

Publication number Publication date
CN113871382A (zh) 2021-12-31

Similar Documents

Publication Publication Date Title
US7786504B2 (en) Bidirectional PNPN silicon-controlled rectifier
US8039899B2 (en) Electrostatic discharge protection device
US8455315B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
JP4122203B2 (ja) 半導体装置の静電荷放電回路構造体
CN113871382B (zh) 一种优化esd防护性能的dcscr器件
CN110335866B (zh) 一种基于纳米级集成电路工艺的双向低触发esd保护器件
CN111524884B (zh) 一种用于高压esd保护的改进型ldmos-scr器件
US7235846B2 (en) ESD protection structure with SiGe BJT devices
US20090072315A1 (en) Semiconductor Manufacturing Process Charge Protection Circuits
CN111668209B (zh) 一种低漏电的用于低压esd防护的可控硅整流器
US20110133247A1 (en) Zener-Triggered SCR-Based Electrostatic Discharge Protection Devices For CDM And HBM Stress Conditions
CN103165600A (zh) 一种esd保护电路
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
CN114497032A (zh) 适用于消费电子的紧凑型静电防护器件及静电防护电路
CN108109997B (zh) 一种利用阱分割技术提高低压esd防护性能的方法
CN109273532B (zh) 应用于高压电路防静电保护的无回滞效应硅控整流器
CN113838847B (zh) 一种用于低压esd防护的双向dcscr器件
CN114709210B (zh) 适用纳米级FinFET工艺的低钳位电压静电保护器件
TWI777880B (zh) 具有高保持電壓的低電容瞬態電壓抑制器及設備
US11621262B2 (en) Dual-directional silicon-controlled rectifier
CN111341770B (zh) 一种低触发电压的esd保护结构、集成电路及设备
CN110047828B (zh) 一种基于soi工艺的rc耦合触发双向瞬态电压抑制器
CN109119417B (zh) 闩锁免疫的双向esd防护器件
CN107591401B (zh) 一种用于高压esd保护的ldmos-scr器件
CN116093104B (zh) 应用于直流/直流转换芯片的静电与浪涌防护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant