CN113835487A - 一种实现高密度服务器内存池扩充的***及方法 - Google Patents

一种实现高密度服务器内存池扩充的***及方法 Download PDF

Info

Publication number
CN113835487A
CN113835487A CN202111080761.9A CN202111080761A CN113835487A CN 113835487 A CN113835487 A CN 113835487A CN 202111080761 A CN202111080761 A CN 202111080761A CN 113835487 A CN113835487 A CN 113835487A
Authority
CN
China
Prior art keywords
port
memory
expansion
cpu
server
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111080761.9A
Other languages
English (en)
Other versions
CN113835487B (zh
Inventor
张明哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111080761.9A priority Critical patent/CN113835487B/zh
Publication of CN113835487A publication Critical patent/CN113835487A/zh
Application granted granted Critical
Publication of CN113835487B publication Critical patent/CN113835487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/185—Mounting of expansion boards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Multi Processors (AREA)

Abstract

本发明提供一种实现高密度服务器内存池扩充的***及方法，所述***包括服务器主板板卡和内存扩充卡；服务器主板板卡上设置有CPU，CPU设有集成内存控制器和PE端口，集成内存控制器连接有集成内存；内存扩充卡上设置有内存快速控制器，内存快速控制器连接有扩充内存；内存快速控制器与CPU的PE端口连接。本发明提供的实现高密度服务器内存池扩充的***及方法，通过CPU与内存快速控制器配合从而实现内存扩充，且都对单一CPU及多个CPU均可使用，避免原有增加内存只能增加服务器板卡的方案，降低成本，有利于增加CPU之间的缓存一致性，CPU的PE端口资源更加均衡，最大优势的发挥CPU的性能。

Description

一种实现高密度服务器内存池扩充的***及方法
技术领域
本发明属于服务器内存扩充技术领域，具体涉及一种实现高密度服务器内存池扩充的***及方法。
背景技术
随着服务器的快速发展，服务器的应用领域越来越多，对服务器的硬盘的容量、内存的容量、GPU的数量以及CPU的核数需求越来越多。随着对CPU功能需求的增多造成CPU封装越来越大，目前CPU封装尺寸达到了102mmx142mm，导致正常的2U(2x44mm)2路服务器主板无法满足每个CPU出来的24(2DPC)条，共48条内存的19英寸机柜可以放下的尺寸，因此正常2U2路主板仅能支持24条内存，即每个CPU出12条(1DPC)。
传统的2U2路主板标准尺寸为425mm宽度，新CPU封装加上24(2DP)内存的尺寸为277mm，2路则为277mm x2＝554mm，因此，新CPU封装加上24(2DP)内存无法在19英寸的标准机柜里放下，因此目前方案在最新的CPU情况下，仅能使用1DPC的方案，即2个CPU，每个CPU出12条内存共计24条内存的方案来满足425mm主板的尺寸。
现有方案相比于之前的主板尺寸，内存数量以及容量都无法满足绝大多数客户的主流需求，需要采用额外扩充主板的方案来扩充内存，造成价格远远超出预期。
此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种实现高密度服务器内存池扩充的***及方法，是非常有必要的。
发明内容
针对现有技术的上述现有CPU封装的增大，导致原有主板尺寸无法满足内存数量及容量需求，需要额外扩充主板来扩充内存，导致成本上升的缺陷，本发明提供一种实现高密度服务器内存池扩充的***及方法，以解决上述技术问题。
第一方面，本发明提供一种实现高密度服务器内存池扩充的***，包括服务器主板板卡和内存扩充卡；
服务器主板板卡上设置有CPU，CPU设有集成内存控制器和PE端口，集成内存控制器连接有集成内存；
内存扩充卡上设置有内存快速控制器，内存快速控制器连接有扩充内存；
内存快速控制器与CPU的PE端口连接。
进一步地，内存快速控制器设有CXL端口；
CXL端口与PE端口连接。CPU通过PE端口与内存快速控制器的CXL端口连接，进行内存扩展。
进一步地，CXL端口为X16型号的CXL端口；
CXL端口与PE端口通过一根X16数据线连接。PE端口与CXL端口一一对应连接，支持X16数据线。
进一步地，CXL端口为X16型号的CXL端口；
CPU的PE端口的数量至少为两个；
其中，两个PE端口分别通过一根X8数据线与CXL端口连接。CXL端口可与同一CPU的两个PE端口同时连接，即CXL端口的X16信号通过两根X8数据线与同一CPU的两个PE端口同时连接，从而使得服务器主板***设计时，达到资源平均，均衡分配功率与PE端口，便于服务器主板布局与布线；且DDR数据传输时，传输延时优于一个CXL端口与单一PE端口通过X16数据线连接的情形。
进一步地，CXL端口为X16型号的CXL端口；
CPU的数量至少为两个；
每个CPU的PE端口分别通过一根X8数据线与CXL端口连接。CXL端口可与设置在不同CPU的两个PE端口同时连接，即CXL端口的X16信号通过两根X8数据线与不同CPU的两个PE端口同时连接，从而保证不同CPU的缓存一致性，传输速率相比与同一CPU的PE端口连接情形更加稳定可靠，数据延时更低，实现CPU的PE端口资源均衡。
进一步地，CXL端口为X16型号的CXL端口；
CPU的数量为两个，包括第一CPU和第二CPU；
每个CPU设有三个集成内存控制器，每个集成内存控制器包括两个控制单元，每个控制单元与一个集成内存连接；
每个CPU的PE端口数量为六个；
内存快速控制器的数量为十二个；
每个PE端口与一个或两个内存快速控制器连接。当每个PE端口与一个内存快速控制器连接时，一个内存快速控制器同时对应与一个PE端口连接，PE端口与CXL端口通过X16数据线连接；当每个PE端口与两个内存快速控制器连接时，每个内存快速控制器同时对应与两个PE端口连接，且两个PE端口为同一个CPU的两个PE端口，或者，两个PE端口为不同CPU的两个PE端口；
服务器主板板卡支持2U2路服务器2颗新封装CPU+多个内存快速控制器来进行CXL内存池扩充，可根据应用场景或者使用环境来定制分配所需要扩展的内存数量及容量，同时能满足CPU缓存一致性，相比较原有服务器***局限于一个服务器主板板卡24条内存，扩充时只能增加服务器主板板卡的方案，性价比更高，效果更好。
进一步地，第一CPU与第二CPU通过UPI总线连接。两个CPU分别设有六个UPI端口，包括第一UPI端口、第二UPI端口、第三UPI端口、第四UPI端口以及第五UPI端口；第一CPU的第一UPI端口与第二CPU的第二UPI端口连接，第一CPU的第二UPI端口与第二CPU的第一UPI端口连接，第一CPU的第三UPI端口与第二CPU的第三UPI端口连接，第一CPU的第四UPI端口与第二CPU的第四UPI端口连接，第一CPU的第五UPI端口与第二CPU的第五UPI端口连接，第一CPU的第六UPI端口与第二CPU的第六UPI端口连接。UPI总线实现两个CPU之间的通信。第一CPU与第二CPU之间相互连接的两个UPI端口之间通过X24数据线进行连接。
进一步地，内存快速控制器设有DDR端口、第一SMBUS端口、SPI端口、第一JTAG调试端口、第一I3C端口以及第一GPIO端口；
CPU设有第二SMBUS端口、第二JTAG调试端口、第二I3C端口以及第二GPIO端口；
DDR端口与扩充内存连接，第一SMBUS端口与第二SMBUS端口连接，SPI端口连接有FLASH，第一JTAG调试端口与第二JTAG调试端口连接，第一I3C端口与第二I3C端口及扩充内存连接。内存快速控制器的CXL端口支持X8或X16的数据线；内存快速控制器的DDR端口支持CXL格式的DDR内存；内存快速控制器的第一SMBUS端口及第一I3C端口用来管理内存、温度及功率信息；内存快速控制器的SPI端口用来挂载FLASH提供额外配置需求，从而满足不同环境与应用的需求；内存快速控制器的第一GPIO端口作为预留的配置端口，可配置参数满足所需的应用场景；所需应用场景包括AI服务器应用场景，GPU服务器应用场景以及通用服务器应用场景。
第二方面，本发明提供一种实现高密度服务器内存池扩充的方法，包括如下步骤：
S1.在服务器机柜内设置内存扩充卡，并在内存扩充卡上设置扩充内存；
S2.设置服务器主板板卡与内存扩充卡插接，从而通过内存快速控制器将CPU与扩充内存进行连接，实现内存扩充。
进一步地，步骤S1具体步骤如下：
S11.在服务器机柜内设置内存扩充卡；
S12.获取服务器内CPU数量及待扩充内存数量，根据待扩充内存数量在内存扩充卡上设置扩充内存及内存快速控制器；
步骤S2具体步骤如下：
S21.将服务器主板板卡与内存扩充卡通过连接器插接；
S22.每个CPU与其所需的扩充内存通过内存快速控制器连接，从而实现内存扩充。通过内存快速控制器进行内存扩充，从而避免了原有服务器主板板卡在CPU封装增大后，内存受限，增加内存只能增加服务器主板板卡的方案。
本发明的有益效果在于，
本发明提供的实现高密度服务器内存池扩充的***及方法，通过CPU与内存快速控制器配合从而实现内存扩充，且都对单一CPU及多个CPU均可使用，避免原有增加内存只能增加服务器板卡的方案，降低成本，有利于增加CPU之间的缓存一致性，CPU的PE端口资源更加均衡，最大优势的发挥CPU的性能。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的实现高密度服务器内存池扩充的***实施例1的结构示意图。
图2是本发明的实现高密度服务器内存池扩充的***实施例2的结构示意图。
图3是本发明的实现高密度服务器内存池扩充的***实施例3的结构示意图。
图4是本发明的实现高密度服务器内存池扩充的***实施例4的结构示意图。
图5是本发明的实现高密度服务器内存池扩充的***实施例5的结构示意图。
图6是本发明的实现高密度服务器内存池扩充的***实施例6的结构示意图。
图7是本发明的实现高密度服务器内存池扩充的方法实施例7的结构示意图。
图8是本发明的实现高密度服务器内存池扩充的方法实施例7的结构示意图。
图中，1-服务器主板板卡；2-内存扩充卡；3-CPU；3.1-第一CPU；3.2-第二CPU；4-集成内存控制器；5-PE端口；5.1-第一PE端口；5.2-第二PE端口；6-集成内存；7-内存快速控制器；8-扩充内存；9-CXL端口；10-DDR端口；11.1-第一SMBUS端口；11.2-第二SMBUS端口；12-SPI端口；13.1-第一JTAG调试端口；13.2-第二JTAG调试端口；14.1-第一I3C端口；14.2-第二I3C端口；15.1-第一GPIO端口；15.2-第二GPIO端口；16-FLASH；A-第一控制单元；B-第二控制单元；UPI0-第一UPI端口；UPI1-第二UPI端口；UPI2-第三UPI端口；UPI3-第四UPI端口；UPI4-第五UPI端口；UPI5-第六UPI端口。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
CXL，是Computer express Link的简称，计算机快速连接。
PE端口，是PPPOE端口的简称。PPPoE，是Point-to-Point Protocol OverEthernet的简称，以太网上的点对点协议，是将点对点协议(简称PPP)封装在以太网(简称Ethernet)框架中的一种网络隧道协议。
JTAG，是Joint Test Action Group的简称，联合测试工作组。
DDR，是Double Data Rate SDRAM的简称，双倍速率同步动态随机存储器。
实施例1：
如图1所示，本发明提供一种实现高密度服务器内存池扩充的***，包括服务器主板板卡1和内存扩充卡2；
服务器主板板卡1上设置有CPU 3，CPU 3设有集成内存控制器4和PE端口5，集成内存控制器4连接有集成内存6；
内存扩充卡2上设置有内存快速控制器7，内存快速控制器7连接有扩充内存8；
内存快速控制器7与CPU 3的PE端口5连接。
本发明提供的实现高密度服务器内存池扩充的***，通过CPU与内存快速控制器配合从而实现内存扩充，且都对单一CPU及多个CPU均可使用，避免原有增加内存只能增加服务器板卡的方案，降低成本，有利于增加CPU之间的缓存一致性，CPU的PE端口资源更加均衡，最大优势的发挥CPU的性能。
实施例2：
如图1和2所示，本发明提供一种实现高密度服务器内存池扩充的***，包括服务器主板板卡1和内存扩充卡2；
服务器主板板卡1上设置有CPU 3，CPU 3设有集成内存控制器4和PE端口5，集成内存控制器4连接有集成内存6；
内存扩充卡2上设置有内存快速控制器7，内存快速控制器7连接有扩充内存8；
内存快速控制器7与CPU 3的PE端口5连接；
内存快速控制器7设有CXL端口9；CXL端口9为X16型号的CXL端口；
CXL端口9与PE端口5通过一根X16数据线连接；
内存快速控制器7设有DDR端口10、第一SMBUS端口11.1、SPI端口12、第一JTAG调试端口13.1、第一I3C端口14.1以及第一GPIO端口15.1；
CPU 3设有第二SMBUS端口11.2、第二JTAG调试端口13.2、第二I3C端口14.2以及第二GPIO端口15.2；
DDR端口10与扩充内存8连接，第一SMBUS端口11.1与第二SMBUS端口11.2连接，SPI端口12连接有FLASH16，第一JTAG调试端口13.1与第二JTAG调试端口13.2连接，第一I3C端口14.1与第二I3C端口14.2及扩充内存8连接；
内存快速控制器的DDR端口10支持CXL格式的DDR内存；内存快速控制器7的第一SMBUS端口11.1及第一I3C端口14.1用来管理内存、温度及功率信息；内存快速控制器7的SPI端口12用来挂载FLASH 16提供额外配置需求，从而满足不同环境与应用的需求；内存快速控制器7的第一GPIO端口15.1作为预留的配置端口，可配置参数满足所需的应用场景；所需应用场景包括AI服务器应用场景，GPU服务器应用场景以及通用服务器应用场景。
实施例3：
如图3所示，本发明提供一种实现高密度服务器内存池扩充的***，包括服务器主板板卡1和内存扩充卡2；
服务器主板板卡1上设置有CPU 3，CPU 3设有集成内存控制器4和PE端口5，集成内存控制器4连接有集成内存6；
内存扩充卡2上设置有内存快速控制器7，内存快速控制器7连接有扩充内存8；
内存快速控制器7与CPU 3的PE端口5连接；
内存快速控制器7设有CXL端口9；CXL端口9为X16型号的CXL端口；
CPU 3的PE端口5的数量至少为两个，包括第一PE端口5.1和第二PE端口5.2；
第一PE端口5.1和第二PE端口5.2分别通过一根X8数据线与CXL端口9连接；
内存快速控制器7设有DDR端口10、第一SMBUS端口11.1、SPI端口12、第一JTAG调试端口13.1、第一I3C端口14.1以及第一GPIO端口15.1；
CPU 3设有第二SMBUS端口11.2、第二JTAG调试端口13.2、第二I3C端口14.2以及第二GPIO端口15.2；
DDR端口10与扩充内存8连接，第一SMBUS端口11.1与第二SMBUS端口11.2连接，SPI端口12连接有FLASH 16，第一JTAG调试端口13.1与第二JTAG调试端口13.2连接，第一I3C端口14.1与第二I3C端口14.2及扩充内存8连接；
内存快速控制器的DDR端口10支持CXL格式的DDR内存；内存快速控制器7的第一SMBUS端口11.1及第一I3C端口14.1用来管理内存、温度及功率信息；内存快速控制器7的SPI端口12用来挂载FLASH 16提供额外配置需求，从而满足不同环境与应用的需求；内存快速控制器7的第一GPIO端口15.1作为预留的配置端口，可配置参数满足所需的应用场景；所需应用场景包括AI服务器应用场景，GPU服务器应用场景以及通用服务器应用场景。
实施例4：
如图4所示，本发明提供一种实现高密度服务器内存池扩充的***，包括服务器主板板卡1和内存扩充卡2；
服务器主板板卡1上设置有第一CPU 3.1和第二CPU3.2，第一CPU 3.1和第二CPU3.2上均设有集成内存控制器4和PE端口5，每个CPU 3上的PE端口5数量为两个；每个集成内存控制器4均连接有集成内存6；
内存扩充卡2上设置有内存快速控制器7，内存快速控制器7连接有扩充内存8；
内存快速控制器7设有CXL端口9；CXL端口9为X16型号的CXL端口；
第一CPU 3.1的PE端口5与第二CPU 3.2的PE端口5分别通过一根X8数据线与CXL端口9连接；
CXL端口9可与CPU 3的两个PE端口5同时连接，即CXL端口9的X16信号通过两根X8数据线与两个PE端口5同时连接，从而使得服务器主板***设计时，达到资源平均，均衡分配功率与PE端口5，便于服务器主板布局与布线；且DDR数据传输时，传输延时优于一个CXL端口9与单一PE端口5通过X16数据线连接的情形。
实施例5：
如图5所示，本发明提供一种实现高密度服务器内存池扩充的***，包括服务器主板板卡1和内存扩充卡2；
服务器主板板卡1上设置有第一CPU 3.1和第二CPU3.2，第一CPU 3.1和第二CPU3.2上均设有集成内存控制器4和PE端口5，每个CPU上的PE端口5数量为六个；每个CPU上集成内存控制器4的数量为六个，每个集成内存控制器4均包括第一控制单元A和第二控制单元B，每个控制单元B连接有一个集成内存6；
内存扩充卡2上设置有内存快速控制器7的数量为十二个，每个内存快速控制器7连接有一个扩充内存8；
每个内存快速控制器7设有CXL端口9；
CXL端口9为X16型号的CXL端口；
第一CPU 3.1的每个PE端口5通过一根X16数据线与对应一个内存快速控制器7的CXL端口9连接，第二CPU 3.2的每个PE端口5通过一根X16数据线与对应一个内存快速控制器7的CXL端口9连接；PE端口5与内存快速控制器7一一对应通过X16数据线连接；
第一CPU 3.1和第二CPU 3.2均设有六个UPI端口，包括第一UPI端口UPI0、第二UPI端口UPI1、第三UPI端口UPI2、第四UPI端口UPI3、第五UPI端口UPI4及第六UPI端口UPI5；第一CPU 3.1的第一UPI端口UPI0与第二CPU 3.2的第二UPI端口UPI1连接，第一CPU 3.1的第二UPI端口UPI1与第二CPU 3.2的第一UPI端口UPI0连接，第一CPU 3.1的第三UPI端口UPI2与第二CPU 3.2的第三UPI端口UPI2连接，第一CPU 3.1的第四UPI端口UPI3与第二CPU 3.2的第四UPI端口UPI3连接，第一CPU 3.1的第五UPI端口UPI4与第二CPU 3.2的第五UPI端口UPI4连接，第一CPU 3.1的第六UPI端口UPI5与第二CPU 3.2的第六UPI端口UPI5连接；UPI总线实现两个CPU之间的通信；第一CPU 3.1与第二CPU 3.2之间相互连接的两个UPI端口之间通过X24数据线进行连接；
CXL端口9可与设置在不同CPU 3的两个PE端口5同时连接，即CXL端口9的X16信号通过两根X8数据线与不同CPU 3的两个PE端口5同时连接，从而保证不同CPU3的缓存一致性，传输速率相比与同一CPU 3的PE端口5连接情形更加稳定可靠，数据延时更低，实现CPU3的PE端口5资源均衡；
原有的2U2路服务器主板板卡上每个CPU的内存控制器的内存控制单元可支持24条内存，两个CPU就是48条内存，随着CPU功能的发展，CPU的封装尺寸变大后，原有2U2路服务器主板板卡不能放下原有的48条内存了，只能放下24条内存，而24条内存不够用时，需要通过增加服务器主板板卡的方式增加内存，大大增加了成本；
本发明只需要将服务器主板板卡与内存扩充卡插接，本发明的服务器主板板卡支持2U2路服务器2颗新封装CPU+多个内存快速控制器来进行CXL内存池扩充，可根据应用场景或者使用环境来定制分配所需要扩展的内存数量及容量，相比较原有服务器***局限于一个服务器主板板卡24条内存，扩充时只能增加服务器主板板卡的方案，性价比更高，效果更好；可根据AI服务器应用场景，GPU服务器应用场景以及通用服务器应用场景进行对应的内存扩充。
实施例6：
如图6所示，本发明提供一种实现高密度服务器内存池扩充的***，包括服务器主板板卡1和内存扩充卡2；
服务器主板板卡1上设置有第一CPU 3.1和第二CPU 3.2，第一CPU 3.1和第二CPU3.2上均设有集成内存控制器4和PE端口5，每个CPU上的PE端口5数量为六个；每个CPU上集成内存控制器4的数量为六个，每个集成内存控制器4均包括第一控制单元A和第二控制单元B，每个控制单元B连接有一个集成内存6；
内存扩充卡2上设置有内存快速控制器7的数量为十二个，每个内存快速控制器7连接有一个扩充内存8；
每个内存快速控制器7设有CXL端口9；
CXL端口9为X16型号的CXL端口；
第一CPU 3.1及第二CPU 3.2均包括第一侧、第二侧、第三侧及第四侧；第一CPU3.1的集成内存控制器4设置在第一CPU 3.1的第一侧，第一CPU 3.1的第二侧设置三个PE端口5，第一CPU 3.1的第四侧设置三个PE端口5，第二CPU 3.2的第二侧设置三个PE端口，第二CPU 3.2的第四侧设置三个PE端口5；
设置在第一CPU 3.1第四侧的一个PE端口与设置在第二CPU 3.2第四侧的一个PE端口5组成第一PE端口对，每个第一PE端口对内的PE端口5对应与两个内存快速控制器7连接，且每个内存快速控制器7与该第一PE端口对内两个PE端口5均通过X8信号线连接；
设置在第一CPU 3.1第二侧的三个PE端口沿着第一CPU 3.1第一侧至第三侧的方向形成第一PE端口队列，设置在第二CPU 3.2第二侧的三个PE端口沿着第二CPU 3.2第一侧至第三侧的方向形成第二PE端口队列；
第一PE端口队列及第二PE端口队列沿着第一CPU 3.1第一侧及第二CPU3.2第三侧的方向形成PE端口队列；PE端口队列内相邻的PE端口5形成第二PE端口对，位于PE端口队列首的PE端口与位于PE端口队列尾的PE端口形成第二PE端口对，第二PE端口对内两个PE端口5对应与一个内存快速控制器7通过X8数据线连接；
第一CPU 3.1和第二CPU 3.2均设有六个UPI端口，包括第一UPI端口UPI0、第二UPI端口UPI1、第三UPI端口UPI2、第四UPI端口UPI3以及第五UPI端口UPI4；第一CPU 3.1的第一UPI端口UPI0与第二CPU 3.2的第二UPI端口UPI1连接，第一CPU 3.1的第二UPI端口UPI1与第二CPU 3.2的第一UPI端口UPI0连接，第一CPU 3.1的第三UPI端口UPI2与第二CPU 3.2的第三UPI端口UPI2连接，第一CPU 3.1的第四UPI端口UPI3与第二CPU 3.2的第四UPI端口UPI3连接，第一CPU 3.1的第五UPI端口UPI4与第二CPU 3.2的第五UPI端口UPI4连接，第一CPU 3.1的第六UPI端口UPI5与第二CPU 3.2的第六UPI端口UPI5连接；第一CPU 3.1与第二CPU 3.1之间相互连接的两个UPI端口之间通过X24数据线进行连接；
第一CPU 3.1的六个UPI端口设置在第一CPU 3.1的第三侧，第二CPU 3.2的六个UPI端口设置在第二CPU 3.2的第一侧。
原有的2U2路服务器主板板卡上每个CPU的内存控制器的内存控制单元可支持24条内存，两个CPU就是48条内存，随着CPU功能的发展，CPU的封装尺寸变大后，原有2U2路服务器主板板卡不能放下原有的48条内存了，只能放下24条内存，而24条内存不够用时，需要通过增加服务器主板板卡的方式增加内存，大大增加了成本；
本发明只需要将服务器主板板卡与内存扩充卡插接，本发明的服务器主板板卡支持2U2路服务器2颗新封装CPU+多个内存快速控制器来进行CXL内存池扩充，可根据应用场景或者使用环境来定制分配所需要扩展的内存数量及容量，即能同时能满足CPU缓存一致性，相比较原有服务器***局限于一个服务器主板板卡24条内存，扩充时只能增加服务器主板板卡的方案，性价比更高，效果更好；可根据AI服务器应用场景，GPU服务器应用场景以及通用服务器应用场景进行对应的内存扩充。
实施例7：
如图7所示，本发明提供一种实现高密度服务器内存池扩充的方法，包括如下步骤：
S1.在服务器机柜内设置内存扩充卡，并在内存扩充卡上设置扩充内存；
S2.设置服务器主板板卡与内存扩充卡插接，从而通过内存快速控制器将CPU与扩充内存进行连接，实现内存扩充。
本发明提供的实现高密度服务器内存池扩充的方法，通过CPU与内存快速控制器配合从而实现内存扩充，且都对单一CPU及多个CPU均可使用，避免原有增加内存只能增加服务器板卡的方案，降低成本，有利于增加CPU之间的缓存一致性，CPU的PE端口资源更加均衡，最大优势的发挥CPU的性能。
实施例8：
如图8所示，本发明提供一种实现高密度服务器内存池扩充的方法，包括如下步骤：
S1.在服务器机柜内设置内存扩充卡，并在内存扩充卡上设置扩充内存；具体步骤如下：
S11.在服务器机柜内设置内存扩充卡；
S12.获取服务器内CPU数量及待扩充内存数量，根据待扩充内存数量在内存扩充卡上设置扩充内存及内存快速控制器；
S2.设置服务器主板板卡与内存扩充卡插接，从而通过内存快速控制器将CPU与扩充内存进行连接，实现内存扩充；具体步骤如下：
S21.将服务器主板板卡与内存扩充卡通过连接器插接；
S22.每个CPU与其所需的扩充内存通过内存快速控制器连接，从而实现内存扩充。
本发明的实现高密度服务器内存池扩充的方法通过服务器主板板卡与内存扩充卡插接，即可实现CPU的PE端口与内存快速控制器的插接，再连接扩充内存，从而完成内存扩充，无需增加服务器主板板卡数量，成本低。
本发明提供了内存传输速率，提高了多路服务器CPU间内存一致性，实现CPU的PE端口资源分配均衡，从而最大优势发挥CPU的性能，本发明还可应用于PC机、工控机以及存储等行业的内存扩展。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种实现高密度服务器内存池扩充的***，其特征在于，包括服务器主板板卡和内存扩充卡；
服务器主板板卡上设置有CPU，CPU设有集成内存控制器和PE端口，集成内存控制器连接有集成内存；
内存扩充卡上设置有内存快速控制器，内存快速控制器连接有扩充内存；
内存快速控制器与CPU的PE端口连接。
2.如权利要求1所述的实现高密度服务器内存池扩充的***，其特征在于，内存快速控制器设有CXL端口；
CXL端口与PE端口连接。
3.如权利要求2所述的实现高密度服务器内存池扩充的***，其特征在于，CXL端口为X16型号的CXL端口；
CXL端口与PE端口通过一根X16数据线连接。
4.如权利要求2所述的实现高密度服务器内存池扩充的***，其特征在于，CXL端口为X16型号的CXL端口；
CPU的PE端口的数量至少为两个；
其中，两个PE端口分别通过一根X8数据线与CXL端口连接。
5.如权利要求2所述的实现高密度服务器内存池扩充的***，其特征在于，CXL端口为X16型号的CXL端口；
CPU的数量至少为两个；
每个CPU的PE端口分别通过一根X8数据线与CXL端口连接。
6.如权利要求2所述的实现高密度服务器内存池扩充的***，其特征在于，CXL端口为X16型号的CXL端口；
CPU的数量为两个，包括第一CPU和第二CPU；
每个CPU设有三个集成内存控制器，每个集成内存控制器包括两个控制单元，每个控制单元与一个集成内存连接；
每个CPU的PE端口数量为六个；
内存快速控制器的数量为十二个；
每个PE端口与一个或两个内存快速控制器连接。
7.如权利要求6所述的实现高密度服务器内存池扩充的***，其特征在于，第一CPU与第二CPU通过UPI总线连接。
8.如权利要求1所述的实现高密度服务器内存池扩充的***，其特征在于，内存快速控制器设有DDR端口、第一SMBUS端口、SPI端口、第一JTAG调试端口、第一I3C端口以及第一GPIO端口；
CPU设有第二SMBUS端口、第二JTAG调试端口、第二I3C端口以及第二GPIO端口；
DDR端口与扩充内存连接，第一SMBUS端口与第二SMBUS端口连接，SPI端口连接有FLASH，第一JTAG调试端口与第二JTAG调试端口连接，第一I3C端口与第二I3C端口及扩充内存连接。
9.一种实现高密度服务器内存池扩充的方法，其特征在于，包括如下步骤：
S1.在服务器机柜内设置内存扩充卡，并在内存扩充卡上设置扩充内存；
S2.设置服务器主板板卡与内存扩充卡插接，从而通过内存快速控制器将CPU与扩充内存进行连接，实现内存扩充。
10.如权利要求9所述的实现高密度服务器内存池扩充的方法，其特征在于，步骤S1具体步骤如下：
S11.在服务器机柜内设置内存扩充卡；
S12.获取服务器内CPU数量及待扩充内存数量，根据待扩充内存数量在内存扩充卡上设置扩充内存及内存快速控制器；
步骤S2具体步骤如下：
S21.将服务器主板板卡与内存扩充卡通过连接器插接；
S22.每个CPU与其所需的扩充内存通过内存快速控制器连接，从而实现内存扩充。
CN202111080761.9A 2021-09-15 2021-09-15 一种实现高密度服务器内存池扩充的***及方法 Active CN113835487B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111080761.9A CN113835487B (zh) 2021-09-15 2021-09-15 一种实现高密度服务器内存池扩充的***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111080761.9A CN113835487B (zh) 2021-09-15 2021-09-15 一种实现高密度服务器内存池扩充的***及方法

Publications (2)

Publication Number Publication Date
CN113835487A true CN113835487A (zh) 2021-12-24
CN113835487B CN113835487B (zh) 2023-08-08

Family

ID=78959473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111080761.9A Active CN113835487B (zh) 2021-09-15 2021-09-15 一种实现高密度服务器内存池扩充的***及方法

Country Status (1)

Country Link
CN (1) CN113835487B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114020655A (zh) * 2022-01-05 2022-02-08 苏州浪潮智能科技有限公司 一种内存扩展方法、装置、设备及存储介质
CN115952126A (zh) * 2023-03-14 2023-04-11 沐曦集成电路(上海)有限公司 一种gpu处理器***
WO2024045752A1 (zh) * 2022-09-01 2024-03-07 超聚变数字技术有限公司 服务器及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008080323A1 (fr) * 2006-12-30 2008-07-10 Phoenix Microelectronics (China) Co., Ltd. Carte à puce de support de calcul haute performance, stockage en masse, transmission haut débit et nouvelle application
US20150293880A1 (en) * 2013-10-16 2015-10-15 The Regents Of The University Of California Serial bus interface to enable high-performance and energy-efficient data logging
CN111258763A (zh) * 2020-01-15 2020-06-09 阿里巴巴集团控股有限公司 一种服务器***及服务器***的控制方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008080323A1 (fr) * 2006-12-30 2008-07-10 Phoenix Microelectronics (China) Co., Ltd. Carte à puce de support de calcul haute performance, stockage en masse, transmission haut débit et nouvelle application
US20150293880A1 (en) * 2013-10-16 2015-10-15 The Regents Of The University Of California Serial bus interface to enable high-performance and energy-efficient data logging
CN111258763A (zh) * 2020-01-15 2020-06-09 阿里巴巴集团控股有限公司 一种服务器***及服务器***的控制方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114020655A (zh) * 2022-01-05 2022-02-08 苏州浪潮智能科技有限公司 一种内存扩展方法、装置、设备及存储介质
WO2024045752A1 (zh) * 2022-09-01 2024-03-07 超聚变数字技术有限公司 服务器及电子设备
CN115952126A (zh) * 2023-03-14 2023-04-11 沐曦集成电路(上海)有限公司 一种gpu处理器***
CN115952126B (zh) * 2023-03-14 2023-05-12 沐曦集成电路(上海)有限公司 一种gpu处理器***

Also Published As

Publication number Publication date
CN113835487B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN113835487A (zh) 一种实现高密度服务器内存池扩充的***及方法
CN105335327B (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
CN104202194B (zh) PCIe拓扑的配置方法和装置
TW201015338A (en) Enhancing bus efficiency in a memory system
CN105531766A (zh) 负载减小的存储模块
CN115686153B (zh) 一种内存模组及一种电子设备
CN108090014A (zh) 一种兼容NVMe的存储IO箱***及其设计方法
CN114675722A (zh) 一种内存扩展装置和一种机架
CN105159617A (zh) 一种池化存储***架构
US20220021139A1 (en) Card Edge Connector Including A Flipped Pin Foot Orientation
CN209044589U (zh) 一种三槽位pcie扩展装置
CN213276460U (zh) 一种双路服务器主板及服务器
CN110221999A (zh) 基于标准pcie实现支持gpu以及m2 ssd扩展转接卡以及实现方法
CN104199521A (zh) 一种刀片节点及其扩展方法
CN209248436U (zh) 一种扩展板卡及服务器
CN117971740B (zh) 一种内存拓展板卡和内存拓展方法
CN109669901A (zh) 一种服务器
CN205540398U (zh) 内存子卡、主板及机箱
CN213276461U (zh) 一种双路服务器主板及服务器
CN213814661U (zh) 一种基于多节点服务器的多个管理端***换连接装置
CN206877324U (zh) 一种主板及服务器
US20150016044A1 (en) Socket interposer and computer system using the socket interposer
CN209248518U (zh) 一种固态硬盘扩展板卡及服务器
CN115268581A (zh) 一种高性能计算力的ai边缘服务器***架构
CN209103234U (zh) 一种通过2u机箱支持多个gpu的主机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant