CN113810034A - 具有电荷控制元件的rf开关堆叠 - Google Patents

具有电荷控制元件的rf开关堆叠 Download PDF

Info

Publication number
CN113810034A
CN113810034A CN202110662394.7A CN202110662394A CN113810034A CN 113810034 A CN113810034 A CN 113810034A CN 202110662394 A CN202110662394 A CN 202110662394A CN 113810034 A CN113810034 A CN 113810034A
Authority
CN
China
Prior art keywords
drain
source
terminal
switch stack
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110662394.7A
Other languages
English (en)
Inventor
埃里克·S·夏皮罗
西蒙·爱德华·威拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PASSION
PSemi Corp
Original Assignee
PASSION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PASSION filed Critical PASSION
Publication of CN113810034A publication Critical patent/CN113810034A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明涉及具有电荷控制元件的RF开关堆叠。公开了解决关断状态下跨开关堆叠的不期望DC电压分布的方法和设备。所公开的设备包括电荷控制元件，该电荷控制元件对RF信号进行采样以在开关堆叠偏置电路的特定点处生成叠加电压。所提供的电压通过供应由堆叠晶体管的漏极/源极端子汲取的电流以及/或者通过吸收离开这样的晶体管的体端子的体泄漏电流，来帮助减少堆叠内的晶体管的漏极/源极/体端子上的下降电压。还公开了教导如何在偏置电路中提供合适的分接点以对RF信号进行采样的方法和技术。

Description

具有电荷控制元件的RF开关堆叠
相关申请的交叉引用
本申请可以涉及于2018年3月28日提交的、于2019年3月19日公布的题为“ACCoupling Modules For Bias Ladders”的美国专利第10,236,872 B1号，其全部内容通过引用并入本文中。
技术领域
本公开内容涉及射频(RF)开关堆叠，并且更特别地涉及用于设计包括电荷控制元件的RF开关堆叠的方法和装置。
背景技术
当设计通信***时，RF开关通常由于这样的开关堆叠的大RF功率处理要求，而以堆叠配置来实现。图1A示出了现有技术的场效应晶体管(field effect transistor，FET)开关堆叠(100)，其包括晶体管(T1，…，T4)的串联布置。如可能的情况，使用包括栅极电阻器(RG1，…，RG4)的栅极电阻梯、包括体电阻器(RB1，…，RB4)的体电阻梯以及包括漏极-源极电阻器(RDS1，…，RDS4)的漏极-源极电阻梯来偏置FET开关堆叠(100)。
在典型的操作条件下，并且当晶体管处于接通(ON)状态时，每个晶体管的栅极可以被偏置在比对应晶体管的阈值电压大的正电压(例如+3V)处，并且同一晶体管的漏极/源极/体可以被偏置在0V处。当FET开关堆叠处于关断(OFF)状态时，每个晶体管的漏极/源极可以被偏置在0V处，并且每个晶体管的栅极和体可以被偏置在负电压(例如-3V)处。如图1A所示，漏极-源极电阻梯的顶端连接至本质是直流(direct curren，DC)接地的天线或其他RF端口(RF路径)，并且同一梯的底端在接通状态和关断状态下都连接至地。同样地，并且在理想/期望的情况下，当FET开关堆叠处于关断状态时，漏极-源极梯将不会汲取任何电流或汲取可忽略的电流，这意味着晶体管(T1，…，T4)中的每一个的漏极会经历约0V的相同DC电压。
当向天线施加大RF电压时，FET开关堆叠(100)、漏极-源极电阻梯、栅极电阻梯和体电阻梯全部被设计成使RF电压在FET开关堆叠(100)之间均匀地分布。没有DC分量的RF信号不直接改变堆叠中任何点处的DC电压。然而，在操作期间，可能由于所施加的RF信号而在晶体管内生成一些电流，这可能改变DC电压分布。将每个点处的RF信号叠加在现有DC电压上。当FET开关堆叠(100)处于“关断”或非接通状态时，FET开关堆叠(100)被设计成不传导作为与所施加的RF电压同相的电流的电流的实分量。由于串联的栅极-漏极电容器Cgd、栅极-源极电容器Cgs、加上晶体管(T1，…，T4)中的每一个的漏极与源极之间的附加固有电容，晶体管堆叠表现为纯电容性阻抗。在关断状态下，只要RF电压的大小低于临界值(Vpeak)，则晶体管将不会在跨晶体管的漏极到源极施加RF电压的情况下使实电流通过。如果RF电压超过这样的值，晶体管将失效或“击穿”并且开始传导实电流。每个晶体管的Vpeak的值是漏极/源极DC电压与栅极DC电压之间的相对DC电压的函数。栅极电压相对于漏极/源极电压负的越多，Vpeak的值越高。如果体DC电压超过某个范围，则体DC电压也可以具有影响，尽管这样的影响通常较小。
由于堆叠中的每个晶体管(T1，…，T4)在击穿之前可能“阻断”的最大电压取决于栅极端子与漏极/源极端子之间的负DC电压差的量，因此可能期望使栅极端子相对于漏极/源极电压表现得较负，以增加该阻断电压。这可以通过使漏极/源极端子正得较多以及/或者使栅极网负得较多而实现。
在开关堆叠的实现方式中可能存在难以、不方便或不可能将期望DC电压施加至堆叠中的每个晶体管的情况。一个示例是：如果包括可以将栅极端子相对于漏极/源极端子偏置为负的电路太昂贵。另一示例将是：如果对于堆叠中的不同晶体管具有不同DC电压电平是有利的，因为一些晶体管可能需要比其他晶体管阻断更多的电压。第三个示例是：如果在堆叠内生成以均匀或非均匀方式干扰外部施加的电压的不期望DC电流。使用晶体管堆叠中的泄漏电流的示例，另外阐明以上提及的要点。
在实际条件下，更特别地，在关断状态期间经历大RF摆动的堆叠开关中，堆叠内的每个晶体管将生成从晶体管的漏极/源极流至体的不期望的泄漏电流。这样生成的电流在整个文档中被称为“Ibody”。参照图1A，箭头(ib1，…，ib4)指示体电流，每个体电流从对应晶体管的体向下流过体电阻梯并且沉入电力供应部(VB)。此外，并且如箭头(id1，…，id4)所指示的，电流将从天线(DC接地)和地流过漏极-源极电阻梯并且流到堆叠内的晶体管的漏极-源极。需要指出的是，由于漏极-源极电阻梯在两端都接地，因此在这样的梯中流动的电流可以如箭头(id1，…，id4)所指示的那样并且取决于电流在漏极-源极电阻梯内的位置而遵循向下或向上的不同的方向。为了另外阐明泄漏电流的流动，参照图1A’，其中示出了从晶体管的漏极和源极端子流至体端子的泄漏电流。
作为上面已经描述的结果，不期望泄漏电流Ibody在整个开关堆叠中的流动修改了跨这样的开关堆叠上的DC电压分布。换言之，各种开关堆叠节点将经历与偏置电路将在不存在这种泄漏电流的情况下提供给这样的节点的DC偏置电压不同的不期望DC偏置电压。在整个公开内容中，体泄漏电流对整个堆叠的DC偏置电压分布的不期望效应被称为“去偏置”效应。
另外参照图1A，从体流至电力供应部(VB)的泄漏电流将引起跨体电阻梯的电阻器的电压降，并且因此，与没有泄漏电流的理想/期望情况相比，晶体管中的每一个的体将经历较少的负电压。在栅极电阻梯和体电阻梯分离的情况下，栅极电压也不会受到跨FET开关堆叠的泄漏电流循环的影响。另一方面，从DC接地到晶体管的漏极/源极的泄漏电流的流动生成跨漏极-源极电阻梯的电阻器的电压降，并且因此，与0V DC的理想/期望情况相比，晶体管的漏极/源极将经历较多的负电压。在栅极电压保持相同的情况下，这意味着与理想/期望场景相比，栅极-源极电压将负得较少，从而引起晶体管的功率处理的劣化。在下文中，将使用数值示例另外阐明这一点。
图1B至图1C分别示出了图1A的FET开关堆叠(100)，其中，在关断状态下，栅极和体电阻梯两者都被偏置为例如具有-3V的负DC电压，并且漏极-源极电阻梯通过端口连接至DC地。
图1B表示假设没有体泄漏电流的理想/期望情况。如可以在图1B中看出的，所有晶体管的漏极都偏置在0V处，栅极和体都是在-3V处，并且实际上没有DC电流流过电阻梯。这是理想/期望的情况。
由于漏极到栅极之间的峰值电势差，因此Ibody存在。从峰值电压生成载波。空穴通过体离开，电子通过漏极/源极离开。虽然生成是脉冲的，但是它在输出途中被电阻和电容滤波。另一方面，图1C示出了跨堆叠的DC电压分布如何改变，从而引起开关堆叠内的泄漏电流的流动。例如，晶体管(T1，…，T4)的漏极现在分别经历(-0.2V、-0.4V、-0.2V、0V)的DC电压，而不是全部都位于如图1B中所指示的期望的0V的DC电压处。另外如图1C所示，由于Ibody从漏极-源极梯的顶部和底部朝向梯的中心的流动，中间的晶体管经历漏极电压的最大变化。
继续相同的示例，并且对于体电压，晶体管(T1，…，T4)的体可以经历(-2.6V、-2.2V、-1.9V、-1.5V)的电压，而不是全部处于期望的-3V的电压处。这由图2的曲线(101，102)进一步示出，图2的曲线(101，102)分别表示针对开关堆叠的晶体管的漏极和体的示例性DC平均电压分布图(profile)，其参照堆叠中的晶体管的位置绘制。如从曲线图(101)可以注意到，并且如先前所提及，与理想/期望情况相比，由于漏极-源极电阻梯内的不期望电流“Ibody”的流动，在堆叠的中间的晶体管经历DC漏极电压的最大偏差。关于晶体管的体，如图2的曲线图(102)所示，对于越靠近堆叠的顶部定位的晶体管，与期望电压的偏差越大。
减少如上所述的跨偏置电阻器的不期望电压降的一种方式是减小所有偏置电阻器值。这是以整体电路性能劣化为代价的。首先，作为实现较小偏置电阻的结果，开关堆叠在关断状态(Roff)下的等效电阻将较小。这将引起电路的品质因数(Q)的劣化。其次，偏置电阻越小，开关堆叠的截止频率越高，这从整体开关性能的观点来看也是不期望的。换言之，存在开关堆叠的功率处理与诸如Q和截止频率的整个***性能参数之间的折衷，这样的折衷在将开关堆叠设计为RF通信***的一部分时带来了挑战。
发明内容
如以上所提及的，在操作条件期间——更特别地在开关堆叠处于关断状态时——在这样的开关堆叠中生成的不希望的电流可能改变跨开关堆叠的期望DC电压分布的平衡。需要有效且实用的解决方案来消除对电压分布的这样的不期望的影响。
继续参考如以上所提及的体泄漏电流情况，当FET开关堆叠处于关断状态时，存在与体泄漏电流Ibody的存在相关联的两个问题：
1.泄漏电流生成问题：需要负电力供应部来生成和处理在开关内循环的这样的电流。与不会存在泄漏电流的理想/期望场景中的接近零电流相比，该电流要大得多。这导致更昂贵的设计，至少从芯片上所需空间的观点来看是这样。
2.偏置电压分布问题：体泄漏电流的流动改变了跨堆叠的电压分布，导致开关堆叠内的晶体管的功率处理能力降低。
本公开内容中描述的方法和设备解决了如上所述的电压分布不平衡的问题，并且更特别地，解决了与体泄漏电流的不期望的流动相关联的偏置电压分布问题。如稍后将详述的，所公开的方法和设备允许通过在这样的开关堆叠中的特定点处提供一些局部电荷支持来增加FET开关堆叠中的偏置电阻值。
根据本公开内容的第一方面，提供了一种FET开关堆叠，该FET开关堆叠包括：串联连接的多个场效应晶体管(FET)；以及漏极-源极电阻梯，其包括串联连接的多个漏极-源极电阻器网络，每个漏极-源极电阻器网络跨多个FET中的对应FET的漏极和源极连接；其中：多个FET在一端处连接至射频(radio frequency，RF)端子，并且在另一端处连接至第一参考电压；多个FET包括第一FET和第二FET，第一FET的源极端子连接至第二FET的漏极端子；多个漏极-源极电阻器网络包括第一漏极-源极电阻器网络和第二漏极-源极电阻器网络，该第一漏极-源极电阻器网络跨第一FET的漏极端子和源极端子连接，该第二漏极-源极电阻器网络跨第二FET的漏极端子和源极端子连接；第一漏极-源极电阻器网络包括两个或更多个漏极-源极电阻器，从而提供第一漏极-源极电阻器网络的第一分接点；并且第二漏极-源极电阻器网络包括两个或更多个漏极-源极电阻器，从而提供第二漏极-源极电阻器网络的第二分接点，FET开关堆叠还包括：一个或更多个漏极-源极电荷控制元件，其包括第一漏极-源极电荷控制元件，该第一漏极-源极电荷控制元件连接至第一分接点和第二分接点并且耦接至第一FET的源极端子和第二FET的漏极端子。
根据本公开内容的第二方面，公开了一种将FET开关堆叠的偏置电压朝向跨FET开关堆叠的期望DC电压分布驱动的方法，该方法包括：根据射频(RF)信号跨FET开关堆叠生成RF电压源；从生成的RF电压源在FET开关堆叠内生成电压；使用所生成的电压来创建期望DC电压分布。
在本申请的说明书、附图和权利要求中提供本公开内容的其他方面。
附图说明
图1A、图1B和图1C示出了现有技术的FET开关堆叠。
图1A’示出了具有从漏极端子和源极端子流向体端子的泄漏电流的现有技术晶体管。
图2示出了现有技术的曲线图，其示出了处于关断状态并且经历RF摆动的FET开关堆叠中的漏极DC偏置电压和体DC偏置电压相对于位置的变化。
图3示出了根据本公开内容的实施方式的示例性开关堆叠。
图4A至图4C示出了根据本公开内容的实施方式的示例性控制元件。
图5A至图5B示出了根据本公开内容的实施方式的电压波形。
图6A至图6C示出了根据本公开内容的实施方式的示例性控制元件。
图7A至图7B示出了图3的开关堆叠的部分。
具体实施方式
图3示出了根据本公开内容的实施方式的FET开关堆叠(300)。FET开关堆叠(300)包括：串联连接的多个晶体管(T1，…，T4)，包括栅极电阻器(RG1，…，RG5)的栅极电阻梯，包括体电阻器(RB1，RB11，RB12，R6’，R6…，RB31，RB32，R4’，R4，RB2)的体电阻梯，以及包括漏极-源极电阻器(RDS11，RDS12，R3’，R3，…，RDS41，RDS42)的漏极-源极电阻梯。电阻梯基本上用于对FET开关堆叠中的每个晶体管的栅极/源极/漏极/体端子进行偏置。FET开关堆叠(300)耦接至顶侧上的天线或RF端口(RF路径)以接收RF信号，并且在另一端连接至可以是地的参考电压。栅极电阻梯在一端耦接至天线，并且另在一端连接至参考电压(VG)。类似地，体电阻梯在一端耦接至天线并且在另一端连接至参考电压(VB)。
栅极电阻梯还可以包括将顶部栅极电阻器(RG5)耦接至天线的串联电容器(Cg)。类似地，体电阻梯还包括将顶部体电阻器(RB2)耦接至天线的串联电容器(Cb)。电容器(Cb)是可选的，这意味着还可以设想根据本公开内容的其中不采用电容器(Cb)的实施方式。然而，电容器(Cb)的存在有益于FET开关堆叠(300)的整体性能。如在以上并入的美国专利第10,236,872B1号中详细描述的，该电容器具有实际上消除耦接至天线的顶部晶体管(T4)两端的RF负载的益处。这将使得能够更均匀/平衡地划分跨梯的电压，以及减小(存在于整个电路中的)寄生电容对跨体电阻梯的RF电压的均匀划分的负面影响。
如图3所示，漏极-源极偏置电阻器和体偏置电阻器可以各自包括电阻器的组合，或者可替选地可在中间点(例如，中点)连接(accessible)。如稍后更详细地描述的，用于向每个晶体管的漏极/源极/体提供偏置电压的偏置电阻器可以被分成两个串联连接的电阻器，以贯穿漏极-源极电阻梯和体电阻梯提供分接点，同时保持对相应晶体管的DC偏置功能。根据本公开内容的教示，所提供的分接点可以用于对RF信号进行采样以局部地生成可以改善跨开关堆叠的DC电压的分布的电荷。
为了进一步阐明这一点，并且作为示例，图3中的电阻器(RDS21，RDS22)的串联组合用于在提供分接点(Tpd2)的同时对晶体管(T2)的漏极/源极进行DC偏置。与此一致并且如图3所示，FET开关堆叠(300)还包括漏极-源极电阻梯侧的分接点(Tpd1，…，Tpd4)以及体电阻梯侧的分接点(Tpb1，…，Tpb4)。
继续参照图3，FET开关堆叠(300)还包括与漏极-源极电阻梯耦接的第一多个电荷控制元件(301，302，303)以及与体电阻梯耦接的第二多个电荷控制元件(304，305，306)。每个电荷控制元件包括用于将电荷控制元件耦接至对应电阻梯的端子(N，P，Ix，Ix’)。例如，在漏极-源极电阻梯侧，电荷控制元件(302)的端子(P，N)分别连接至对应的分接点(Tpd3，Tpd2)，端子(Ix)连接至电阻器(RDS31，R2)的中间点，并且端子(Ix’)连接至电阻器(RDS22，R2’)的中间点。另外，电阻器(R2，R2’)的中间点分别连接至对应晶体管(T3，T2)的源极和漏极。作为另一示例，在体电阻梯侧，电荷控制元件(305)的端子(P，N)连接至对应的分接点(Tpb3，Tpb2)。另外，电阻器(RB31，R5)的中间点连接至元件(305)的端子(Ix)，电阻器(RB22，R5’)的中间点连接至元件(305)的端子(Ix’)，并且电阻器(R5，R5’)的中间点连接至对应晶体管(T3)的体端子。当FET开关堆叠(300)处于关断状态时，并且如上所提及的，每个电荷控制元件的主要功能是在对应分接点处对RF摆动进行采样。考虑到前面描述的体泄漏电流的示例，采样的电压可以用于例如将具有适当极性的DC电压进行重新分布，以减少堆叠内对应晶体管的漏极端子的下降并且减少体端子的上升。根据本公开内容的实施方式，FET开关堆叠(300)可以包括仅以下之一：a)电荷控制元件(301，302，303)或b)电荷控制元件(304，305，306)或两者的组合。根据本公开内容的各种实施方式，电阻器(R1，R1’，…，R6，R6’)中的一些或全部可以具有零电阻，即它们可以被短路。
在下文中，并且使用本公开内容的示例性实施方式描述了电荷控制元件的功能的细节。下文还将描述电荷控制元件的如下应用：利用一个或更多个以上提及的电阻梯中的RF电压信号来生成DC电压差，该DC电压差可以被策略性地沿施加有电压的梯叠加在现有电压分布上。通过在i)连接至FET开关堆叠的梯内的某些端子与ii)没有连接至FET开关堆叠的梯内的某些端子之间创建电压差，可以实现连接至FET开关堆叠的端子的更期望的电压分布，并且因此，实现跨FET开关堆叠的期望DC电压分布。
图4A示出了根据本公开内容的教示的电荷控制元件(400A)，电荷控制元件(400A)构成了图(3)的电荷控制元件(301，302，303)中的任一者的示例性实现方式。图4A的电荷控制元件包括二极管(Dx，Dx’)、电阻器(Rx，Rx’)和电容器(Cx，Cx’)。在操作条件下，当开关堆叠处于关断状态时，二极管(Dx)在每个RF摆动的正半周期期间处于接通状态并且在同一摆动的另一(负)半周期期间处于关断状态。另一方面，二极管(Dx’)在每个RF摆动的负周期期间处于接通状态并且在同一RF摆动的另一(正)半周期期间处于关断状态。
现在将参照图5A，其中，曲线(500A)表示例如图3中具有如图4A所示的电荷控制元件的晶体管(T3)的漏极端子在电荷控制元件被应用于这样的漏极端子的情况下的状态与电荷控制元件没有被应用于这样的漏极端子的情况下的状态之间的电压差。这样的电压差具有DC平均电压(501)，因此说明相对于不具有这样的元件的实现方式，电荷控制元件的存在提高了漏极上的电压。本领域技术人员将认识到，在不分散FET开关堆叠的功能并且通过在分接点处对RF摆动进行采样的情况下，晶体管的漏极端子的DC电压被拉得较高以克服如前所述的下降问题或跨电路的不期望电压分布。
图4B示出了根据本公开内容的实施方式的电荷控制元件(400B)，电荷控制元件(400B)构成了漏极-源极电阻梯侧的电荷控制元件的另一示例性实现方式。晶体管(Tx)与电阻器(R41，R42)的组合用作具有与图4A的二极管(Dx)相同极性的二极管。电阻器(R41，R42)的电阻值将指示二极管的I-V曲线的拐点位置以及这样的曲线的一般形状。作为示例而非限制，R41可以为开路并且R42可以为短路，尽管对于这样的电阻器并且取决于应用可以设想其他电阻值。类似地，晶体管(Tx’)与电阻器(R41’，R42’)的组合用作具有与图4A的二极管(Dx’)相同极性的二极管。电阻器(R41’，R42’)的电阻值将指示这样的二极管的I-V曲线的拐点位置及其I-V曲线的一般形状。图4B中所示的电荷控制元件(400B)的操作原理与关于图4A的示例性电荷控制元件(400A)所描述的操作原理类似。
图4C示出了电荷控制元件(400C)，电荷控制元件(400C)构成了图3的控制元件(301，302，303)的又一示例性实现方式。电荷控制元件(400C)包括二极管(Dx)、电容器(Cx)和电阻器(Rx)。如图4C所示，端子(Ix’)没有进行内部连接。在操作条件下，当开关堆叠处于关断状态时，二极管(Dx)在每个RF摆动的正半周期期间处于接通状态并且在同一摆动的另一(负)半周期期间处于关断状态。
与图5A所示的类似，图5B示出了曲线(500A)，曲线(500A)表示例如图3中具有如图4A所示的电荷控制元件的晶体管(T3)的漏极端子在电荷控制元件被应用于这样的漏极端子的情况下的状态与电荷控制元件没有被应用于这样的漏极端子的情况下的状态之间的电压差。这样的电压差具有平均DC电压(502)，这意味着与电荷控制元件(400A，400B)的情况类似，晶体管的漏极端子被拉得较高以抵消如前所述的电路上的不期望电压分布。
图6A至图6C示出了图3的电荷控制元件(304，305，306)的示例性实现方式。如前所述，由于诸如体泄漏电流的损害，图3中的晶体管的体端子的DC电压电平可能高于预期，从而导致整个电路的不期望DC电压分布。
图6A的电荷控制元件(600A)的操作原理与其对应部分(counterpart)即图4A的电荷控制元件(400A)的操作原理类似，除了图6A的二极管具有与其图4A中的对应部分相反的极性。考虑到这样的相反极性，图3的晶体管的体端子与其对应分接点之间的电压差此时具有负DC值，并且作为结果，晶体管的体端子被拉得较低以克服如上所述的跨电路的不期望DC电压分布。
图6B的电荷控制元件(600B)的操作原理与其对应部分即图4B的电荷控制元件(400B)的操作原理类似，除了在电荷控制元件(600B)中使用的晶体管是与图4B中的对应部分不同的NMOS晶体管，所述对应部分是PMOS晶体管。作为这样的差异的结果，图3的晶体管的体端子与其对应分接点之间的电压差具有负DC值。作为结果，晶体管的基极端子被拉得较低以克服如上所述的跨电路的不期望DC电压分布。
图6C的电荷控制元件(600C)的操作原理与其对应部分即图4C的电荷控制元件(400C)的操作原理类似，除了图6C的二极管具有与其在图4C中的对应部分相反的极性。考虑这样的差异，图3的晶体管的体端子与其对应分接点之间的电压差此时将具有负DC值，作为结果，晶体管的体端子被拉得较低以克服如上所述的跨电路的不期望DC电压分布。
参照图4A至图4C和图6A至图6C，根据本公开内容的教示，电容器(Cx)是可选的，这意味着可以在不使用任何电容器的情况下实现电荷控制元件。
进一步参照图4A至图4C和图6A至图6C，在典型的操作条件下，电容器(Cx)可以在完整RF摆动期间充电和放电，而不存储电荷。在某些应用中，例如在体泄漏电流不是问题的情况下，可以实现较大的漏极-源极电阻，使得在完整RF摆动期间，电容器(Cx)不会被完全放电，并且作为结果而存储电荷，从而用作电池。在这种情况下，在操作条件下，当开关堆叠处于关断状态时，二极管(Dx)在每个RF摆动的半个周期期间处于接通状态并且在同一摆动的另一半周期期间处于关断状态。电容器(Cx)在二极管(Dx)接通的半个周期期间充电，在二极管(Dx)关断的另一半周期期间保持其电荷。换言之，电容器(Cx)基本上可以用作向对应的分接点馈送电荷的电池，从而降低对应晶体管的漏极/体的电压降。根据本公开内容的实施方式，二极管(Dx)可以使用FET晶体管实现。
继续前面段落中提及的相同应用，为了进一步阐明控制元件的操作细节，参照图7A，图7A示出了图3的FET开关堆叠(300)在漏极-源极电阻梯侧的部分，其中，控制元件(302)使用图4C的实施方式实现。不失一般性，为了简单起见，此处假设电阻器(R2，R2’)被短路。图7A的二极管(Dx)在RF摆动的上摆期间接通并且在下摆期间关断。当二极管(Dx)导通时，电容器(Cx)被充电并且具有如图5A所示的极性。箭头(501)示出了对电容器(Cx)充电的电流的方向。类似地，电容器(Cx)用作生成正电压的电池以克服如前所述的跨电路的不期望电压分布。作为结果，例如，分别减少晶体管(T2，T3)的漏极/源极端子的低下降。
本领域技术人员将认识到，为了提供抵消漏极端子下降所需的电荷，在分接点(Tpd3)处独立地对RF摆动进行采样，并且不分散晶体管(T3)的操作。本领域技术人员还将认识到，借助于控制元件，不期望的漏极端子电压分布至少部分地从漏极-源极端子迁移到实际上对开关堆叠的一般功能没有直接影响的分接点。
图7B示出了图3的FET开关堆叠(300)在体电阻梯侧的部分，其中，控制元件(305)使用图6C的实施方式实现。不失一般性，并且为了简单起见，此处假设电阻器(R5，R5’，R6，R6’)全部被短路。在操作条件下，当开关堆叠处于关断状态时，电容器(Cx)驱动RF摆动。图7B的二极管(Dx)在每个RF摆动的上摆期间接通并且在下摆期间关断。图7B的电容器(Cx)在上摆期间以所示极性充电。箭头(502)示出了对电容器(Cx)充电的电流的流动方向。类似地，电容器(Cx)用作在体电阻梯内生成负电压的电池，从而致使对应晶体管(T3)的体端子的高电压下降减少。
所有与体电阻梯的电压生成相关的先前描述和附图同样适用于栅极电阻梯。针对体电阻梯的分接点和电荷控制元件的相同增加可以应用于具有相同极性的栅极电阻梯。因此，分接点和电荷控制元件的应用可以在电阻梯中被连接至晶体管栅极的点处生成比将在不存在电荷控制元件的情况下存在的负电压更负的电压。
对于许多应用，在开关堆叠中的晶体管的栅极上具有更负的电压改善了开关堆叠在关断或非导通状态下的功率处理。这可以包括向开关堆叠中的晶体管的栅极施加负电压。存在没有可用的负电压并且生成负电压的成本高的应用。对于这些应用，在栅极电阻梯上应用电荷控制元件可以生成被施加至晶体管的栅极的负电压，而无需单独生成负电压供应或不存在单独生成负电压供应的成本。
根据本公开内容的实施方式设计的开关堆叠可以实现为集成电路芯片或电子模块的一部分，其中，集成电路芯片或电子模块是通信设备的一部分。还可以设想根据本公开内容的其他实施方式，其中，所公开的开关堆叠是电子电路或电子模块或通信设备的RF前端的一部分。
根据本公开内容的其他实施方式：
·图3的FET开关堆叠(300)可以包括两个或更多个晶体管。
·图3的FET开关堆叠(300)可以包括在漏极-源极电阻梯侧和/或在体电阻梯侧实现的一个或更多个电荷控制元件。换言之，每一侧的一个或更多个电荷控制元件的数目可以大于或等于一且小于晶体管的数目。一个或更多个电荷控制元件可以在对应电阻梯的任何位置处实现。例如，电荷控制元件可以被实现为更靠近电阻梯的顶部、底部或中部或其组合。
·可以采用具有相同或不同组成部分或其组合的电荷控制元件来设计开关堆叠。
·参考电压(VB，VG)可以提供负电压。
·参考电压(VB，VG)可以提供相同或不同的电压值。
·参考电压(VB，VG)可以由一个或更多个偏置控制电路控制，以在FET开关堆叠的关断和接通状态期间提供适当的电压值。
贯穿本公开内容，出于描述本发明的目的，以分路配置方式呈现了示例性FET开关堆叠，其中，FET开关堆叠在天线或RF端口(RF路径)与参考电压(例如，地)之间实现。还可以设想根据本公开内容的如下实施方式，其中，FET开关堆叠可以在电子电路的任意两点之间以串联配置或除分路配置之外的任何配置方式实现。
如本公开内容中所使用的，术语“MOSFET”意指具有绝缘栅并且包括金属或类金属、绝缘体和半导体结构的任何场效应晶体管(FET)。术语“金属”或“类金属”包括至少一种导电材料(例如，铝、铜或其他金属、或高掺杂的多晶硅、石墨烯或其他电导体)，“绝缘体”包括至少一种绝缘体材料(例如，硅氧化物或其他介电材料)，并且“半导体”包括至少一种半导体材料。
对于本领域的普通技术人员应当明显的是，可以实现本发明的各种实施方式以满足各种各样的规格。除非上面另有说明，否则对合适的元件值的选择是关乎设计选择的问题，并且本发明的各种实施方式可以以任何合适的IC技术(包括但是不限于MOSFET结构)实现，或者以混合或者分立电路形式实现。集成电路的实施方式可以使用任何合适的基板和工艺来制造，包括但不限于标准的体硅、硅绝缘体上硅(SOI)和蓝宝石上硅(SOS)。除非上面另有说明，否则本发明可以其他晶体管技术实现，例如，双极、GaAs HBT、GaN HEMT、GaAspHEMT和MESFET技术。然而，上述发明构思对于基于SOI的制造工艺(包括SOS)和具有类似特性的制造工艺特别有用。基于SOI工艺或SOS工艺的CMOS制造使得电路能够具有低功耗、由于FET堆叠而在操作期间承受高功率信号的能力、良好的线性度以及高频操作(即，高达及超过50GHz的射频)。单片IC实现特别有用，因为通过精心设计，寄生电容通常可以保持为低(或最小，在所有单元上保持均匀，从而允许对寄生电容进行补偿)。
可以取决于特定的规格和/或实现技术(例如，NMOS、PMOS或CMOS，以及增强模式或者耗尽模式的晶体管器件)来调整电压电平或者反转电压和/或逻辑信号的极性。例如，可以通过调整器件尺寸、串联“堆叠的”部件(特别是FET)以承受较大电压以及/或者使用并联的多个部件以处理较大电流，来调整部件电压、电流和功率处理能力。可以添加附加电路部件以增强所公开电路的能力和/或在不显著改变所公开电路的功能的情况下提供附加功能。
已经描述了本发明的许多实施方式。应当理解，在不脱离本发明的精神和范围的情况下可以进行各种修改。例如，以上描述的步骤中的一些步骤可以与顺序无关，并且因此可以以与所描述的顺序不同的顺序执行。此外，以上描述的步骤中的一些步骤可以是可选的。可以以重复、串行或并行的方式来执行关于以上标识的方法描述的各种活动。
应当理解，前述描述旨在进行说明而不是限制本发明的范围，本发明的范围由所附权利要求书的范围限定，并且其他实施方式也在权利要求书的范围内。(注意，用于权利要求元素的括号标记是为了易于引用这样的元素，并且其本身并不指示元素的特定所需排序或枚举；此外，这样的标记可以在从属权利要求中重复使用作为对附加元素的引用，而不被认为是开始冲突的标记序列)。

Claims (43)

1.一种FET开关堆叠，包括：
串联连接的多个场效应晶体管FET；以及
漏极-源极电阻梯，其包括串联连接的多个漏极-源极电阻器网络，每个漏极-源极电阻器网络跨所述多个FET中的对应FET的漏极和源极连接；
其中：
所述多个FET在一端处连接至第一射频RF端子；
所述多个FET包括第一FET和第二FET，所述第一FET的源极端子连接至所述第二FET的漏极端子；
所述多个漏极-源极电阻器网络包括第一漏极-源极电阻器网络和第二漏极-源极电阻器网络，所述第一漏极-源极电阻器网络跨所述第一FET的漏极端子和源极端子连接，所述第二漏极-源极电阻器网络跨所述第二FET的漏极端子和源极端子连接；
所述第一漏极-源极电阻器网络包括两个或更多个漏极-源极电阻器，从而提供所述第一漏极-源极电阻器网络的第一分接点；并且
所述第二漏极-源极电阻器网络包括两个或更多个漏极-源极电阻器，从而提供所述第二漏极-源极电阻器网络的第二分接点，
所述FET开关堆叠还包括：
一个或更多个漏极-源极电荷控制元件，其包括第一漏极-源极电荷控制元件，所述第一漏极-源极电荷控制元件连接至所述第一分接点和所述第二分接点并且耦接至所述第一FET的源极端子和所述第二FET的漏极端子。
2.根据权利要求1所述的FET开关堆叠，其被配置成在所述第一RF端子处耦接至RF信号，并且被配置成使用所述第一漏极-源极电阻器网络的所述第一分接点与所述第二漏极-源极电阻器网络的所述第二分接点之间的RF电压。
3.根据权利要求2所述的FET开关堆叠，其中，所述第一漏极-源极电荷控制元件被配置成使用所述第一漏极-源极电阻器网络的所述第一分接点与所述第二漏极-源极电阻器网络的所述第二分接点之间的所述RF电压来向所述第一FET的源极端子和所述第二FET的漏极端子供应第一电流。
4.根据权利要求1所述的FET开关堆叠，其中：
所述第一漏极-源极电荷控制元件包括第一端子、第二端子和第三端子，其中：
所述第一端子连接至所述第一漏极-源极电阻器网络的所述第一分接点；
所述第二端子连接至所述第二漏极-源极电阻器网络的所述第二分接点；并且
所述第三端子耦接至所述第一FET的源极端子以供应所述第一电流。
5.根据权利要求4所述的FET开关堆叠，其中，所述第一漏极-源极电荷控制元件包括第一二极管和第一电荷控制电阻器，其中：
所述第一二极管的阳极连接至所述第一漏极-源极电荷控制元件的所述第一端子；
所述第一电荷控制电阻器在一端处连接至所述第一二极管的阴极，并且在另一端处连接至所述第一漏极-源极电荷控制元件的所述第三端子。
6.根据权利要求5所述的FET开关堆叠，其中：
在所述RF信号的上摆期间，所述第一二极管导通；以及
在所述RF信号的下摆期间，所述第一二极管不导通。
7.根据权利要求5所述的FET开关堆叠，其中，所述第一漏极-源极电荷控制元件还包括第二二极管和第二电荷控制电阻器，其中：
所述第二二极管的阳极连接至所述第一漏极-源极电荷控制元件的所述第二端子；
所述第二电阻器在一端处连接至所述第二二极管的阴极，并且在另一端处连接至所述第一漏极-源极电荷控制元件的第四端子。
8.根据权利要求7所述的FET开关堆叠，其中，所述第三端子连接至所述第四端子。
9.根据权利要求7所述的FET开关堆叠，其中，
在所述RF信号的上摆期间，所述第一二极管导通，并且所述第二二极管不导通；以及
在所述RF信号的下摆期间，所述第一二极管不导通，并且所述第二二极管导通。
10.根据权利要求7所述的FET开关堆叠，其中，所述第一二极管和所述第二二极管各自均使用二极管连接的FET与一个或更多个电阻器的组合来实现。
11.根据权利要求7所述的FET开关堆叠，其中，所述第一漏极-源极电荷控制元件包括第一电容器。
12.根据权利要求11所述的FET开关堆叠，其中，所述第一电容器被配置成在所述RF信号的上摆期间进行充电。
13.根据权利要求11所述的FET开关堆叠，其中，所述第一电容器具有第一电容器端和第二电容器端，所述第一电容器端连接至所述第一漏极-源极电荷控制元件的所述第二端子，所述第二电容器端连接至所述第一二极管的阴极。
14.根据权利要求13所述的FET开关堆叠，其中，所述第一漏极-源极电荷控制元件还包括第二电容器，所述第二电容器在一端处连接至所述第一漏极-源极电荷控制元件的所述第一端子，并且在另一端处连接至所述第二二极管的阴极。
15.根据权利要求1所述的FET开关堆叠，其中，所述多个FET中的每个FET包括体端子，所述FET开关堆叠还包括体电阻梯，所述体电阻梯包括串联连接的多个体电阻器网络，每个体电阻器网络跨所述FET开关堆叠的对应的相邻晶体管的体端子连接。
16.根据权利要求15所述的FET开关堆叠，其中：
所述多个体电阻器网络包括第一体电阻器网络，所述第一体电阻器网络包括两个或更多个体电阻器，从而提供所述第一体电阻器网络的第一分接点；并且
所述多个体电阻器网络包括第二体电阻器网络，所述第二体电阻器网络包括两个或更多个体电阻器，从而提供所述第二体电阻器网络的第二分接点。
17.根据权利要求16所述的FET开关堆叠，还包括：
一个或更多个体电荷控制元件，其包括第一体电荷控制元件，所述第一体电荷控制元件连接至所述第一体电阻器网络的第一分接点和所述第二体电阻器网络的第二分接点，
其中，所述第一体电荷控制元件被配置成在所述第一体电阻器网络的第一分接点处使用RF电压源，从而从所述第一FET的所述体端子吸收电流。
18.根据权利要求1所述的FET开关堆叠，其中，
所述多个FET晶体管包括除所述第一FET和所述第二FET外的附加FET晶体管，并且所述多个漏极-源极电阻器网络包括除所述第一漏极-源极电阻器网络和所述第二漏极-源极电阻器网络外的对应的附加漏极-源极电阻器网络，每个附加漏极-源极电阻器网络跨相应的附加FET的漏极端子和源极端子连接。
19.根据权利要求18所述的FET开关堆叠，
其中，每个附加漏极-源极电阻器网络包括两个或更多个附加漏极-源极电阻器，从而提供所述漏极-源极电阻梯的附加分接点。
20.根据权利要求19所述的FET开关堆叠，其中，所述一个或更多个漏极-源极电荷控制元件是多个漏极-源极电荷控制元件，所述多个漏极-源极电荷控制元件包括除了所述第一漏极-源极电荷控制元件之外的漏极-源极电荷控制元件，并且被配置成在所述漏极-源极电阻梯的所述附加分接点处对所述RF电压源进行采样，从而供应由所述附加FET的漏极端子和源极端子汲取的附加电流。
21.根据权利要求17所述的FET开关堆叠，其中，
所述多个FET包括除所述第一FET和所述第二FET外的附加FET，并且
所述多个体电阻器网络包括除所述第一体电阻器网络和所述第二体电阻器网络外的对应的附加体电阻器网络，每个附加体电阻器网络跨相应的两个相邻FET的体端子连接。
22.根据权利要求21所述的FET开关堆叠，其中，每个附加体电阻器网络包括两个或更多个附加体电阻器，从而提供所述体电阻梯的附加分接点。
23.根据权利要求22所述的FET开关堆叠，其中，所述一个或更多个体电荷控制元件是多个体电荷控制元件，所述多个体电荷控制元件包括除了所述第一体电荷控制元件之外的体电荷控制元件，并且被配置成在所述体电阻梯的所述附加分接点处对所述RF电压源进行采样，从而吸收由所述多个FET的对应FET的体端子生成的附加电流。
24.根据权利要求17所述的FET开关堆叠，其中：
所述第一体电荷控制元件包括第一端子、第二端子和第三端子，其中：
所述第一端子连接至所述体电阻梯的第一分接点；
所述第二端子连接至所述体电阻梯的第二分接点；并且
所述第三端子耦接至所述第一FET的体端子。
25.根据权利要求24所述的FET开关堆叠，所述第一体电荷控制元件还包括第一二极管和第一电阻器，其中：
所述第一二极管的阴极连接至所述第一体电荷控制元件的所述第二端子，并且
所述第一电阻在一端处连接至所述第一二极管的阳极，并且在另一端处连接至所述第一体电荷控制元件的所述第三端子。
26.根据权利要求25所述的FET开关堆叠，其中：
在所述RF信号的下摆期间，所述第一二极管导通，以及
在所述RF信号的上摆期间，所述第一二极管不导通。
27.根据权利要求25所述的FET开关堆叠，其中，所述第一体电荷控制元件还包括第二二极管和第二电阻器，其中：
所述第二二极管的阴极连接至所述第一体控制元件的所述第一端子，并且
所述第二电阻在一端处连接至所述第二二极管的阳极，并且在另一端处连接至所述第一体控制元件的第四端子。
28.根据权利要求27所述的FET开关堆叠，其中，所述第四端子连接至所述第三端子。
29.根据权利要求27所述的FET开关堆叠，其中：
在所述RF信号的上摆期间，所述第二二极管导通，并且所述第一二极管不导通；以及
在所述RF信号的下摆期间，所述第二二极管不导通，并且所述第一二极管导通。
30.根据权利要求27所述的FET开关堆叠，其中，所述第一二极管和所述第二二极管各自均使用二极管连接的FET与一个或更多个电阻器的组合来实现。
31.根据权利要求27所述的FET开关堆叠，其中，所述第一体电荷控制元件包括第一电容器。
32.根据权利要求31所述的FET开关堆叠，其中，所述第一电容器被配置成在所述RF信号的下摆期间进行充电。
33.根据权利要求31所述的FET开关堆叠，其中，所述第一电容器在一端处连接至所述第一体控制元件的所述第一端子，并且在另一端处连接至所述第一二极管的阳极。
34.根据权利要求33所述的FET开关堆叠，还包括第二电容器，所述第二电容器在一端处连接至所述第一体电荷控制元件的所述第二端子，并且在另一端处连接至所述第二二极管的阳极。
35.根据权利要求15所述的FET开关堆叠，其中，所述体电阻梯在一端处通过与所述多个体电阻器串联连接的体电阻梯电容耦接至所述第一RF端子，并且在另一端处耦接至第一参考电压。
36.根据权利要求35所述的FET开关堆叠，还包括栅极电阻梯，所述栅极电阻梯包括串联连接的多个栅极电阻器，并且其中，所述栅极电阻梯连接至第二参考电压并且经由栅极电阻梯电容器耦接至所述第一RF端子。
37.根据权利要求36所述的FET开关堆叠，其中，所述第一参考电压和所述第二参考电压经由偏置控制电路来控制。
38.根据权利要求37所述的FET开关堆叠，其中：
所述第一参考电压和所述第二参考电压在地与负电压之间。
39.根据权利要求1所述的FET开关堆叠，其中，所述第一FET的漏极端子连接至所述RF端子。
40.根据权利要求1所述的FET开关堆叠，其中，所述多个FET在另一端处连接至参考电压。
41.根据权利要求1所述的FET开关堆叠，其中，所述多个FET在另一端处连接至第二RF端子。
42.根据权利要求40所述的FET开关堆叠，其中，所述第二FET的源极端子连接至所述参考电压。
43.一种将FET开关堆叠的偏置电压朝向跨所述FET开关堆叠的期望DC电压分布驱动的方法，所述方法包括：
根据射频RF信号跨所述FET开关堆叠生成RF电压源；
从所生成的RF电压源在所述FET开关堆叠内生成电压；
使用所生成的电压来创建所述期望DC电压分布。
CN202110662394.7A 2020-06-15 2021-06-15 具有电荷控制元件的rf开关堆叠 Pending CN113810034A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/902,032 2020-06-15
US16/902,032 US11569812B2 (en) 2020-06-15 2020-06-15 RF switch stack with charge control elements

Publications (1)

Publication Number Publication Date
CN113810034A true CN113810034A (zh) 2021-12-17

Family

ID=78826031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110662394.7A Pending CN113810034A (zh) 2020-06-15 2021-06-15 具有电荷控制元件的rf开关堆叠

Country Status (3)

Country Link
US (2) US11569812B2 (zh)
CN (1) CN113810034A (zh)
WO (1) WO2021257602A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11463087B2 (en) 2020-07-31 2022-10-04 Psemi Corporation Methods and devices to generate gate induced drain leakage current sink or source path for switch FETs
US11601126B2 (en) 2020-12-11 2023-03-07 Psemi Corporation RF switch stack with charge redistribution
US11671090B2 (en) 2020-07-31 2023-06-06 Psemi Corporation Switch FET body current management devices and methods
US11923838B2 (en) 2022-06-17 2024-03-05 Psemi Corporation Inductive drain and/or body ladders in RF switch stacks

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023079617A (ja) * 2021-11-29 2023-06-08 株式会社東芝 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843280B2 (en) 2006-12-01 2010-11-30 Samsung Electro-Mechanics Company Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
JP2010010728A (ja) 2008-06-24 2010-01-14 Renesas Technology Corp 半導体集積回路装置および高周波電力増幅モジュール
US8970278B2 (en) 2010-04-27 2015-03-03 Rf Micro Devices, Inc. High power FET switch
JP5996378B2 (ja) 2012-11-01 2016-09-21 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
US20150171860A1 (en) 2013-11-13 2015-06-18 Skyworks Solutions, Inc. Circuits and methods for improved quality factor in a stack of transistors
US20160085256A1 (en) 2014-02-18 2016-03-24 Acco Body Biasing for RF Switch Optimization
US9438223B2 (en) * 2014-05-20 2016-09-06 Qualcomm Incorporated Transistor based switch stack having filters for preserving AC equipotential nodes
US9515651B2 (en) 2014-06-19 2016-12-06 Triune Ip Llc Galvanically isolated switch system
US10044349B2 (en) * 2016-01-08 2018-08-07 Qorvo Us, Inc. Radio frequency (RF) switch with on and off switching acceleration
US10250251B1 (en) 2018-02-07 2019-04-02 Infineon Technologies Ag RF sensor in stacked transistors
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
KR102034620B1 (ko) 2018-05-17 2019-11-18 베렉스 주식회사 와이어 본딩 기생 인덕터 효과를 이용한 고 격리도 특성을 갖는 rf 스위치
US10680599B1 (en) 2019-04-03 2020-06-09 Infineon Technologies Ag RF switch with compensation
US10715133B1 (en) 2019-05-30 2020-07-14 Qorvo Us, Inc. Radio frequency switch
US11463087B2 (en) 2020-07-31 2022-10-04 Psemi Corporation Methods and devices to generate gate induced drain leakage current sink or source path for switch FETs
WO2022035603A1 (en) 2020-07-31 2022-02-17 Psemi Corporation Switch fet body current management devices and methods
US20220038097A1 (en) 2020-07-31 2022-02-03 Psemi Corporation Switch fet body current management devices and methods
US11671090B2 (en) 2020-07-31 2023-06-06 Psemi Corporation Switch FET body current management devices and methods
US11601126B2 (en) 2020-12-11 2023-03-07 Psemi Corporation RF switch stack with charge redistribution

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11463087B2 (en) 2020-07-31 2022-10-04 Psemi Corporation Methods and devices to generate gate induced drain leakage current sink or source path for switch FETs
US11671090B2 (en) 2020-07-31 2023-06-06 Psemi Corporation Switch FET body current management devices and methods
US11601126B2 (en) 2020-12-11 2023-03-07 Psemi Corporation RF switch stack with charge redistribution
US11923838B2 (en) 2022-06-17 2024-03-05 Psemi Corporation Inductive drain and/or body ladders in RF switch stacks

Also Published As

Publication number Publication date
US20210391858A1 (en) 2021-12-16
US11569812B2 (en) 2023-01-31
US20230208417A1 (en) 2023-06-29
WO2021257602A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US11870431B2 (en) AC coupling modules for bias ladders
US10886911B2 (en) Stacked FET switch bias ladders
CN113810034A (zh) 具有电荷控制元件的rf开关堆叠
KR102544761B1 (ko) 데드-타임 제어를 위한 타이밍 제어기
US10862473B2 (en) Positive logic switch with selectable DC blocking circuit
US10476484B2 (en) Positive logic digitally tunable capacitor
US10523195B1 (en) Mixed style bias network for RF switch FET stacks
CN114629479A (zh) Fet开关堆叠电路、rf开关堆叠电路、方法和通信***
US11264984B2 (en) Single supply RF switch driver
CN111971899A (zh) 具有可选dc阻断电路的正逻辑开关
US20220038097A1 (en) Switch fet body current management devices and methods
US20210211127A1 (en) High Power Positive Logic Switch
KR20230043983A (ko) 스위치 fet 바디 전류 관리 장치 및 방법
US9912332B2 (en) Semiconductor device
WO2023287560A1 (en) Gate resistor bypass for rf fet switch stack
US20200051973A1 (en) Tunable Capacitive Compensation for RF Switch FET Stacks
US20240136909A1 (en) Enhanced Gate Driver
WO2018129057A1 (en) Low distortion rf switch

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination