CN113806240A - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN113806240A
CN113806240A CN202110214668.6A CN202110214668A CN113806240A CN 113806240 A CN113806240 A CN 113806240A CN 202110214668 A CN202110214668 A CN 202110214668A CN 113806240 A CN113806240 A CN 113806240A
Authority
CN
China
Prior art keywords
page
memory
read operation
wordline
erase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110214668.6A
Other languages
English (en)
Inventor
申大锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113806240A publication Critical patent/CN113806240A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开涉及一种具有提高的操作速度的存储装置，该存储装置包括存储块和突然断电管理器。连接到字线的存储块作为超级块的一部分。突然断电管理器与存储块通信，并且被配置为响应于突然断电：1)在字线之中选择参考字线，以将字线分组为使用参考字线限定的字线区域，2)对连接到参考字线的页面执行读取操作，以确定连接到参考字线的页面的状态，3)基于读取操作的结果，在字线区域之中选择第一擦除页面搜索区域，并且4)确定位于第一擦除页面搜索区域中的编程页面和擦除页面之间的边界处的第一擦除页面。

Description

存储装置及其操作方法
相关申请的交叉引用
本专利文件要求于2020年6月12日提交的申请号为10-2020-0071379的韩国专利申请的优先权和权益，该韩国专利申请通过引用全部并入本文。
技术领域
本公开技术的各个实施方案总体涉及一种电子装置，并且更特别地，涉及一种存储装置及其操作方法。
背景技术
存储装置是指被配置为永久或临时存储数据的电子组件。每个存储装置可以包括一个或多个存储介质以存储数据并且基于来自主机装置的请求进行操作。主机装置的示例包括计算机、智能电话、智能平板或其他各种电子装置。该存储装置可以包括用于存储数据的存储介质，并且可以进一步包括用于控制该存储介质以存储或检索数据的存储器控制器。可以基于存储介质的类型对存储装置进行分类。例如，用作存储介质的存储器装置被分类为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是仅当供应电力时才能保留其数据的存储器装置。因此，这种易失性存储器装置在没有电源的情况下会丢失其数据。易失性存储器装置的示例包括静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。
非易失性存储器装置是即使在没有电源的情况下也可以保留其数据的存储器装置。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEROM)或闪速存储器。
发明内容
实施例提供一种具有提高的操作速度的存储装置及其操作方法。
根据所公开技术的一个方面，提供了一种存储装置，包括：多个存储块，连接到多个字线，作为超级块的一部分；以及突然断电管理器，与多个存储块通信，并且被配置为响应于突然断电：1)在多个字线之中选择参考字线，以将多个字线分组为使用参考字线限定的多个字线区域，2)对连接到参考字线的页面执行读取操作，以确定连接到参考字线的页面的状态，3)基于读取操作的结果，在多个字线区域之中选择第一擦除页面搜索区域，并且4)确定位于第一擦除页面搜索区域中的编程页面和擦除页面之间的边界处的第一擦除页面。
根据所公开技术的另一方面，提供了一种用于控制存储器装置的存储器控制器，该存储器装置包括：多个存储块，连接到多个字线，作为超级块的一部分，该存储器控制器包括：突然断电控制器，与多个存储块通信，并且被配置为响应于突然断电：1)在多个字线之中选择参考字线，以将多个字线分组为使用参考字线限定的多个字线区域，2)对包括在多个存储块中并且连接到参考字线的页面执行读取操作，以确定页面的状态，3)基于读取操作的结果，在多个字线区域之中选择第一擦除页面搜索区域，并且4)确定位于第一擦除页面搜索区域中的编程页面和擦除页面之间的边界处的第一擦除页面；以及突然断电状态寄存器，联接到突然断电控制器并与该突然断电控制器通信，并且被配置为存储与突然断电相关联的突然断电状态信息。
根据所公开技术的又一方面，提供了一种用于操作存储装置的方法，该存储装置控制超级块的操作，该超级块包括连接到多个字线的多个存储块，该方法包括：检测中断向存储装置供应电力的突然断电的发生；在多个字线之中选择参考字线，以将多个字线分组为使用参考字线限定的字线区域；对连接到参考字线的页面执行读取操作，以将连接到参考字线的页面中的每一个的状态确定为擦除状态或编程状态；在字线区域之中选择第一擦除页面搜索区域；并且确定位于第一擦除页面搜索区域中的编程页面和擦除页面之间的边界处的第一擦除页面。
附图说明
现在将在下文中参照附图更充分地描述示例实施例；然而，它们可以以不同的形式实现，并且不应该被解释为限于本文所阐述的实施例。相反，提供这些实施例以使得本公开将是彻底且完整的，并且将向本领域技术人员充分地传达示例实施例的范围。
在附图中，为了清楚说明，可以夸大尺寸。将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件，或者也可以存在一个或多个中间元件。在整个公开中相同的附图标记表示相同的元件。
图1是示出根据所公开技术的实施例的存储装置的示图。
图2是示例性地示出图1所示的存储器控制器与多个存储器装置之间的连接关系的示图。
图3是示出超级块、超级页面或条带的概念的示图。
图4是示出图3所示的超级块的另一实施例的示图。
图5是示出根据所公开技术的实施例的确定第一擦除页面搜索区域的示例的示图。
图6是示出在确定了图5所示的第一擦除页面搜索区域之后确定第一擦除页面的示例的示图。
图7是示出根据所公开技术的实施例的确定第一擦除页面搜索区域的另一示例的示图。
图8是示出根据所公开技术的实施例的确定第一擦除页面搜索区域的又一示例的示图。
图9是示出根据所公开技术的实施例的突然断电管理器的示图。
图10A是示出读取操作中的三层单元的电压分布的示图。
图10B是示出读取操作中的单层单元的电压分布的示图。
图11是示出根据所公开技术的实施例的读取操作的另一示例的示图。
图12A是示出根据常规技术的擦除页面搜索操作所需的时间的示图。
图12B是示出根据所公开技术的实施例的擦除页面搜索操作所需的时间的示图。
图13是示出根据所公开技术的实施例的存储装置的操作方法的流程图。
图14是示出根据所公开技术的实施例的用于确定第一擦除页面搜索区域的方法的流程图。
图15是示出根据所公开技术的实施例的用于确定第一擦除页面搜索区域的方法的流程图。
图16是示出图1所示的存储器装置的示图。
图17是示出图16所示的存储块之中的任意一个存储块的结构的示图。
图18是示出图1所示的存储器控制器的示图。
图19是示出根据所公开技术的实施例应用存储装置的存储卡***的框图。
图20是示例性地示出根据所公开技术的实施例应用存储装置的固态驱动器(SSD)***的框图。
图21是示出根据所公开技术的实施例应用存储装置的用户***的框图。
具体实施方式
本文所公开的具体结构或功能描述仅是说明性的，以用于描述根据所公开技术的概念的实施例。根据所公开技术的概念的实施例可以以各种形式实施，并且不能被解释为限于本文所阐述的实施例。
图1是示出根据所公开技术的实施例的存储装置的示图。
参照图1，存储装置50可以包括存储器装置100和用于控制存储器装置100的操作的存储器控制器200。存储装置50可以用于根据来自诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐***的主机300的请求来存储和检索数据。
根据作为主机300与存储装置50之间的通信接口的主机接口，存储装置50可以被制造为各种类型的存储装置中的任意一种。例如，存储装置50可以利用诸如以下的多种类型的存储装置中的任意一种来实施：固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、记忆棒等。
存储装置50可以被制造为各种封装类型中的任意一种。例如，存储装置50可以被制造为诸如以下的各种封装类型中的任意一种：堆叠封装(POP)、***级封装(SIP)、片上***(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)或晶圆级堆叠封装(WSP)。
存储器装置100可以提供存储待处理的数据和/或待运行的指令的存储空间。存储器装置100可以包括从存储器装置100读取和向存储器装置100写入所需的逻辑，并且可以响应于来自存储器控制器200的请求而操作。存储器装置100可以包括存储器单元阵列(未示出)，该存储器单元阵列包括被配置为在其中存储数据的多个存储器单元。
存储器单元中的每一个可以以各种方式操作以存储数据。在一些实施方案中，存储器单元可以存储单个位或多个位的信息。在一些实施方案中，存储器单元可以用作存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)以及存储四个数据位的四层单元(QLC)中的任意一种。
存储器单元阵列(未示出)可以包括多个存储块。每个存储块可以包括多个页面，并且每个页面对应于多个存储器单元。一个存储块可以包括多个页面。在所公开技术的实施例中，读取操作和编程(写入)操作基于页面执行，擦除操作基于块执行。
在实施例中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功率双倍数据速率***(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移扭矩随机存取存储器(STT-RAM)等。在本专利文件中，为了便于描述，将在假设存储器装置100是NAND闪速存储器的情况下进行描述。
通过向存储器控制器200提供命令/地址信号，存储器控制器200可以基于来自用户/主机的请求访问存储器装置100。在一些实施方案中，存储器装置100可以从存储器控制器200接收命令CMD和执行或运行命令CMD的地址ADDR，并且可以访问通过地址ADDR所选择的存储器装置100的区域。存储器装置100可以对通过地址ADDR所选择的区域执行由命令CMD所指示的操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作中，将数据写入存储器装置100的由地址ADDR所标识的区域(例如，存储器单元区域)。在读取操作中，从存储器装置100的由地址ADDR所标识的区域读取数据。在擦除操作中，从存储器装置100的由地址ADDR所标识的区域擦除数据。
存储器控制器200可以控制存储装置50的全部操作。
当向存储装置50施加电力时，存储器控制器200可以运行固件(FW)。当存储器装置100是闪速存储器装置时，FW可以包括：主机接口层(HIL)，用于控制与主机300的通信；闪存转换层(FTL)，用于控制主机与存储器装置100之间的通信；以及闪存接口层(FIL)，用于控制与存储器装置100的通信。
在实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且将LBA转换成物理块地址(PBA)，该物理块地址表示要向其写入数据或从其读取数据的存储器单元在存储器装置100中的位置。在本说明书中，可以以相同的含义使用LBA和“逻辑地址”或“逻辑的地址”。在本说明书中，可以以相同的含义使用PBA和“物理地址”。
存储器控制器200可以基于来自主机300的请求控制存储器装置100以执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器装置100提供编程命令、PBA和数据。在读取操作中，存储器控制器200可以向存储器装置100提供读取命令和PBA。在擦除操作中，存储器控制器200可以向存储器装置100提供擦除命令和PBA。
在实施例中，存储器控制器200可以不管来自主机300的任何请求而自主地生成命令、地址和数据，并且将该命令、地址和数据传输到存储器装置100。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据，该命令、地址和数据用于执行读取操作和编程操作，伴随执行损耗均衡、读取回收、垃圾收集等。
在实施例中，存储器控制器200可以同时控制多于一个的存储器装置100。存储器控制器200可以根据交错技术控制存储器装置，以便提高操作性能。交错技术可以通过在给定时间范围执行多于一个的操作来提高***性能。例如，交错方案可以通过将与存储器装置相关联的队列的一部分和与另一存储器装置相关联的另一队列的一部分交错来同时对两个或更多个存储器装置100执行操作。
在实施例中，存储器控制器200可以包括突然断电管理器210。
当发生突然断电时，突然断电管理器210检测到突然断电的发生，并且执行突然断电恢复操作。
突然断电恢复操作可以是或者包括识别在发生突然断电之前已经执行了编程操作的页面的操作以及连续执行该编程操作的另一操作。
例如，当存储器装置100正在执行编程操作时，可能会发生突然断电。当供应给存储装置500的电力突然或意外中断时，可能会发生突然断电。当在发生突然断电之后再次向存储装置50供应电力时，突然断电管理器210可以执行突然断电恢复操作。
当发生突然断电时，突然断电管理器210可以确定在编程操作期间被写入数据的页面。因此，突然断电管理器210可以确定存储块中包括的每个页面的编程状态或擦除状态。突然断电管理器210可以搜索第一擦除页面。擦除页面是指没有任何数据存储在其中或仅具有擦除数据的空白页面，并且编程页面是指包括编程数据的页面。第一擦除页面可以对应于作为擦除页面中的一个并且与存储数据的编程页面相邻的擦除页面。为了搜索第一擦除页面，突然断电管理器210可以对相应存储块中包括的页面之中的一些页面执行读取操作。
在一些实施方案中，突然断电管理器210可以控制存储器装置100以对存储块中包括的特定页面执行读取操作。当从读取操作读取的数据包括编程数据时，可以将相应页面确定为编程页面。当从读取操作读取的数据仅包括擦除数据时，可以将相应页面确定为擦除页面。
当发生突然断电时，突然断电管理器210可以控制超级块中包括的多个存储块以执行读取操作。可以对用于将连接到多个存储块的多个字线划分为多个字线区域的多个参考字线中的每一个执行读取操作。在一些实施方案中，对字线执行读取操作可以包括例如通过将读取电压施加到字线来使用字线执行读取操作。
在实施例中，突然断电管理器210可以控制多个存储块以对多个存储块中的每一个中的多个参考字线之中的不同参考字线执行读取操作。突然断电管理器210可以通过使用交错技术来控制多个存储块以对多个存储块中的每一个中的不同参考字线执行并行读取操作。
将参照稍后将描述的图5来详细描述控制多个存储块以对多个参考字线中的每一个并行执行读取操作的操作。
而且，突然断电管理器210可以确定第一擦除页面搜索区域，该第一擦除页面搜索区域包括与位于编程页面和擦除页面之间的边界处的第一擦除页面相对应的字线。第一擦除页面搜索区可以是多个字线区域中的一个。
第一擦除页面搜索区域可以是用于执行擦除页面搜索操作的区域。例如，第一擦除页面搜索区域可以包括至少一个字线。
在一些实施方案中，突然断电管理器210可以基于多个参考字线的读取数据来确定与多个参考字线相对应的页面的状态，并且基于所确定的页面状态，确定多个字线区域之中的第一擦除页面搜索区域。所确定的页面状态可以是编程状态和擦除状态中的一个。将参照稍后将描述的图5、图7和图8来详细描述确定第一擦除页面搜索区域的操作。
突然断电管理器210可以在第一擦除页面搜索区域中的多个存储块中包括的多个页面之中确定第一擦除页面。
在一些实施方案中，突然断电管理器210可以控制多个存储块以对第一擦除页面搜索区域中包括的至少一个字线执行读取操作。突然断电管理器210可以基于第一擦除页面搜索区域中包括的至少一个字线的读取数据来确定与第一擦除页面搜索区域中包括的至少一个字线相对应的页面的状态，并且基于所确定的页面状态来确定第一擦除页面。
在实施例中，当与编程页面相对应的第一字线和与擦除页面相对应的第二字线彼此相邻时，突然断电管理器210可以将与第二字线相对应的页面确定为第一擦除页面。在这种情况下，第一字线和第二字线在第一擦除页面搜索区域中包括的多个字线之中。将参照稍后将描述的图6来详细描述确定第一擦除页面的操作。
主机300可以使用诸如以下各种通信方式中的至少一种与存储装置50通信：通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机***接口(SCSI)、火线、***组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)或低负载DIMM(LRDIMM)。
图2是示例性地示出图1所示的存储器控制器与多个存储器装置之间的连接关系的示图。
参照图2，存储器控制器200可以通过多个通道CH1和CH2连接到多个存储器装置(存储器装置_11至存储器装置_24)。本领域普通技术人员可以理解的是，可以将通道的数量或连接到每个通道的存储器装置的数量修改为各种数量。在本示例中，假设通过两个通道将存储器控制器200连接到存储器装置，并且将四个存储器装置连接到每个通道。
为了便于描述，将描述连接到第一通道CH1的存储器装置_11、存储器装置_12、存储器装置_13和存储器装置_14的操作。应当理解的是，连接到另一通道CH2的存储器装置(存储器装置_21至存储器装置_24)也像存储器装置_11、存储器装置_12、存储器装置_13和存储器装置_14一样进行操作。
存储器装置_11至存储器装置_14可以共同连接到第一通道CH1。存储器装置_11至存储器装置_14可以通过第一通道CH1与存储器控制器200通信。由于存储器装置_11至存储器装置_14通过第一通道CH1共同连接，因此一次仅一个存储器装置可以与存储器控制器200通信。然而，可以同时执行由存储器装置_11至存储器装置_14中的每一个在内部执行的操作。
使用多个存储器装置的存储装置可以通过使用图1中描述的交错技术来提高性能。出于交错技术的目的，可以以通道和通路为单位管理存储器装置。为了使连接到每个通道的存储器装置的并行化最大化，存储器控制器200可以以通道和通路为单位分布和分配连续的逻辑存储器区域。
例如，存储器控制器200可以通过第一通道CH1将命令、包括地址的控制信号和数据传输到存储器装置_11。在存储器装置_11正在对其中包括的存储器单元中所接收到的数据进行编程时，存储器控制器可以将命令、包括地址的控制信号和数据传输到存储器装置_12。
在图2中，多个存储器装置可以构成四个通路WAY1至WAY2。第一通路WAY1可以包括存储器装置_11和存储器装置_21。第二通路WAY2可以包括存储器装置_12和存储器装置_22。第三通路WAY3可以包括存储器装置_13和存储器装置_23。第四通路WAY4可以包括存储器装置_14和存储器装置_24。
通道CH1和CH2中的每一个可以是共享和使用连接到相应通道的存储器装置的信号总线。
尽管在图2中已经描述了以2-通道/4-通路结构的交错，但是随着通道的数量变大并且随着通路的数量变大，交错可以变得更有效率。
图3是示出超级块、超级页面或条带的概念的示图。
参照图3，四个存储器装置，即存储器装置_11至存储器装置_14可以共同连接到第一通道CH1。
在图3中，每个存储器装置可以包括多个平面。然而，为了便于描述，在本说明书中假设一个存储器装置包括一个平面的情况。存储器装置中的每一个(存储器装置_11至存储器装置_14)中包括的一个平面可以包括第一至第n存储块BLK1至BLKn，并且一个存储块可以包括第一至第k页面Page 1至Page k。
存储器控制器200可以以超级块为单位来控制包括共同连接到一个通道的多个存储器装置的存储块。例如，存储器装置_11至存储器装置_14中包括的第一存储块BLK1可以构成第一超级块Super Block 1。因此，连接到第一通道CH1的存储器装置_11至存储器装置_14可以包括第一至第n超级块Super Block 1至Super Block n。
一个超级块可以配置有多个条带Stripe。条带Stripe可以与术语“超级页面”一起使用。
一个条带或超级页面可以包括多个页面。例如，分别包括在第一超级块SuperBlock 1中包括的多个第一存储块BLK1中的第一页面Page 1可以构成第一条带Stripe 1或第一超级页面Super Page 1。
因此，可以在一个超级块中包括第一至第k条带，Stripe 1至Stripe k。可选地，可以在一个超级块中包括第一至第k超级页面，Super Page1至Super Page k。
当将数据存储在存储器装置_11至存储器装置_14中时或当读取存储器装置_11至存储器装置_14中存储的数据时，存储器控制器200可以以条带为单位或以超级页面为单位来存储或读取数据。
在实施例中，在存储器控制器200中，可以对超级块中包括的第一至第k条带Stripe 1至Stripe k之中的、与较低数字相对应的页面进行编程。
例如，存储器控制器200可以将数据存储在第一条带Stripe 1中包括的多个第一页面Page 1中。随后，当多个第一页面Page 1中不存在待存储数据的任何空间时，存储器控制器200可以将数据存储在多个第一存储块中包括的多个第二页面中。因此，控制器200可以通过上述方式从超级块中包括的第一至第k条带Stripe 1至Stripe k顺序地存储数据。
图4是示出图3所示的超级块的另一实施例的示图。
参照图4，存储器装置_11表示参照图2描述的多个存储器装置(存储器装置_11至存储器装置_14)之中的存储器装置_11。
存储器装置_11可以包括多个平面Plane 1至Plane 4。一个平面可以包括多个存储块BLK1至BLKi(i是正整数)。尽管在图4中已经描述了存储器装置_11包括四个平面的情况，但是一个存储器装置中包括的平面的数量不限于图4所示的实施例。
平面可以是用于独立地执行编程操作、读取操作或擦除操作的单位。因此，对于每个平面，存储器装置_11可以包括地址解码器120和读取/写入电路(未示出)，将稍后对其进行描述。
在实施例中，超级块SUPBK可以包括分别包括在一个存储器装置中包括的多个平面中的存储块之中的、不同平面中包括的至少两个存储块。以超级块SUPBK为单位存储数据的存储器装置_11可以对多个平面Plane至Plane 4同时执行操作(多平面操作)。
在存储装置50将数据顺序地存储在超级块中包括的多个页面Page 1至Page k中时，可能会发生突然断电。存储装置50可以通过存储器控制器200中包括的突然断电管理器210来执行突然断电恢复操作。
在常规技术中，通过使用二进制搜索方法来搜索第一擦除页面。二进制搜索方法在使多个字线二进制化的同时搜索第一擦除页面。然而，在二进制搜索方法中，随着存储块中包括的字线的数量变大，擦除页面搜索操作的速度变慢。
为了解决该问题，根据所公开技术的实施例的存储装置50使用二进制方法，同时执行针对多个存储块的每一个中的擦除页面搜索的读取操作。将参照图5至图8对此进行详细描述。
图5是示出根据所公开技术的实施例的确定第一擦除页面搜索区域的示例的示图。
在图5中，假设一个超级块包括连接到16个字线WL1至WL16的四个存储块BLK1至BLK4，并且每个存储块包括16个页面Page 1至Page 16。然而，这样的数字，例如，字线、存储块和页面中的每一个的数量仅是示例，并且其他实施方案也是可能的。
在图5中，假设存储块BLK1至BLK4的每一个中包括的第一至第五页面Page 1至Page 5是编程页面，并且第六至第十六页面Page 6至Page 16是擦除页面。
参照图5，突然断电管理器210可以确定多个参考字线，该多个参考字线成为用于将多个字线划分为多个字线区域的参考。字线区域意为包括至少一个字线的区域。
在一些实施方案中，突然断电管理器210可以确定参考字线以最小化擦除页面搜索操作。例如，突然断电管理器210可以确定多个参考字线，以使得各个字线区域中包括的字线的数量彼此相同。
在实施例中，可以将多个参考字线确定为字线，使得各个字线区域中包括的字线的数量之间的差值变得最小。
例如，根据连接到多个存储块的字线的数量，各个字线区域中包括的字线的数量可以不相同。在一些实施方案中，突然断电管理器210可以确定多个参考字线，使得各个字线区域中包括的字线的数量之间的差值变得最小。
例如，突然断电管理器210可以将待在第一存储块BLK1中执行读取操作的参考字线确定为第四字线WL4，将待在第二存储块BLK2中执行读取操作的参考字线确定为第七字线WL7，将待在第三存储块BLK3中执行读取操作的参考字线确定为第十字线WL10，并且将待在第四存储块BLK4中执行读取操作的参考字线确定为第十三字线WL13。
多个字线WL1至WL16可以被多个参考字线WL4、WL7、WL10和WL13划分为总共五个字线区域Zone 1至Zone 5。具体地，多个字线区域Zone 1至Zone 5之中的第一字线区域Zone1可以包括第一至第三字线WL1至WL3，多个字线区域Zone 1至Zone 5之中的第二字线区域Zone 2可以包括第五和第六字线WL5和WL6，多个字线区域Zone 1至Zone 5之中的第三字线区域Zone 3可以包括第八和第九字线WL8和WL9，多个字线区域Zone 1至Zone 5之中的第四字线区域Zone 4可以包括第十一和第十二字线WL11和WL12，并且多个字线区域Zone 1至Zone 5之中的第五字线区域Zone 5可以包括第十四至第十六字线WL14至WL16。
当计算分别包括在第一至第五字线区域Zone 1至Zone 5中的字线数量之间的差值时，最大差值被计算为1。因此，可以通过多个参考字线WL4、WL7、WL10和WL13使分别包括在多个字线区域Zone1至Zone 5中的字线数量之间的差值最小。
因此，通过上述方式确定了多个参考字线，从而可以使在擦除页面搜索操作中对字线执行读取操作的次数最小化。
同时，尽管在上述实施例中已经描述了多个参考字线包括第四字线WL4、第七字线WL7、第十字线WL10和第十三字线WL13的情况，但是可以对多个参考字线中包括的字线进行各种修改。
在确定了多个参考字线WL4、WL7、WL10和WL13之后，突然断电管理器210可以控制第一至第四存储块BLK1至BLK4以对第一至第四存储块BLK1至BLK4中的多个参考字线WL4、WL7、WL10和WL13中的每一个执行读取操作。
具体地，突然断电管理器210可以控制第一至第四存储块BLK1至BLK4以对第一至第四存储块BLK1至BLK4中的不同参考字线执行读取操作。例如，突然断电管理器210可以控制第一至第四存储块BLK1至BLK4以对第一存储块BLK1中的第四字线WL4执行读取操作，对第二存储块BLK2中的第七字线WL7执行读取操作，对第三存储块BLK3中的第十字线WL10执行读取操作，并且对第四存储块BLK4中的第十三字线WL13执行读取操作。
在第一存储块BLK1中，可以将读取电压Vread施加到第四字线WL4，并且可以将通过电压Vpass施加到其他字线。类似地，在第二、第三和第四存储块BLK2、BLK3和BLK4中，可以将读取电压施加到第七字线WL7、第十字线WL10和第十三字线WL13，并且可以将通过电压施加到其他字线。
另外，突然断电管理器210可以根据交错技术来控制第一至第四存储块BLK1至BLK4以对第一至第四存储块BLK1至BLK4中的不同参考字线执行并行读取操作。可以并行执行对第一存储块BLK1中的第四字线WL4的读取操作，对第二存储块BLK2中的第七字线WL7的读取操作，对第三存储块BLK3中的第十字线WL10的读取操作以及对第十三字线WL13的读取操作。
因此，突然断电管理器210控制待并行执行的多个参考字线的读取操作，从而可以减少执行这些操作所需的时间。
在一些实施方案中，通过考虑在超级块中从第一页面至第十六页面顺序地编程多个页面，当已经确定多个页面之中的特定页面被编程时，可以认为在页面数量高于特定页面的页面数量的页面之中存在第一擦除页面。此外，当确定特定页面被擦除时，可以认为在页面数量低于特定页面的页面数量的页面之中存在第一擦除页面。
在实施例中，当基于多个参考字线中的每一个的读取数据确定在与多个参考字线相对应的多个页面中包括至少一个编程页面和至少一个擦除页面时，突然断电管理器210可以确定字线区域之中的第一擦除页面搜索区域，使得第一擦除页面搜索区域包括与编程页面相对应的参考字线和与擦除页面相对应的参考字线。
例如，突然断电管理器210可以分别从第一至第四存储块BLK1至BLK4获取关于多个参考字线WL4、WL7、WL10和WL13的读取数据。突然断电管理器210可以将对应于第四字线WL4的第四页面Page4确定为编程页面，将分别对应于第七字线WL7、第十字线WL10和第十三字线WL13的第七页面Page 7、第十页面Page 10和第十三页面Page 13确定为擦除页面。随后，由于对应于多个参考字线WL4、WL7、WL10和WL13的页面包括编程页面(对应于参考字线W4)和擦除页面(对应于参考字线WL7、WL10和WL13)，因此突然断电管理器210可以将第二字线区域Zone 2确定为第一擦除页面搜索区域。由与对应于编程页面的第四页面Page 4相对应的第四字线WL4和与对应于擦除页面的第七页面Page 7相对应的第七字线WL7形成第一擦除页面搜索区域。
图6是示出在确定了图5所示的第一擦除页面搜索区域之后确定第一擦除页面的示例的示图。
在图6中，假设一个超级块包括连接到16个字线WL1至WL16的四个存储块BLK1至BLK4，并且每个存储块包括16个页面Page 1至Page 16。然而，例如字线、存储块和页面中的每一个的数量的这些数量仅是示例，并且在一些实施例中可以进行修改。
在实施例中，突然断电管理器210可以控制多个存储块以对多个存储块中的第一擦除页面搜索区域中包括的多个字线执行并行操作，并且基于第一擦除页面搜索区域中包括的多个字线中的每一个的读取数据来确定第一擦除页面。
在一些实施方案中，突然断电管理器210可以在被确定为多个字线区域Zone 1至Zone 5之中的第一擦除页面搜索区域的第二字线区域Zone 2中确定第一擦除页面。突然断电管理器210可以控制存储块BLK1至BLK4以对第二字线区域Zone 2中包括的第五字线WL5和第六字线WL6中的每一个执行读取操作。例如，突然断电管理器210可以控制存储块BLK1至BLK4以并行执行对第一存储块BLK1中的第五字线WL5的读取操作和对第二存储块BLK2中的第六字线WL6的读取操作。在第一存储块BLK1中，可以将读取电压施加到第五字线WL5，并且可以将通过电压施加到其他字线。以相同的方式，在第二存储块BLK2中，可以将读取电压施加到第六字线WL6，并且可以将通过电压施加到其他字线。
随后，由于在第二字线区域Zone 2中包括的多个字线之中，对应于编程页面的第五字线WL5和对应于擦除页面的第六字线WL6彼此相邻，因此突然断电管理器210可以将与第六字线WL6相对应的第六页面Page 6确定为第一擦除页面。
图7是示出根据所公开技术的实施例的确定第一擦除页面搜索区域的另一示例的示图。
与图5不同，假设图7中所示的一个超级块中包括的多个存储块BLK1至BLK4中包括的第一至第十三页面Page 1至Page 13是编程页面，而第十四至第十六页面Page 14至Page16是擦除页面。
参照图7，在使用参考字线执行读取操作时，将与多个参考字线相对应的所有页面确定为编程页面。在这种情况下，突然断电管理器210可以确定多个字线区域之中的位于最下端的第一擦除页面搜索区域。因此，第一擦除页面搜索区域沿线位于其他字线区域之后。
例如，突然断电管理器210可以通过对多个参考字线WL4、WL7、WL10和WL13中的每一个的读取操作来从第一至第四存储块BLK1至BLK4获取多个参考字线WL4、WL7、WL10和WL13中的每一个的读取数据。在一些实施方案中，突然断电管理器210可以将分别对应于第四字线WL4、第七字线WL7、第十字线WL10和第十三字线WL13的第四页面Page 4、第七页面Page 7、第十页面Page 10和第十三页面Page 13确定为编程页面。由于分别对应于多个参考字线WL4、WL7、WL10和WL13的页面均被确定为编程页面，因此突然断电管理器210可以将位于多个字线区域Zone 1至Zone 5之中的最下端的第五字线区域Zone 5确定为第一擦除页面搜索区域。
图8是示出根据所公开技术的实施例的确定第一擦除页面搜索区域的又一示例的示图。
与图5和图7不同，假设图8所示的一个超级块中包括的多个存储块BLK1至BLK4中包括的第一至第三页面Page 1至Page 3是编程页面，而第四至第十六页面Page 4至Page16是擦除页面。
参照图8，在使用参考字线执行读取操作时，将与多个参考字线相对应的所有页面确定为擦除页面。在这种情况下，突然断电管理器210可以确定多个字线区域之中的位于最上端的第一擦除页面搜索区域。因此，第一擦除页面搜索区域沿线位于其他字线区域之前。
例如，突然断电管理器210可以通过对多个参考字线WL4、WL7、WL10和WL13中的每一个的读取操作来从第一至第四存储块BLK1至BLK4获取多个参考字线WL4、WL7、WL10和WL13中的每一个的读取数据。在一些实施方案中，突然断电管理器210可以将分别对应于第四字线WL4、第七字线WL7、第十字线WL10和第十三字线WL13的第四页面Page 4、第七页面Page 7、第十页面Page 10页和第十三页面Page 13确定为擦除页面。由于分别对应于多个参考字线WL4、WL7、WL10和WL13的页面均被确定为擦除页面，因此突然断电管理器210可以将位于多个字线区域Zone 1至Zone 5之中的最上端的第一字线区域Zone 1确定为第一擦除页面搜索区域。
图9是示出根据所公开技术的实施例的突然断电管理器的示图。
参照图9，突然断电管理器210可以包括突然断电控制器211和突然断电状态寄存器213。
突然断电控制器211可以检测突然断电，并且在发生突然断电之后再次供应电力时执行擦除页面搜索操作。
例如，突然断电控制器211可以执行图5至图8中描述的擦除页面搜索操作。
在实施例中，当通过擦除页面搜索操作确定第一擦除页面时，突然断电控制器211可以控制多个存储块以对多个存储块中的第一擦除页面执行虚拟写入操作。
突然断电状态寄存器213可以存储与突然断电相关联的突然断电状态信息。
例如，突然断电状态信息可以包括是否已经发生突然断电等。
图10A是示出读取操作中的三层单元的电压分布的示图。图10B是示出读取操作中的单层单元的电压分布的示图。
参照图10A和图10B，在三层单元模式下，将在读取操作中施加从level 1至level7的读取电压。可选地，在单层单元模式下，在读取操作中施加level 1的读取电压。
因此，单层单元模式下的读取操作速度比三层单元模式下的读取操作速度快。另外，在用于识别页面是编程页面还是擦除页面的擦除页面搜索操作中，可以仅通过以单层单元为单位的读取操作来确定是否要对相应页面进行编程或擦除。
在实施例中，在对多个参考字线的读取操作中，突然断电管理器210可以将多个存储块的模式改变为单层单元模式，并且控制多个存储块以对多个参考字线中的每一个以单层单元为单位来执行读取操作。
因此，突然断电管理器210以单层单元为单位来执行读取操作，从而可以提高擦除页面搜索操作的速度。
图11是示出根据所公开技术的实施例的读取操作的另一示例的示图。
参照图11，可以划分一个页面以对其进行编程。例如，该一个页面可以通过执行编程操作四次即通过四次编程来存储数据。通过执行单次编程操作即通过一次编程而存储在一个页面中的数据的大小可以是一个页面中存储的数据大小的1/4。例如，当假设一个页面中存储的数据的大小是16KB时，一次编程所存储的数据的大小可以是4KB。
在实施例中，突然断电管理器210可以在对多个参考字线中的每一个的读取操作中请求多个参考字线中的每一个的一些读取数据。
如上所述，由于划分数据以将其存储在一个页面中，因此即使仅输出从一个页面读取的一些数据，也可以确定一个页面是编程页面还是擦除页面。因此，突然断电管理器210仅请求参考字线的一些读取数据，以确定与该参考字线相对应的页面是编程页面还是擦除页面。
因此，在根据所公开的技术的实施例的存储装置50中，可以通过上述读取操作来提高擦除页面搜索操作的速度。
图12A是示出根据常规技术的擦除页面搜索操作所需的时间的示图。例如，在常规技术中，可以通过使用二进制搜索方法来搜索擦除页面。
图12B是示出根据所公开技术的实施例的擦除页面搜索操作所需的时间的示图。
参照图12A和图12B，在常规技术中，多个存储块使用相同的字线执行读取操作，并且在擦除页面搜索操作中输出从一个页面读取的全部数据，这使得擦除页面搜索操作所需的时间较长。
另一方面，根据所公开技术的实施例，存储装置50并行地执行读取操作，使得在擦除页面搜索操作中使用不同的字线来执行各个存储块的读取操作，从而可以减少读取操作所需的时间。
另外，根据所公开技术的实施例，存储装置50仅请求从一个页面读取的一些数据，从而减小了输出数据的大小。因此，可以减少擦除页面搜索操作所需的时间。
图13是示出根据所公开技术的实施例的存储装置的操作方法的流程图。
图13所示的方法可以由例如图1所示的存储装置50执行。
在步骤S1301中，存储装置50检测突然断电。
在步骤S1303中，存储装置50对用作参考的多个参考字线中的每一个执行读取操作，或者使用用作参考的多个参考字线中的每一个来执行读取操作，以将连接到多个存储块的多个字线划分为多个字线区域。
有多种确定参考字线的方式。例如，可以将多个参考字线确定为字线，使得各个字线区域中包括的字线的数量之间的差值变得最小。
在实施例中，存储装置50可以对多个存储块中的每一个中的不同参考字线执行读取操作或使用多个存储块中的每一个中的不同参考字线来执行读取操作。例如，存储装置50可以根据交错技术对多个存储块中的每一个中的不同参考字线执行并行读取操作。
存储装置50可以请求多个参考字线中的每一个的一些读取数据。
存储装置50可以将多个存储块的模式改变为单层单元模式，并且对多个参考字线中的每一个以单层单元为单位来执行读取操作。
在步骤S1305中，存储装置50确定第一擦除页面搜索区域。第一擦除页面搜索区域是待被搜索以确定位于编程页面和擦除页面之间的边界处的第一擦除页面的目标区域。将在图14所示的描述中详细描述在步骤S1305中用于确定第一擦除页面搜索区域的方法。
在步骤S1307中，存储装置50可以确定是否要确定第一擦除页面。
在一些实施方案中，存储装置50可以在第一擦除页面搜索区域中重新确定多个存储块中的每一个的不同参考字线。存储装置50可以对多个存储块的每一个中的所重新确定的参考字线执行读取操作或使用多个存储块的每一个中的所重新确定的参考字线来执行读取操作，并且基于所重新确定的参考字线中的每一个的读取数据来确定是否要确定第一擦除页面。
根据步骤S1307中的确定结果，当将要确定第一擦除页面时，在步骤S1309中，存储装置50在第一擦除页面搜索区域中确定第一擦除页面。
根据步骤S1307中的确定结果，当没有要确定第一擦除页面时，存储装置50可以重复执行步骤S1303、S1305和S1307，直到确定了第一擦除页面为止。也就是说，存储装置50可以重复执行擦除页面搜索操作，直到确定了第一擦除页面。
每当重复执行擦除页面搜索操作时，存储装置50可以重新确定在先前的擦除页面搜索操作中所确定的第一擦除页面搜索区域中的多个存储块中的每一个的参考字线，并且基于所重新确定的参考字线来执行擦除页面搜索操作。例如，当存储装置50执行第(i+1)次擦除页面搜索操作时，存储装置50可以重新确定在第i次擦除页面搜索操作中所确定的第一擦除页面搜索区域中的多个存储块中的每一个的参考字线，并且基于所重新确定的参考字线来执行第(i+1)次擦除页面搜索操作。
将在稍后将描述的图15所示的描述中详细描述在步骤S1307和S1309中用于确定第一擦除页面的方法。
图14是示出根据所公开技术的实施例的用于确定第一擦除页面搜索区域的方法的流程图。
图14所示的方法可以由例如图1所示的存储装置50执行。另外，图14所示的步骤可以对应于图13所示的步骤S1305。
在步骤S1401中，存储装置50可以基于多个参考字线中的每一个的读取数据来确定在与多个参考字线相对应的多个页面中是否包括至少一个编程页面和至少一个擦除页面。
根据步骤S1401中的确定结果，当确定在与多个参考字线相对应的多个页面中包括至少一个编程页面和至少一个擦除页面时，在步骤S1403中，存储装置50可以将由与编程页面相对应的参考字线和与擦除页面相对应的参考字线形成的区域确定为第一擦除页面搜索区域。
另一方面，根据步骤S1401中的确定结果，当确定在与多个参考字线相对应的多个页面中仅包括编程页面和擦除页面中的一个时，在步骤1405中，存储装置50可以基于多个参考字线中的每一个的读取数据来确定与多个参考字线相对应的多个页面是否全部为编程页面。
根据步骤S1405中的确定结果，当与多个参考字线相对应的多个页面全部为编程页面时，在步骤S1407中，存储装置50可以将位于多个字线区域之中的最下端的区域确定为第一擦除页面搜索区域。
另一方面，根据步骤S1405中的确定结果，当与多个参考字线相对应的多个页面不都是编程页面时，在步骤S1409中，存储装置50可以将位于多个字线区域之中的最上端的区域确定为第一擦除页面搜索区域。也就是说，当确定与多个参考字线相对应的多个页面都是擦除页面时，存储装置50可以将位于多个字线区域之中的最上端的区域确定为第一擦除页面搜索区域。
图15是示出根据所公开技术的实施例的用于确定第一擦除页面搜索区域的方法的流程图。
图15所示的方法可以由图1所示的存储装置50执行。另外，图15所示的步骤可以对应于图13所示的步骤S1307和S1309。
在步骤S1501中，存储装置50可以对多个存储块中的第一擦除页面搜索区域中包括的多个字线中的每一个执行读取操作。
具体地，存储装置50可以重新确定第一擦除页面搜索区域中的多个存储块的每一个中的参考字线。另外，存储装置50可以对在多个存储块的每一个中的重新确定的参考字线执行读取操作。
在步骤S1503中，存储装置50可以基于第一擦除页面搜索区域中包括的多个字线中的每一个的读取数据，确定第一擦除页面搜索区域中包括的多个字线之中的、与编程页面相对应的第一字线和与擦除页面相对应的第二字线是否彼此相邻。
特别地，存储装置50可以基于所重新确定的参考字线中的每一个的读取数据，确定所重新确定的参考字线之中的、与编程页面相对应的第一字线和与擦除页面相对应的第二字线是否彼此相邻。
根据步骤S1503中的确定结果，当第一字线和第二字线彼此相邻时，在步骤S1505中，存储装置50可以将与第二字线相对应的页面确定为第一擦除页面。
另一方面，根据步骤S1503中的确定结果，当第一字线和第二字线彼此不相邻时，存储装置50可以再次执行图13所示的步骤S1303。
图16是示出图1所示的存储器装置的示图。
参照图16，存储器装置100可以包括存储器单元阵列110、电压生成器210、地址解码器130、输入/输出电路140和控制逻辑150。
存储器单元阵列110包括多个存储块BLK1至BLKi。多个存储块BLK1至BLKi通过行线RL连接到地址解码器130。多个存储块BLK1至BLKi可以通过列线CL连接到输入/输出电路140。在实施例中，行线RL可以包括字线、源极选择线和漏极选择线。在实施例中，列线CL可以包括位线。
多个存储块BLK1至BLKi中的每一个包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。多个存储器单元之中的连接到相同字线的存储器单元可以被定义为一个物理页面。也就是说，存储器单元阵列110可以包括多个物理页面。存储器装置100的存储器单元中的每一个可以被配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或存储四个数据位的四层单元(QLC)。
在实施例中，电压生成器120、地址解码器130和输入/输出电路140可以被统称为***电路。***电路可以在控制逻辑150的控制下驱动存储器单元阵列110。***电路可以驱动存储器单元阵列110，以执行编程操作、读取操作和擦除操作。
电压生成器120通过使用供应给存储器装置100的外部电源电压来生成多个操作电压。电压生成器120在控制逻辑150的控制下操作。
在实施例中，电压生成器120可以通过调节外部电源电压来生成内部电源电压。将由电压生成器120生成的内部电源电压用作存储器装置100的操作电压。
在实施例中，电压生成器120可以通过使用外部电源电压或内部电源电压来生成多个操作电压。电压生成器120可以生成存储器装置100中所需的各种电压。例如，电压生成器120可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个未选择读取电压。
为了生成具有各种电压电平的多个操作电压，电压生成器120可以包括用于接收内部电源电压的多个泵浦电容器，并且在控制逻辑150的控制下通过选择性地激活多个泵浦电容器来生成多个操作电压。
多个所生成的操作电压可以由地址解码器130供应给存储器单元阵列110。
地址解码器130通过行线RL连接到存储器单元阵列110。地址解码器130可以在控制逻辑150的控制下操作。地址解码器130可以从控制逻辑150接收地址ADDR。地址解码器130可以对所接收的地址ADDR中的块地址进行解码。地址解码器130可以根据经解码的块地址选择存储块BLK1至BLKi之中的至少一个存储块。地址解码器130可以对所接收的地址ADDR中的行地址进行解码。地址解码器130可以根据经解码的行地址在所选择的存储块的字线之中选择至少一个字线。在实施例中，地址解码器130可以对所接收的地址ADDR中的列地址进行解码。地址解码器130可以根据经解码的列地址连接输入/输出电路140和存储器单元阵列110。
根据所公开技术的实施例，在读取操作中，地址解码器130可以将读取电压施加到所选择的字线，并将其电平高于读取电压的电平的读取通过电压施加到未选择的字线。
示例性地，地址解码器130可以包括诸如行解码器、列解码器和地址缓冲器的组件。
输入/输出电路140可以包括多个页面缓冲器。多个页面缓冲器可以通过位线连接到存储器单元阵列110。在编程操作中，可以根据多个页面缓冲器中存储的数据将数据存储在所选择的存储器单元中。
在读取操作中，可以通过位线感测所选择的存储器单元中存储的数据，并且可以将所感测到的数据存储在页面缓冲器中。
控制逻辑150可以控制地址解码器130、电压生成器120和输入/输出电路140。控制逻辑150可以响应于从外部装置传送的命令CMD而操作。控制逻辑150可以响应于命令CMD和地址ADDR通过生成各种信号来控制***电路。
图17是示出图16所示的存储块之中的任意一个存储块的结构的示图。
存储块BLKi是示出图16所示的存储块BLK1至BLKi之中的任意一个存储块BLKi的示图。
参照图17，在存储块BLKi中，多个字线可以在第一选择线和第二选择线之间彼此平行地布置。第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。更具体地，存储块BLKi可以包括在位线BL1至BLn与源极线SL之间连接的多个串ST。位线BL1至BLn可以分别地连接到串ST，并且源极线SL可以共同地连接到串ST。串ST可以彼此相同地配置，因此，作为示例，将详细描述连接到第一位线BL1的串ST。
串ST可以包括在源极线SL和第一位线BL1之间彼此串联连接的源极选择晶体管SST、多个存储器单元MC1至MC16以及漏极选择晶体管DAT。可以在一个串ST中包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且可以在一个串ST中包括数量大于图中所示的存储器单元MC1至MC16的数量的存储器单元。
源极选择晶体管SST的源极可以连接到源极线SL，并且漏极选择晶体管DAT的漏极可以连接到第一位线BL1。存储器单元MC1至MC16可以在源极选择晶体管SST和漏极选择晶体管DST之间串联连接。不同串ST中包括的源极选择晶体管SST的栅极可以连接到源极选择线SSL，并且不同串ST中包括的漏极选择晶体管DST的栅极可以连接到漏极选择线DSL。存储器单元MC1至MC16的栅极可以连接到多个字线WL1至WL16。可以将不同的串ST中包括的存储器单元之中的连接到相同字线的一组存储器单元称为物理页面PG。因此，与字线WL1至WL16的数量相对应的物理页面PG可以被包括在存储块BLKi中。
一个存储器单元可以存储一位数据。该一个存储器单元通常被称为单层单元(SLC)。一个物理页面PG可以存储一个逻辑页面(LPG)数据。一个LPG数据可以包括与一个物理页面PG中包括的单元的数量相对应的数据位。
一个存储器单元可以存储两位或更多位的数据。一个物理页面PG可以存储两个或更多个LPG数据。
图18是示出图1所示的存储器控制器的示图。
参照图1和图18，存储器控制器200可以包括处理器220、RAM230、错误校正电路240、ROM 250、主机接口270和闪存接口280。
处理器220可以控制存储器控制器200的全部操作。RAM 230可以用作存储器控制器200的缓冲存储器、高速缓存存储器、工作存储器等。
ROM 260可以以固件的形式存储存储器控制器200的操作中所需的各种信息。在实施例中，参照图1描述的突然断电管理器210可以是存储在ROM 260中的固件。
存储器控制器200可以通过主机接口270与外部装置(例如，主机300、应用处理器等)通信。
存储器控制器200可以通过闪存接口280与存储器装置100通信。存储器控制器200可以通过闪存接口280向存储器装置100传输命令CMD、地址ADDR、控制信号CTRL等，并且接收数据DATA。示例性地，闪存接口280可以包括NAND接口。
图19是示出根据所公开技术的实施例应用存储装置的存储卡***的框图。
参照图19，存储卡***2000包括存储器控制器2100、存储器装置和连接器2300。
存储器控制器2100连接到存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作以及后台操作。存储器控制器2100提供存储器装置2200和主机Host之间的接口。存储器控制器2100驱动用于控制存储器装置2200的固件。存储器控制器2100可以与参照图1描述的存储器控制器200相同地实施。
示例性地，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路的组件。
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以根据特定通信协议与外部装置(例如，主机)通信。在示例中，存储器控制器2100可以通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机***接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe。
示例性地，存储器装置2200可以利用诸如以下的各种非易失性存储器装置来实施：电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移扭矩磁性RAM(STT-MRAM)。
存储器控制器2100和存储器装置2200可以集成到单个半导体装置中以构成存储卡。例如，存储器控制器2100和存储器装置2200可以构成诸如以下的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC和eMMC)、SD卡(SD、迷你SD、微型SD和SDHC)以及通用闪存(UFS)。
图20是示例性地示出根据所公开技术的实施例应用存储装置的固态驱动器(SSD)***的框图。
参照图20，SSD***3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG，并且通过电源连接器3002接收电力PWR。SSD 3200包括SSD控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。
在实施例中，SSD控制器3210可以用作参照图1描述的存储器控制器200。
SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪速存储器3221至322n。在示例中，信号SIG可以是基于主机3100和SSD 3200之间的接口的信号。例如，信号SIG可以是由诸如以下的接口中的至少一种定义的信号：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机***接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WI-FI、蓝牙和NVMe。
通过电源连接器3002将辅助电源3230连接到主机3100。当来自主机3100的电力供应不平稳时，辅助电源3230可以提供SSD3200的电力。在示例中，辅助电源3230可以位于SSD3200中，或者位于SSD 3200的外部。例如，辅助电源3230可以位于主板上，并且向SSD3200提供辅助电力。
缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据，或者临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图21是示出根据所公开技术的实施例应用存储装置的用户***的框图。
参照图21，用户***4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以驱动用户***4000中包括的组件、操作***(OS)、用户程序等。在示例中，应用处理器4100可以包括用于控制用户***4000中包括的组件、接口、图形引擎等的控制器。应用处理器4100可以被设置为片上***(SoC)。
存储器模块4200可以用作用户***4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性随机存取存储器或诸如PRAM、ReRAM、MRAM和FRAM的非易失性随机存取存储器。在示例中，应用处理器4100和存储器模块4200可以通过基于堆叠封装(PoP)来进行封装而被设置为单个半导体封装。
网络模块4300可以与外部装置通信。在示例中，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙和Wi-Fi。在示例中，网络模块4300可以包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可选地，存储模块4400可以将存储在其中的数据传输到应用处理器4100。在示例中，存储模块4400可以利用诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维结构的NAND闪存的非易失性半导体存储器装置来实施。在示例中，存储模块4400可以被设置为可移动驱动器，诸如用户***4000的存储卡或外部驱动器。
示例性地，存储模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以与参照图1描述的存储器装置100相同地操作。存储模块4400可以与参照图1描述的存储装置50相同地操作。
用户接口4500可以包括用于将数据或命令输入到应用处理器4100或将数据输出到外部装置的接口。在示例中，用户接口4500可以包括诸如以下的用户输入接口：键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括诸如以下的用户输出接口：液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监控器。
根据所公开的技术，可以提供一种具有提高的操作速度的存储装置及其操作方法。
尽管已经参考本公开的某些示例性实施例示出和描述了所公开的技术，但是本领域技术人员将理解的是，可以对形式和细节进行各种改变。在上述实施例中，可以选择性地执行所有步骤或者可以省略部分步骤。在每个实施例中，不一定按照所描述的顺序执行这些步骤，并且可以重新布置这些步骤。在本说明书和附图中公开的实施例仅是为了便于理解所公开的技术的示例，所公开的技术不限于此。对于本领域技术人员应显而易见的是，可以进行各种修改。

Claims (20)

1.一种存储装置，包括：
多个存储块，连接到多个字线，作为超级块的一部分；以及
突然断电管理器，与所述多个存储块通信，并且响应于突然断电：1)在所述多个字线之中选择参考字线，以将所述多个字线分组为使用所述参考字线限定的多个字线区域，2)对连接到所述参考字线的页面执行读取操作，以确定连接到所述参考字线的所述页面的状态，3)基于所述读取操作的结果，在所述多个字线区域之中选择第一擦除页面搜索区域，并且4)确定位于所述第一擦除页面搜索区域中的编程页面和擦除页面之间的边界处的第一擦除页面。
2.根据权利要求1所述的存储装置，其中选择多个参考字线，使得所述多个字线区域中包括的字线的数量之间的差值变得最小。
3.根据权利要求1所述的存储装置，其中所述突然断电管理器包括：
突然断电控制器，检测所述突然断电，并且当所述突然断电发生后供应电力时执行操作1)至4)；以及
突然断电状态寄存器，存储与所述突然断电相关联的突然断电状态信息。
4.根据权利要求1所述的存储装置，其中所述突然断电管理器控制所述多个存储块中的两个或更多个，使得使用不同的参考字线在所述多个存储块中的所述两个或更多个中执行所述读取操作。
5.根据权利要求4所述的存储装置，其中所述突然断电管理器控制所述多个存储块中的所述两个或更多个，以在所述多个存储块中的所述两个或更多个中同时执行所述读取操作。
6.根据权利要求1所述的存储装置，其中如果所述读取操作的结果指示连接到所述参考字线的所述页面包括具有编程状态并且连接到第一参考字线的第一页面和具有擦除状态并且连接到第二参考字线的第二页面，则所述突然断电管理器选择所述第一擦除页面搜索区域，使得所述第一擦除页面搜索区域位于所述第一参考字线和所述第二参考字线之间。
7.根据权利要求1所述的存储装置，其中如果所述读取操作的结果指示连接到所述参考字线的所有页面都具有编程状态，则所述突然断电管理器选择所述第一擦除页面搜索区域，使得所述第一擦除页面搜索区域沿线位于其他字线区域之后。
8.根据权利要求1所述的存储装置，其中如果所述读取操作的结果指示连接到所述参考字线的所有页面都具有擦除状态，则所述突然断电管理器选择所述第一擦除页面搜索区域，使得所述第一擦除页面搜索区域沿线位于其他字线区域之前。
9.根据权利要求1所述的存储装置，其中所述突然断电管理器控制所述多个存储块以对连接到所述第一擦除页面搜索区域中包括的字线的页面执行附加读取操作，并且基于所述附加读取操作确定所述第一擦除页面。
10.根据权利要求9所述的存储装置，其中所述第一擦除页面具有擦除状态并且位于与具有编程状态的另一页面相邻的位置，并且
所述第一擦除页面和所述另一页面连接到顺序布置的字线。
11.根据权利要求1所述的存储装置，其中所述突然断电管理器请求从所述读取操作获得的部分读取数据。
12.根据权利要求1所述的存储装置，其中所述突然断电管理器将所述多个存储块中的至少一个的模式改变为单层单元模式，并且控制所述多个存储块中的所述至少一个以单层单元为单位来执行所述读取操作。
13.一种用于控制存储器装置的存储器控制器，所述存储器装置包括：多个存储块，连接到多个字线，作为超级块的一部分，所述存储器控制器包括：
突然断电控制器，与所述多个存储块通信，并且响应于突然断电：1)在所述多个字线之中选择参考字线，以将所述多个字线分组为使用所述参考字线限定的多个字线区域，2)对包括在所述多个存储块中并且连接到所述参考字线的页面执行读取操作，以确定所述页面的状态，3)基于所述读取操作的结果，在所述多个字线区域之中选择第一擦除页面搜索区域，并且4)确定位于所述第一擦除页面搜索区域中的编程页面和擦除页面之间的边界处的第一擦除页面；以及
突然断电状态寄存器，联接到所述突然断电控制器并与所述突然断电控制器通信，并且存储与所述突然断电相关联的突然断电状态信息。
14.根据权利要求13所述的存储器控制器，其中选择所述多个参考字线，使得所述多个字线区域中包括的字线的数量之间的差值变得最小。
15.根据权利要求13所述的存储器控制器，其中所述突然断电控制器请求所述多个参考字线中的每一个的一部分读取数据。
16.根据权利要求13所述的存储器控制器，其中所述突然断电控制器将所述多个存储块中的至少一个的模式改变为单层单元模式，并且控制所述多个存储块中的所述至少一个以单层单元为单位来执行所述读取操作。
17.一种用于操作存储装置的方法，所述存储装置控制超级块的操作，所述超级块包括连接到多个字线的多个存储块，所述方法包括：
检测中断向所述存储装置供应电力的突然断电的发生；
在所述多个字线之中选择参考字线，以将所述多个字线分组为使用所述参考字线限定的字线区域；
对连接到所述参考字线的页面执行读取操作，以将连接到所述参考字线的所述页面中的每一个的状态确定为擦除状态或编程状态；
在所述字线区域之中选择第一擦除页面搜索区域；并且
确定位于所述第一擦除页面搜索区域中的编程页面和擦除页面之间的边界处的第一擦除页面。
18.根据权利要求17所述的方法，其中选择所述多个参考字线，使得所述多个字线区域中包括的字线的数量之间的差值变得最小。
19.根据权利要求17所述的方法，其中所述执行读取操作包括请求从所述读取操作获得的一些读取数据。
20.根据权利要求17所述的方法，其中所述执行读取操作包括：
将所述多个存储块的模式改变为单层单元模式，并且
以单层单元为单位对所述多个存储块中的每一个执行所述读取操作。
CN202110214668.6A 2020-06-12 2021-02-26 存储装置及其操作方法 Withdrawn CN113806240A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200071379A KR20210154401A (ko) 2020-06-12 2020-06-12 스토리지 장치 및 그 동작 방법
KR10-2020-0071379 2020-06-12

Publications (1)

Publication Number Publication Date
CN113806240A true CN113806240A (zh) 2021-12-17

Family

ID=78825806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110214668.6A Withdrawn CN113806240A (zh) 2020-06-12 2021-02-26 存储装置及其操作方法

Country Status (3)

Country Link
US (1) US11417402B2 (zh)
KR (1) KR20210154401A (zh)
CN (1) CN113806240A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935603B2 (en) * 2021-11-04 2024-03-19 Infineon Technologies LLC Erase power loss indicator (EPLI) implementation in flash memory device
US12040010B2 (en) * 2022-04-21 2024-07-16 Sandisk Technologies Llc IR drop compensation for sensing memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190399B1 (ko) * 2013-10-11 2020-12-11 삼성전자주식회사 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템
KR102547642B1 (ko) * 2016-05-18 2023-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102529696B1 (ko) 2016-07-14 2023-05-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10261721B2 (en) * 2017-05-05 2019-04-16 Macronix International Co., Ltd. Memory system and operating method thereof
US10977186B2 (en) * 2017-11-21 2021-04-13 Micron Technology, Inc. Last written page searching
TWI662411B (zh) * 2018-05-14 2019-06-11 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
US11112997B2 (en) * 2018-08-21 2021-09-07 Samsung Electronics Co., Ltd. Storage device and operating method thereof
US11061787B2 (en) * 2019-04-23 2021-07-13 Micron Technology, Inc. Custom error recovery in selected regions of a data storage device
US11126368B2 (en) * 2019-04-30 2021-09-21 Western Digital Technologies, Inc. Systems and methods for finding a last good page in NAND open block
TWI745695B (zh) * 2019-05-22 2021-11-11 慧榮科技股份有限公司 用來進行無預警斷電復原管理之方法、記憶裝置及其控制器以及電子裝置

Also Published As

Publication number Publication date
US20210391019A1 (en) 2021-12-16
US11417402B2 (en) 2022-08-16
KR20210154401A (ko) 2021-12-21

Similar Documents

Publication Publication Date Title
CN110389720B (zh) 存储装置及其操作方法
US11531492B2 (en) Device and method of operating the same
US11543984B2 (en) Memory controller, storage device and operating method thereof
US11726706B2 (en) Storage device and method of operating the same
US11481272B2 (en) Memory controller and method of operating the same
CN112783433A (zh) 存储装置及其操作方法
US11709606B2 (en) Memory controller and operating method thereof
CN114443507A (zh) 存储器***及其操作方法
KR20210142981A (ko) 메모리 컨트롤러 및 그 동작 방법
CN112988049A (zh) 存储装置及其操作方法
CN112825062A (zh) 存储器控制器及其操作方法
KR20210128780A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치
US11417402B2 (en) Storage device and operating method thereof
CN114115708A (zh) 存储装置及其操作方法
CN113299332A (zh) 存储器控制器及其操作方法
CN113555054A (zh) 存储装置及其操作方法
CN113126895A (zh) 存储装置及其操作方法
CN112447234A (zh) 存储器控制器及其操作方法
CN112199037A (zh) 存储器控制器及其操作方法
US11726694B2 (en) Storage device and operating method thereof
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US11586370B2 (en) Memory controller and method of operating the same
US20230317168A1 (en) Memory device and method of operating the same
KR20230086435A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20230038971A (ko) 스토리지 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20211217