CN113783817A

CN113783817A - 序列的生成方法、终端及存储介质

Info

Publication number: CN113783817A
Application number: CN202010519322.2A
Authority: CN
Inventors: 刘君
Original assignee: Guangdong Oppo Mobile Telecommunications Corp Ltd
Current assignee: Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date: 2020-06-09
Filing date: 2020-06-09
Publication date: 2021-12-10
Anticipated expiration: 2040-06-09
Also published as: CN113783817B

Abstract

本申请实施例公开了一种序列的生成方法、终端及存储介质，所述序列的生成方法包括：确定序列长度M；其中，M为大于0的整数；根据M对配置参数赋值，获得赋值后的配置参数；基于赋值后的配置参数和序列生成计算模型，生成长度为M的序列。

Description

序列的生成方法、终端及存储介质

技术领域

本发明涉及通信技术领域，尤其涉及一种序列的生成方法、终端及存储介质。

背景技术

由于传输的信号序列是通过多个子载波进行调制后获得的合成信号，因此大多数的多载波调制***均存在峰均比(Peak to Average PowerRation，PAPR)较高的问题，然而，高峰均比会降低发射机的功率和放大器的效率，是正交频分复用(OrthogonalFrequency Division Multiplexing，OFDM)***中最不利的因素之一。

为了有效地降低峰均比，获得低峰均比(Low Peak to Average PowerRation，Low-PAPR)序列，一般可以通过实现序列生成计算模型的序列生成电路来进行低峰均比序列的生成，然而，由于序列长度的改变，新无线电(New Radio，NR)***在生成新的低峰均比序列时，需要对原有的序列生成电路进行改变，设置多种不同工作模式来生成序列长度不同的序列，大大增加了序列生成过程的复杂性和风险性，同时降低了序列的生成效率。

发明内容

本申请实施例提供了一种序列的生成方法、终端及存储介质，能够有效降低序列生成过程的复杂性和风险性，同时提高了序列的生成效率。

本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供了一种序列的生成方法，所述方法包括：

确定序列长度M；其中，M为大于0的整数；

根据M对配置参数赋值，获得赋值后的配置参数；

基于所述赋值后的配置参数和序列生成计算模型，生成长度为M的序列。

第二方面，本申请实施例提供了一种终端，所述终端包括：确定单元，获取单元，生成单元，

所述确定单元，用于确定序列长度M；其中，M为大于0的整数；

所述获取单元，用于根据M对配置参数赋值，获得赋值后的配置参数；

所述生成单元，用于基于所述赋值后的配置参数和序列生成计算模型，生成长度为M的序列。

第三方面，本申请实施例提供了一种终端，所述终端包括处理器、存储有所述处理器可执行指令的存储器，当所述指令被所述处理器执行时，实现如上所述的序列的生成方法。

第四方面，本申请实施例提供了一种计算机可读存储介质，其上存储有程序，应用于终端中，所述程序被处理器执行时，实现如上所述的序列的生成方法。

第五方面，本申请实施例提供了一种序列生成装置，其特征在于，所述序列生成装置包括：处理器和运算回路；其中，

所述处理器，用于确定序列长度M，其中，M为大于0的整数；根据M对配置参数赋值，获得赋值后的配置参数；

所述运算回路，对应于序列生成计算模型，用于根据所述赋值后的配置参数生成长度为M的序列。

本申请实施例提供了一种序列的生成方法、终端及存储介质，终端确定序列长度M；其中，M为大于0的整数；根据M对配置参数赋值，获得赋值后的配置参数；基于赋值后的配置参数和序列生成计算模型，生成长度为M的序列。也就是说，在本申请的实施例中，终端可以根据需要生成的序列长度M选择对应的配置参数的取值，然后便可以使用赋值后的配置参数，基于序列生成计算模型来实现序列的获取，其中，生成的序列的长度为M，M可以为大于0的整数，即终端无需修改序列生成电路和配置接口，只需按照序列长度进行配置参数的设置，便可以通过相同的序列生成方法实现对任意序列长度的序列的生成，从而能够有效降低序列生成过程的复杂性和风险性，同时提高了序列的生成效率。

附图说明

图1为序列生成电路的示意图一；

图2为本申请实施例提出的通信***架构示意图；

图3为序列的生成方法的实现流程示意图一；

图4为序列的生成方法的实现流程示意图二；

图5为序列的生成方法的实现流程示意图三；

图6为序列生成电路的示意图二；

图7为终端的组成结构示意图一；

图8为终端的组成结构示意图二；

图9为终端的组成结构示意图三。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。

第三代合作伙伴计划(3rd Generation Partnership Project，3GPP)按照并行Release的方式运作。具体地，Release可以理解为一个工作规划，实际工作时按照预定的规划进行工作，实际上Release是按照工作的进展情况来界定，直到预定的工作完成时才算一个Release的完成。3GPP在每个时间点既要完善之前或当前的通信技术，同时又要研究新的通信技术。例如在2016年，3GPP在进一步完善***移动通信长期演进(Long TermEvolution，***移动通信长期演进)网络的同时，已经开始5G网络的研究和标准化。

其中，每个Release的工作重点也不一样，例如，Release14主要对LTE-APro(LTE-Advanced Pro)做进一步的完善。主要包括多用户叠加传输技术、V2V(虚拟机到虚拟机的迁移，Virtual to Virtual)等。

多载波调制(Multicarrier Modulation，MCM)采用了多个载波信号，它把数据流分解为若干个子数据流，从而使子数据流具有低得多的传输比特速率，利用这些数据分别去调制若干个载波。多载波调制可以通过多种技术途径来实现，如多音实现(MultitoneRealization)、正交频分复用OFDM技术、多载波-CDMA(MC-CDMA)以及编码MCM(Coded MCM)。其中，OFDM可以抵抗多径干扰，是当前研究的一个热点。

由于传输的信号序列是通过多个子载波进行调制后获得的合成信号，因此大多数的多载波调制***均存在峰均比PAPR较高的问题，其中，峰均比为峰值功率与平均值功率的比值。例如，在OFDM***中，经逆快速傅里叶变换(Inverse Fast Fourier Transform，IFFT)运算之后所有的子载波相加，所以时域的发射信号会有很高的峰值。因此，与单载波***相比，OFDM***有很高的峰均比(Peak to Average Power Ratio，PAPR)。事实上，高PAPR既降低了发射机的功率和放大器的效率，也降低了数/模转换器(Analog to DigitalConverter，ADC)和模/数转换器(Digital to Analog Converter，DAC)的信号量化噪声比(Signal toQuantization Noise Ratio，SQNR)，所以它是OFDM***中最不利的因素之一。

低峰均比低峰均比序列在OFDM通信***中有十分重要并且广泛地应用。例如，低峰均比序列可以用来做前导码中的信道估计训练字段。发射端通过发射低峰均比序列，由于低峰均比序列在传输过程中不易畸变，在接收端可做信道估计。理论研究还表明，低峰均比序列通常都具有极好的自相关性能，这在OFDM无线通信***中也是非常重要的一个优点。

为了有效地降低峰均比，获得低峰均比序列，LTE在3GPP release14以前的标准中，可以将低峰均比序列按照如下公式定义：

其中，

为低峰均比序列，

为基序列，α可以用于区分终端，u表示组号，即表示小区参数，v表示组内基序列编号，M_ZC为ZC(Zadoff-chu)序列的长度。

具体地，ZC序列是通讯信号发出的一种序列copy，ZC序列有非知常好的自相关性和很低的互相关性，这种性能可以被用来产生同步信号，作为对时间和频率的相关运送。LTE***就道采用了ZC序列作为同步的训练序列。

ZC序列可分为两大类，第一类由基础序百列经过循环移位产生；第二类利用ZC序列的DFT变换仍然为ZC序列的特性，简化物理随机接入信道(Physical Random AccessChannel，PRACH)信号的计算量，先将ZC序列经过DFT变换，再做IFFT变换生成。

进一步地，根据序列长度对基序列

进行定义，可以获得如下表示形式：

即对于不同的序列长度，基序列的表示方式是不同的，其中，

可以表征基序列的相位，N_ZC表征M_ZC的以内的最大质数，q为ZC序列的根指数。

通过上述公式(1)和(2)，可以用如下公式来表示低峰均比序列

其中，

基于上述公式(3)和公式(4)，可以用一个序列生成电路来生成低峰均比序列，图1为序列生成电路的示意图一，如图1所示，按照需要生成的序列的长度，利用公式(4)确定参数β，γ，θ_n的取值，然后基于上述公式(3)，可以将赋值后的参数β，γ，θ_n输入至序列生成电路中，最后便可以输出低峰均比序列

从而实现标准中所指定的任意长度低峰均比序列。其中，查找表(Look-Up-Table，LUT)本质上就是一个随机存取存储器。

其中，如果M_ZC≤24，那么可以通过查询预存表对θ_n赋值，在查表的实现过程中，该项配置可设置为表的指针。

然后，随着LTE在release14标准中引入的梳状***的解调参考信号(Demodulation Reference Signal，DMRS)，进而也引入了序列长度为30的低峰均比序列，用以生成5个物理资源块(Physical Resource Block，PRB)时的梳齿结构为1/2的DMRS信号。5G NR中继续沿用了这种梳状***的DMRS信号，同时也新增了梳齿为1/4的探测参考信号(Sounding reference signal，SRS)。

由于通过上述公式(3)无法输出序列长度为30的低峰均比序列，因此引入了一种新的基序列定义，如下公式(5)所示，

基于上述公式(5)所示的基序列

而生成的低峰均比序列

可表示为：

根据上述公式(5)和(6)，令n’＝n+1，可获得新的基于序列长度为30的基序列所生成的序列为：

对比公式(3)和公式(7)可知，由于新的基序列的引入，对应于生成公式(3)的序列生成电路并不能满足公式(7)的序列的生成，即上述图1中的序列生成电路无法应用于公式(7)。

此时，便需要在上述图1的基础上对序列生成电路进行调整，使得调整后的序列生成电路能够生成如上述公式(3)的低峰均比序列，也能够生成如上述公式(7)的低峰均比序列。

具体地，为了能够输出序列长度为30的序列，调整后的序列生成电路需要支持两种不同的工作模式，其中，一种工作模式能够按照上述公式(3)输出序列长度大于或者等于36，或序列长度小于或者等于24的低峰均比序列；另一种工作模式能够按照上述公式(7)输出序列长度等于30的低峰均比序列。

在通过调整后的序列生成电路输出序列长度等于30的低峰均比序列时，需要对参数进行配置，其中，配置

然后基于上述公式(7)，可以将赋值后的参数β，γ，θ_n输入至调整后的序列生成电路中，从第二个有效值开始计入有效输出，最后便可以输出低峰均比序列

从而实现标准中所指定的长度为30的低峰均比序列。

也就是说，为了能够生成任意序列长度的低峰均比序列，需要在原有序列生成电路(图1)基础上进行调整，增加另一个工作模式，该新增的工作模式主要用于生成新增序列，在该新增的工作模式下，需要自动剔除输出的第一个值，从输出的第二个值开始记为有效。

由此可见，现有的技术方案需要对已有序列生成电路进行修改，需要支持两种不同的工作模式，虽然能够实现任意序列长度的低峰均比序列的生成，但是大大增加了复杂性和风险性，同时降低了序列的生成效率。

为了解决现有技术所存在的上述缺陷，本申请提出的序列的生成方法，通过对序列生成的公式进行数学变换，只需使用不同的配置参数，便可以实现通过同一个序列生成电路生成不同序列长度的低峰均比序列，且在生成序列的过程中，配置的接口也无需改变，即整个过程中不同的只是配置参数。可见，本申请提出的序列的生成方法，本着尽可能地使电路设计简单化的思想，可以不增加任何电路设计以及验证时间和成本，并且节省由于修改电路带来的面积增加，降低修改电路可能带来的风险。

具体地，在本申请的实施例中，终端可以根据需要生成的序列长度M选择对应的配置参数的取值，然后便可以使用赋值后的配置参数，基于序列生成计算模型来实现序列的获取，其中，生成的序列的长度为M，M可以为大于0的整数，即终端无需修改电路和配置接口，只需按照序列长度进行配置参数的设置，便可以通过相同的序列生成方法实现对任意序列长度的序列的生成，从而能够有效降低序列生成过程的复杂性和风险性，同时提高了序列的生成效率。

应理解，本发明实施例的技术方案可以应用于第五代移动通信技术(5thgeneration mobile networks或5th generation wireless systems、5th-Generation，5G)***。图2为本申请实施例提出的通信***架构示意图，如图2所示，该通信***可以包括基站10，基站10可以与终端20、以及其他设备30进行通信。基站10可以为特定的地理区域提供通信覆盖，并且可以与位于该覆盖区域内的终端设备进行通信。可选地，该基站10可以为5G网络中的网络设备或者未来通信***中的网络设备等，或者是云无线接入网络(CloudRadio Access Network，CRAN)中的无线控制器，或者该基站10可以为移动交换中心、中继站、接入点等，本申请对此不作限定。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

本申请一实施例提供了一种序列的生成方法，该序列的生成方法，应用于配置有序列生成电路的终端中，图3为序列的生成方法的实现流程示意图一，如图3所示，在本申请的实施例中，终端生成序列的方法可以包括以下步骤：

步骤101、确定序列长度M；其中，M为大于0的整数。

在本申请的实施例中，终端可以先确定出需要生成的序列的序列长度，其中，序列长度可以表示为M，M为大于0的整数。其中，需要生成的序列可以为低峰均比序列。

需要说明的是，在本申请的实施例中，执行序列的生成方法的终端可以指接入终端设备、用户设备(User Equipment，UE)、用户单元、用户站、移动站、移动台、远方站、远程终端设备、移动设备、用户终端设备、终端设备、无线通信设备、用户代理或用户装置，终端还可以是蜂窝电话、无绳电话、会话启动协议(Session Initiation Protocol，SIP)电话、无线本地环路(Wireless Local Loop，WLL)站、个人数字处理(Personal DigitalAssistant，PDA)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备、车载设备、可穿戴设备、5G网络中的终端设备或者未来演进的公共陆地移动网(Public Land Mobile Network，PLMN)中的终端设备等。

可以理解的是，在本申请中，LTE在3GPP release14以前的标准中，序列的长度可以为12的整数倍，例如，序列长度可以为24、36等。随着LTE在release14标准中引入的梳状***的解调参考信号DMRS，进而也引入了序列长度为30的序列，用以生成5个物理资源块PRB时的梳齿结构为1/2的DMRS信号。5G NR中继续沿用了这种梳状***的解调参考信号DMRS，同时也新增了梳齿为1/4的探测参考信号SRS。

也就是说，在本申请中，可以不对生成的序列长度进行限制，例如M不一定为12的整数倍，M可以为大于0的任意一个整数。

需要说明的是，在本申请的实施例中，由于终端需要采用不同的参数进行不同序列长度的序列的生成，因此，终端在开始序列的生成之前，需要先确定出计划生成的序列的序列长度。

可以理解的是，在本申请的实施例中，终端可以基于上述公式(3)所示的序列的生成公式，以及上述图1所示的序列生成电路来实现序列的生成。

步骤102、根据M对配置参数赋值，获得赋值后的配置参数。

在本申请的实施例中，终端在确定序列长度M之后，便可以利用序列长度M对配置参数进行设置，从而获得赋值后的配置参数。

可以理解的是，在本申请的实施例中，基于上述公式(3)，终端需要进行设置的配置参数包括β，γ，θ_n。具体地，对于不同的序列长度M，对配置参数β，γ，θ_n的设置方式不同，即对配置参数β，γ，θ_n的赋值不同，因此最终获得的赋值后的配置参数也不相同。

进一步地，在本申请的实施例中，基于相同的生成公式，即上述公式(3)，和相同的序列生成电路来生成不同序列长度的序列，因此，终端需要对不同序列长度M所对应的配置参数进行不同的赋值。

示例性的，在本申请中，终端在根据M对配置参数赋值，获得赋值后的配置参数时，如果M等于30，那么终端可以配置

即获得的赋值后的配置参数包括

示例性的，在本申请中，终端在根据M对配置参数赋值，获得赋值后的配置参数时，如果M小于30，那么终端可以配置β＝0，

同时通过查询预存长度与参数的对应表进一步确定θ_n的取值，即获得的赋值后的配置参数包括β＝0，

以及查表获得的θ_n的取值。

示例性的，在本申请中，终端在根据M对配置参数赋值，获得赋值后的配置参数时，如果M大于30时，那么终端可以配置

即获得的赋值后的配置参数包括

θ_n＝0。其中，N可以为小于或者等于M的最大质数，q可以为序列的根指数，例如ZC序列的根指数。

步骤103、基于赋值后的配置参数和序列生成计算模型，生成长度为M的序列。

在本申请的实施例中，终端在根据M对配置参数赋值，获得赋值后的配置参数之后，便可以基于赋值后的配置参数和序列生成计算模型，生成长度为M的序列。

可以理解的是，在本申请的实施例中，序列生成计算模型可以为上述公式(3)所示的计算公式

其中，α可以用于区分终端，u表示组号，即表示小区参数，v表示组内基序列编号，

具体地，在本申请的实施例中，终端基于赋值后的配置参数和序列生成计算模型，生成长度为M的序列时，可以将赋值后的配置参数输入至序列生成计算模型，从而可以输出长度为M的序列。

进一步地，在本申请的实施例中，上述图1所示的序列生成电路可以用于序列生成计算模型的实现。具体地，终端在设置完成配置参数，获得赋值后的配置参数之后，便可以根据赋值后的配置参数，控制序列生成电路生成长度为M的序列。

也就是说，在本申请中，终端配置有用于实现序列生成计算模型的序列生成电路，从而可以通过该序列生成电路生成任意序列长度的序列。

进一步地，在本申请的实施例中，图4为序列的生成方法的实现流程示意图二，如图4所示，终端基于赋值后的配置参数和序列生成计算模型，生成长度为M的序列之后，即步骤103之后，终端生成序列的方法还可以包括以下方法：

步骤104、基于长度为M的序列向基站发送参考信号。

在本申请的实施例中，在利用序列生成计算模型生成长度为M的序列之后，终端便可以基于长度为M的序列向基站发送参考信号。

可以理解的是，在本申请的实施例中，终端可以利用长度为M的序列，经由收发机来向基站发送参考信号。

进一步地，在本申请的实施例中，图5为序列的生成方法的实现流程示意图三，如图5所示，终端在基于赋值后的配置参数和序列生成计算模型，生成长度为M的序列之前，即步骤103之前，终端生成序列的方法还可以包括以下步骤：

步骤105、选择基序列。

步骤106、利用基序列生成序列生成计算模型。

在本申请的实施例中，终端在利用序列生成计算模型生成长度为M的序列之前，需要先对序列生成计算模型进行构建。具体地，终端可以先根据序列长度进行基序列的选择，然后再利用与序列长度对应的基序列构建获得序列生成计算模型。

可以理解的是，在本申请的实施例中，序列长度可以为大于0的任意整数。对于不同的序列长度，终端选择的基序列可能不同。

示例性的，在本申请中，终端在选择基序列时，如果序列长度等于30，那么终端可以基于上述公式(5)来选择基序列，即序列长度等于30时，基序列为

示例性的，在本申请中，终端在选择基序列时，如果序列长度小于30，那么终端可以基于上述公式(2)来选择基序列，即序列长度小于30时，基序列为

其中，

用于表征基序列的相位。

示例性的，在本申请中，终端在选择基序列时，如果序列长度大于30，那么终端可以基于上述公式(2)来选择基序列，即序列长度大于30时，基序列为

进一步地，在本申请的实施例中，如果序列长度等于30，那么终端在利用基序列生成序列生成计算模型时，可以先基于基序列生成如上述公式(6)的初始计算模型，即初始计算模型为

然后可以对初始计算模型进行数学变换，最终获得序列生成计算模型。

进一步地，在本申请的实施例中，如果序列长度大于或者小于30，即序列长度不等于30，那么终端在利用基序列构建序列生成计算模型时，可以直接基于基序列生成如上述公式(3)的序列生成计算模型。

综上所述，通过上述步骤101至步骤106所提出的序列的生成方法，对于3GPP标准中新增加的参考序列，终端基于相同的序列生成计算模型，即使用同一个电路既可以生成原有的序列，又能生成新增的参考序列，配置接口对原有序列和新增序列也都一样，不同的只是配置参数的赋值。可见，在本申请中，终端生成序列的方法，可以以更加简单的方式实现不同长度的参考序列的生成，进而能够更加高效并且准确地产生3GPP标准中新增加的参考序列。

本申请实施例提供了一种序列的生成方法，终端确定序列长度M；其中，M为大于0的整数；根据M对配置参数赋值，获得赋值后的配置参数；基于赋值后的配置参数和序列生成计算模型，生成长度为M的序列。也就是说，在本申请的实施例中，终端可以根据需要生成的序列长度M选择对应的配置参数的取值，然后便可以使用赋值后的配置参数，基于序列生成计算模型来实现序列的获取，其中，生成的序列的长度为M，M可以为大于0的整数，即终端无需修改电路和配置接口，只需按照序列长度进行配置参数的设置，便可以通过相同的序列生成方法实现对任意序列长度的序列的生成，从而能够有效降低序列生成过程的复杂性和风险性，同时提高了序列的生成效率。

基于上述实施例，在本申请的再一实施例中，终端可以按照序列长度M分别对配置参数进行不同的赋值，从而可以将与M对应的赋值后的配置参数输入至序列生成计算模型中，最终便可以输出序列长度为M的序列。具体地，该序列可以为长度为M的低峰均比序列。

进一步地，在本申请的实施例中，如果序列长度M＝30，那么终端可以先引入一种新的基序列定义，基于上述公式(5)所示的基序列的表征公式，可以将序列长度M＝30时所选择的基序列

表示为如下公式；

基于上述公式(8)所示的基序列

终端可以如上述公式(6)所示的初始计算模型，即通过与M对应的基序列可以生成对应的低峰均比序列的计算模型。

进一步地，在本申请中，对于如上述公式(6)的初始计算模型，终端可以进行数学变换，获得变换后的计算模型如下公式所示：

对比上述公式(3)和上述公式(9)，如果令

那么上述公式(9)即变为上述公式(3)。

由此可见，在本申请中，基于如上述公式(3)所示的序列生成计算模型，终端仅需要将配置参数按照

进行赋值，便可以获得序列长度为30的低峰均比序列。

进一步地，在本申请的实施例中，如果序列长度M不等于30，那么终端可以继续基于上述公式(2)来选择基序列，进一步地，终端可以基于上述公式(2)所示的基序列的表征公式，将序列长度M不等于30时所选择的基序列

表示为如下公式；

可以表征基序列的相位，N表征的M以内的最大质数，q可以为序列的根指数，例如ZC序列的根指数。

通过上述公式(1)和(10)，便可以用如上公式(3)所示的序列生成计算模型生成低峰均比序列

其中，终端需要将配置参数按照如下方式进行赋值：

其中，如果M≤30，那么可以通过查询预存表对θ_n赋值，在查表的实现过程中，该项配置可设置为表的指针。

由此可见，在本申请中，基于如上述公式(3)所示的序列生成计算模型，终端仅需要将配置参数按照上述公式(11)进行赋值，便可以获得长度为30以外的其他序列长度的低峰均比序列。

综上所述，基于序列生成计算模型，终端不需要对目前的序列生成电路进行任何修改，也不需要增加控制参数或者运算参数，便可以生成任意长度的序列。即本申请提出的序列生成方法，可以采用同一套序列生成电路便能生成不同序列长度的序列。

图6为序列生成电路的示意图二，如图6所示，终端在进行序列的生成时，序列生成电路的结构和连接方式并不需要更改，仅需要使用不同的配置参数，便可以实现任意序列长度的序列的生成。具体地，终端可以通过软件计算，将配置参数寄存器设置成对应的值，即可生成所需要的长度的序列。

也就是说，在本申请的实施例中，终端可以可以按照需要生成的序列的长度M，确定参数β，γ，θ_n的取值，然后基于上述公式(3)，可以将赋值后的参数β，γ，θ_n输入至序列生成电路中，最后便可以输出长度为M的序列，从而实现任意长度的序列。其中，M为大于0的任意整数，不再限制为12的倍数。

综上所述，对于3GPP标准中新增加的参考序列，终端可以将新的参考序列生成公式做变换以后，用同一个电路既可以生成原有的序列，又能生成新增的参考序列，配置接口对原有序列和新增序列也都一样，不同的只是配置参数的赋值。也就是说，终端用数学方法先将新序列的生成式变形成为已有序列的形式，然后基于同一套电路，通过已有的接口，配置不同参数的方式，达到生成具有不同生成式的序列的目的。可见，在本申请中，终端生成序列的方法，可以不增加任何电路设计以及验证时间和成本，并且节省由于修改电路带来的面积增加，降低修改电路可能带来的风险，进而能够更加高效并且准确地产生3GPP标准中新增加的参考序列。

基于上述实施例，在本申请的另一实施例中，本申请提出的序列的生成方法，不仅可以用于产生参考序列、DMRS以及SRS，还能用于一切能够表示为如下公式的三项相位之和的序列的生成：

也就是说，如果一任意序列可以表示为如上公式(12)所示的

e^j2πγn、

这三个相位之和的形式，那么便可以通过对配置参数β，γ，θ_n进行不同的赋值来生成不同序列长度的序列。具体地，终端可以先按照需要的序列长度确定β，γ，θ_n的取值，然后可以将赋值后的配置参数输入至实现序列生成模型的序列生成电路中，从而可以生成该序列长度的序列。

由此可见，通过本申请提出的序列的生成方法，对于其他可以表示为

e^j2πγn、

这三个相位之和的形式的序列，终端采用同一套电路便能生成不同序列长度的序列。其中，电路的结构和连接方式并不需要更改，仅需要使用不同的配置参数，便可以实现任意序列长度的序列的生成。具体地，终端可以通过软件计算，将配置参数寄存器设置成对应的值，即可生成所需要的长度的序列。

可以理解的是，本申请提出的序列的生成方法，可以应用于至少以下场景中：

示例性的，LTE中物理上行链路控制信道(Physical Uplink Control Channel，PUCCH)中的PUCCH format1，2；NR中PUCCH format 0，1；从频域直接生成物理随机接入信道(Physical Random Access Channel，PRACH)所需的随机接入前导码(preamble)等等。

示例性的，PUCCH的循环移位，OCC等也可以转换成相位叠加在上述三项相位中进行累加配置。

示例性的，相位的累加用无符号数，2pi为归一化的1，因此相位累加可以自动在到达2pi时wrap around，不需要考虑累加器溢出时的处理。

示例性的，相位到数值的变换可以用坐标旋转数字计算方法(CoordinateRotation Digital Computer，CORDIC)电路迭代实现，也可以用三角函数查表来实现，亦或二者联合计算。

进一步地，在本申请中，上述等式或电路中的共轭操作可以配置成可选，以适应不同场景下的不同需求。

需要说明的是，在本申请的实施例中，如图6所示，终端可以通过改变延迟线的位置，进一步实现具有如下等式形式的序列：

其中，上述公式(12)的序列从本质上跟图6所能产生的序列是类似的，{β,γ,θ_n}与{β’,γ’,θ_n’}具有可变换性，即上述公式(12)与上述公式(3)是可以相互变换的。

基于上述实施例，在本申请的另一实施例中，图7为终端的组成结构示意图一，如图7所示，本申请实施例提出的终端20可以包括：确定单元21，获取单元22，生成单元23，选择单元24，发送单元25。

所述确定单元21，用于确定序列长度M；其中，M为大于0的整数；

所述获取单元22，用于根据M对配置参数赋值，获得赋值后的配置参数；

所述生成单元23，用于基于所述赋值后的配置参数和序列生成计算模型，生成长度为M的序列。

进一步地，在本申请的实施例中，所述序列生成计算模型为

其中，α用于区分终端，u表示组号，v表示组内基序列编号，β，γ，θ_n为所述配置参数。

进一步地，在本申请的实施例中，所述获取单元22，具体用于当M等于30时，配置

以获得所述赋值后的配置参数；以及当M小于30时，配置β＝0，

并查询预存长度与参数的对应表确定θ_n的取值，以获得所述赋值后的配置参数；以及当M大于30时，配置

θ_n＝0，以获得所述赋值后的配置参数；其中，N为小于或者等于M的最大质数，q为序列的根指数；相应地，所述序列为长度为M的低峰均比序列。

进一步地，在本申请的实施例中，所述选择单元24，用于所述基于所述赋值后的配置参数和序列生成计算模型，生成长度为M的序列之前，选择基序列；

所述生成单元23，还用于利用所述基序列生成所述序列生成计算模型。

进一步地，在本申请的实施例中，所述选择单元24，具体用于当序列长度等于30时，确定所述基序列为

以及当序列长度小于30时，确定所述基序列为

其中，所述

用于表征所述基序列的相位；以及当序列长度大于30时，确定所述基序列为

进一步地，在本申请的实施例中，所述生成单元23，具体用于当序列长度等于30时，基于所述基序列生成初始计算模型

以及对所述初始计算模型进行数学变换，获得所述序列生成计算模型。

进一步地，在本申请的实施例中，所述生成单元23，还具体用于当序列长度大于或者小于30时，直接基于所述基序列生成所述序列生成计算模型。

进一步地，在本申请的实施例中，所述生成单元23，还具体用于将所述赋值后的配置参数输入至所述序列生成计算模型，输出所述长度为M的序列。

进一步地，在本申请的实施例中，所述生成单元23，还具体用于根据所述赋值后的配置参数，控制序列生成电路生成所述长度为M的序列；其中，所述序列生成电路用于实现所述序列生成计算模型。

进一步地，在本申请的实施例中，所述发送单元25，用于所述基于所述赋值后的配置参数和序列生成计算模型，生成长度为M的序列之后，基于所述长度为M的序列向基站发送参考信号。

在本申请的实施例中，进一步地，图8为终端的组成结构示意图二，如图8示，本申请实施例提出的终端20还可以包括处理器26、存储有处理器26可执行指令的存储器27，进一步地，终端20还可以包括通信接口28，和用于连接处理器26、存储器27以及通信接口28的总线29。

在本申请的实施例中，进一步地，图9为终端的组成结构示意图三，如图9所示，本申请实施例提出的终端20还可以包括序列生成电路210。

需要说明的是，在本申请的实施例中，序列生成电路210可以用于实现所述序列生成计算模型。具体地，终端20在基于所述赋值后的配置参数和序列生成计算模型，生成长度为M的序列时，可以根据所述赋值后的配置参数，控制序列生成电路210生成所述长度为M的序列。

在本申请的实施例中，上述处理器26可以为特定用途集成电路(ApplicationSpecific Integrated Circuit，ASIC)、数字信号处理器(Digital Signal Processor，DSP)、数字信号处理装置(Digital Signal Processing Device，DSPD)、可编程逻辑装置(ProgRAMmable Logic Device，PLD)、现场可编程门阵列(Field ProgRAMmable GateArray，FPGA)、中央处理器(Central Processing Unit，CPU)、控制器、微控制器、微处理器中的至少一种。可以理解地，对于不同的设备，用于实现上述处理器功能的电子器件还可以为其它，本申请实施例不作具体限定。终端20还可以包括存储器27，该存储器27可以与处理器26连接，其中，存储器27用于存储可执行程序代码，该程序代码包括计算机操作指令，存储器27可能包含高速RAM存储器，也可能还包括非易失性存储器，例如，至少两个磁盘存储器。

在本申请的实施例中，总线29用于连接通信接口28、处理器26以及存储器27以及这些器件之间的相互通信。

在本申请的实施例中，存储器27，用于存储指令和数据。

进一步地，在本申请的实施例中，上述处理器26，用于确定序列长度M；其中，M为大于0的整数；根据M对配置参数赋值，获得赋值后的配置参数；基于所述赋值后的配置参数和序列生成计算模型，生成长度为M的序列。

在实际应用中，上述存储器27可以是易失性存储器(volatile memory)，例如随机存取存储器(Random-Access Memory，RAM)；或者非易失性存储器(non-volatile memory)，例如只读存储器(Read-Only Memory，ROM)，快闪存储器(flash memory)，硬盘(Hard DiskDrive，HDD)或固态硬盘(Solid-State Drive，SSD)；或者上述种类的存储器的组合，并向处理器26提供指令和数据。

另外，在本实施例中的各功能模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时，可以存储在一个计算机可读取存储介质中，基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或processor(处理器)执行本实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本申请实施例提供了一种终端，该终端确定序列长度M；其中，M为大于0的整数；根据M对配置参数赋值，获得赋值后的配置参数；基于赋值后的配置参数和序列生成计算模型，生成长度为M的序列。也就是说，在本申请的实施例中，终端可以根据需要生成的序列长度M选择对应的配置参数的取值，然后便可以使用赋值后的配置参数，基于序列生成计算模型来实现序列的获取，其中，生成的序列的长度为M，M可以为大于0的整数，即终端无需修改电路和配置接口，只需按照序列长度进行配置参数的设置，便可以通过相同的序列生成方法实现对任意序列长度的序列的生成，从而能够有效降低序列生成过程的复杂性和风险性，同时提高了序列的生成效率。

基于上述实施例，本申请的又一实施例提出一种序列生成装置，其中，该序列生成装置可以包括处理器和运算回路。也就是说，在本申请中，执行序列的生成方法的主体还可以为包括有处理器和运算回路的序列生成装置。

可以理解的是，在本申请的实施例中，序列生成装置中配置的处理器可以为数字信号处理器DSP、数字信号处理装置DSPD、可编程逻辑装置PLD、现场可编程门阵列FPGA、中央处理器CPU、控制器、微控制器中的至少一种。

具体地，在本申请中，序列生成装置中配置的处理器，可以用于确定序列长度M，其中，M为大于0的整数；根据M对配置参数赋值，获得赋值后的配置参数。

进一步地，在本申请的实施例中，序列生成装置中配置的运算回路，对应于序列生成计算模型。示例性的，该运算回路可以为能够实现序列生成计算模型的序列生成电路。

具体地，在本申请中，序列生成装置中配置的运算回路，可以用于根据赋值后的配置参数生成长度为M的序列。

也就是说，序列生成装置中配置的处理器在确定序列长度M，并根据M对配置参数赋值，获得赋值后的配置参数之后，序列生成装置中配置的运算回路便可以基于序列生成计算模型，进一步根据赋值后的配置参数获得长度为M的序列。

进一步地，在本申请的实施例中，序列生成计算模型可以表示为

其中，α用于区分终端，u表示组号，v表示组内基序列编号，β，γ，θ_n为配置参数。

进一步地，在本申请的实施例中，序列生成装置中配置的处理器在根据M对配置参数赋值，获得赋值后的配置参数时，如果M等于30，那么处理器可以配置

从而可以获得赋值后的配置参数；如果M小于30，那么处理器可以配置β＝0，

并查询预存长度与参数的对应表确定θ_n的取值，从而可以获得赋值后的配置参数；如果M大于30，那么处理器可以配置

θ_n＝0，从而可以获得赋值后的配置参数；其中，N为小于或者等于M的最大质数，q为序列的根指数。

可以理解的是，序列生成装置生成的序列可以为长度为M的低峰均比序列。

本申请实施例提供了一种序列生成装置，该序列生成装置设置有处理器和运算回路，可以根据需要生成的序列长度M选择对应的配置参数的取值，然后便可以使用赋值后的配置参数，基于序列生成计算模型来实现序列的获取，其中，生成的序列的长度为M，M可以为大于0的整数，即序列生成装置无需修改电路和配置接口，只需按照序列长度进行配置参数的设置，便可以通过相同的序列生成方法实现对任意序列长度的序列的生成，从而能够有效降低序列生成过程的复杂性和风险性，同时提高了序列的生成效率。

本申请实施例提供一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如上所述的序列的生成方法。

具体来讲，本实施例中的一种序列的生成方法对应的程序指令可以被存储在光盘，硬盘，U盘等存储介质上，当存储介质中的与一种序列的生成方法对应的程序指令被一电子设备读取或被执行时，包括如下步骤：

确定序列长度M；其中，M为大于0的整数；

根据M对配置参数赋值，获得赋值后的配置参数；

本领域内的技术人员应明白，本申请的实施例可提供为方法、***、或计算机程序产品。因此，本申请可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(***)、和计算机程序产品的实现流程示意图和/或方框图来描述的。应理解可由计算机程序指令实现流程示意图和/或方框图中的每一流程和/或方框、以及实现流程示意图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在实现流程示意图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在实现流程示意图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在实现流程示意图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。