CN113778322A - 存储器***及其操作方法 - Google Patents

存储器***及其操作方法 Download PDF

Info

Publication number
CN113778322A
CN113778322A CN202110066069.4A CN202110066069A CN113778322A CN 113778322 A CN113778322 A CN 113778322A CN 202110066069 A CN202110066069 A CN 202110066069A CN 113778322 A CN113778322 A CN 113778322A
Authority
CN
China
Prior art keywords
memory device
planes
plane
target
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110066069.4A
Other languages
English (en)
Inventor
鲁俊礼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113778322A publication Critical patent/CN113778322A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及一种存储器***的操作方法。该存储器***包括：存储器装置，包括多个平面以及分别针对多个平面的多个页面缓冲器；以及控制器，适用于控制存储器装置，该操作方法包括：控制器向存储器装置提供针对多个平面之中的相应目标平面的页面读取命令；存储器装置响应于页面读取命令，同时从目标平面读取数据，并将数据缓冲在与相应目标平面相对应的目标页面缓冲器中；控制器向存储器装置选择性地提供省略了目标页面地址的所有平面数据输出命令或相应平面数据输出命令；并且存储器装置响应于所有平面数据输出命令或相应平面数据输出命令，顺序地输出被缓冲在目标页面缓冲器中的数据。

Description

存储器***及其操作方法
相关申请的交叉引用
本申请要求于2020年6月9日提交的申请号为10-2020-0069625的韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体并入本文。
技术领域
本公开的各个实施例总体涉及一种包括存储器装置和控制器的存储器***。
背景技术
计算机环境范例已经转变为能够随时随地使用计算***的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用迅速增加。这些便携式电子装置通常使用具有一个或多个用于存储数据的存储器装置的存储器***。存储器***可以用作便携式电子装置的主存储器装置或辅助存储器装置。
因为存储器***没有移动部件，所以存储器***提供了诸如以下的优点：优异的稳定性和耐久性、高信息访问速度以及低功耗。具有这种优点的存储器***的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
本公开的各个实施例针对一种存储器***，该存储器***可以通过提供简化的命令来控制存储器装置的多平面读取操作，从而减少多平面读取操作所需的时间。
根据实施例，一种存储器***的操作方法，该存储器***包括：存储器装置，包括多个平面和分别针对多个平面的多个页面缓冲器；以及控制器，适用于控制存储器装置，该操作方法包括：控制器向存储器装置提供页面读取命令，该页面读取命令包括多个平面之中的相应目标平面的目标页面地址；存储器装置响应于页面读取命令，同时从目标平面读取数据，并将数据缓冲在与相应目标平面相对应的目标页面缓冲器中；控制器向存储器装置选择性地提供省略了目标页面地址的所有平面数据输出命令或省略了目标页面地址的相应平面数据输出命令；并且存储器装置响应于所有平面数据输出命令或相应平面数据输出命令，顺序地输出被缓冲在目标页面缓冲器中的数据。
根据实施例，一种存储器***包括：存储器装置，包括多个平面和分别针对多个平面的多个页面缓冲器；以及控制器，适用于控制存储器装置，其中控制器向存储器装置提供页面读取命令，该页面读取命令包括多个平面之中的相应目标平面的目标页面地址，存储器装置响应于页面读取命令，同时从目标平面读取数据，并将数据缓冲在与相应目标平面相对应的目标页面缓冲器中；控制器向存储器装置选择性地提供省略了目标页面地址的所有平面数据输出命令或针对相应平面的、省略了目标页面地址的相应平面数据输出命令；并且存储器装置响应于所有平面数据输出命令或相应平面数据输出命令，顺序地输出被缓冲在目标页面缓冲器中的数据。
根据实施例，一种存储器***包括：存储器装置，包括多个平面和与多个平面相对应的多个页面缓冲器；以及控制器，被配置为控制存储器装置，其中控制器向存储器装置提供针对多个平面的多个读取命令，存储器装置响应于多个读取命令，同时从多个平面的目标页面读取数据，并将数据缓冲在多个页面缓冲器中，控制器向存储器装置提供与多个平面的所有平面或多个平面中的每一个平面相关联的数据输出命令，数据输出命令被配置为不包括目标页面的地址；并且存储器装置响应于数据输出命令，将被缓冲在多个页面缓冲器中的数据顺序地输出到控制器。
附图说明
图1是示意性地示出根据实施例的包括存储器***的数据处理***的示例的框图。
图2是示出根据实施例的存储器装置的框图。
图3是用于描述在控制器和存储器装置之间交换的信号的框图。
图4是用于描述存储器装置的多平面读取操作的框图。
图5是示出根据已经提出的一种类型的存储器***的多平面读取操作的时序图。
图6和图7是示出根据实施例的多平面读取操作的时序图。
具体实施方式
下面参照附图详细描述了本公开的各个实施例。以下描述关注于本发明的特征和方面。可以省略公知的技术细节，以免使所公开实施例的主题不清楚。而且，在整个说明书中，对“一个实施例”、“另一实施例”等的引用不一定仅针对一个实施例，并且对任何这种短语的不同引用不一定针对相同的(多个)实施例。本文中使用的术语“实施例”不一定指所有实施例。
图1是示出根据本发明的实施例的数据处理***100的框图。
参照图1，数据处理***100可以包括可操作地联接到存储器***110的主机102。
主机102可以包括诸如移动电话、MP3播放器和膝上型计算机的各种便携式电子装置中的任意一种，或者诸如台式计算机、游戏机、电视(TV)和投影仪的各种非便携式电子装置中的任意一种。
主机102可以包括至少一个操作***(OS)，OS可以管理和控制主机102的全部功能和操作，并且使用数据处理***100或存储器***110提供在主机102和用户之间的互操作性。OS可以支持与用户的使用目的和用途相对应的功能和操作。例如，根据主机102的移动性，可以将OS分为通用OS和移动OS。根据用户的环境，可以将通用OS分为个人OS和企业OS。
存储器***110可以响应于主机102的请求而操作以存储用于主机102的数据。存储器***110的非限制性示例包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用串行总线(USB)装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可以包括嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型MMC。SD卡可以包括迷你SD卡和微型SD卡。
存储器***110可以由各种类型的存储装置中的任意一种实现。这种存储装置的示例包括但不限于诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置以及诸如只读存储器(ROM)、掩码ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM或ReRAM)和闪速存储器的非易失性存储器装置。闪速存储器可以具有三维(3D)堆叠结构。
存储器***110可以包括控制器130和存储器装置150。存储器装置150可以存储用于主机102的数据，并且控制器130可以控制将数据存储到存储器装置150中。
控制器130和存储器装置150可以被集成到单个半导体装置中。例如，控制器130和存储器装置150可以被集成为一个半导体装置以构成固态驱动器(SSD)。当存储器***110用作SSD时，可以提高连接到存储器***110的主机102的操作速度。在另一实施例中，控制器130和存储器装置150可以被集成为一个半导体装置以构成诸如以下的存储卡：国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体(SM)卡、记忆棒、包括缩小尺寸的MMC(RS-MMC)和微型MMC的多媒体卡(MMC)、包括迷你SD卡、微型SD卡和SDHC卡的安全数字(SD)卡或通用闪存(UFS)装置。
存储器***110的非限制性应用示例包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航***、黑匣子、数码相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置中的一种、构成计算机网络的各种电子装置中的一种、构成远程信息处理网络的各种电子装置中的一种、射频识别(RFID)装置、或构成计算***的各种组件中的一种。
存储器装置150可以是非易失性存储器装置，并且即使没有供应电力也可以保留其中存储的数据。存储器装置150可以通过编程操作存储从主机102提供的数据，并且可以通过读取操作将其中存储的数据提供到主机102。存储器装置150可以包括多个存储块，存储块中的每一个可以包括多个页面，并且页面中的每一个可以包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是闪速存储器。闪速存储器可以具有三维(3D)堆叠结构。
闪速存储器可以将数据存储在由存储器单元晶体管组成的存储器单元阵列中。闪速存储器可以具有存储器装置、平面、存储块和页面的分层结构。
即使图1示出了一个存储器装置150，但是存储器***110可以包括多个存储器装置。存储器装置150可以一次接收一个命令。存储器装置150可以包括多个平面。通过示例，图1示出了包括四个平面302、304、306和308的存储器装置150。平面302、304、306和308可以并行处理由存储器装置150接收的命令。平面302、304、306和308中的每一个可以包括多个存储块(未示出)。存储块中的每一个可以是擦除操作的最小单位。一个存储块可以包括多个页面(未示出)。页面中的每一个可以是写入操作和读取操作的最小单位。
下面参照图2描述了存储器装置150。
继续参照图1，控制器130可以响应于来自主机102的请求而控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供到主机102，并且将从主机102提供的数据存储到存储器装置150中。因此，控制器130可以控制存储器装置150的读取操作、编程操作和擦除操作。
控制器130可以包括主机接口(I/F)132、处理器134、诸如NAND闪存控制器(NFC)的存储器I/F 142和存储器144，它们均经由内部总线可操作地联接。尽管未示出，但是控制器130还可以包括错误校正(ECC)组件和电源管理单元(PMU)。
主机I/F 132可以被配置为处理主机102的命令和数据，并且可以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速***组件互连(PCI-e或PCIe)、小型计算机***接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小磁盘接口(ESDI)和电子集成驱动器(IDE)。
可以通过被称为主机接口层(HIL)的固件来驱动主机I/F 132，以便与主机交换数据。
存储器I/F 142可以用作使控制器130和存储器装置150接口连接的存储器/存储接口，使得控制器130响应于来自主机102的请求而控制存储器装置150。当存储器装置150是闪速存储器或者具体地是NAND闪速存储器时，存储器I/F 142可以在处理器134的控制下生成用于存储器装置150的控制信号并处理待提供到存储器装置150的数据。存储器I/F142可以用作处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，存储器I/F 142可以支持控制器130和存储器装置150之间的数据传送。
可以通过被称为闪存接口层(FIL)的固件来驱动存储器I/F 142，以便与存储器装置150交换数据。
存储器144可以用作存储器***110和控制器130的工作存储器，并且存储用于驱动存储器***110和控制器130的数据。控制器130可以响应于来自主机102的请求而控制存储器装置150执行读取操作、编程操作和擦除操作。控制器130可以将从存储器装置150读取的数据提供到主机102，可以将从主机102提供的数据存储到存储器装置150中。存储器144可以存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可以被实现为易失性存储器。例如，存储器144可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)实现。存储器144可以被设置在控制器130的内部或外部。图1例示了被设置在控制器130内部的存储器144。在另一实施例中，存储器144可以由外部易失性存储器实现，该外部易失性存储器具有在存储器144和控制器130之间传送数据的存储器接口。
处理器134可以控制存储器***110的全部操作。处理器134可以驱动固件以控制存储器***110的全部操作。固件可以被称为闪存转换层(FTL)。而且，处理器134可以被实现为微处理器或中央处理单元(CPU)。
处理器134可以驱动FTL并执行与从主机102接收的请求相对应的前台操作。例如，处理器134可以响应于来自主机102的写入请求而控制存储器装置150的写入操作，并且响应于来自主机102的读取请求而控制存储器装置150的读取操作。
而且，控制器130可以通过被实现为微处理器或中央处理单元(CPU)的处理器134对存储器装置150执行后台操作。例如，对存储器装置150执行的后台操作可以包括垃圾收集(GC)操作、损耗均衡(WL)操作、映射清除操作或坏块管理操作。
图2是示出根据实施例的存储器装置150的框图。
参照图2，存储器装置150可以包括存储器单元阵列300、多个地址解码器(例如，442和448)、多个页面缓冲器(例如，412和418)、多个输入/输出(I/O)控制电路(例如，422和428)、输入/输出(I/O)焊盘430、控制电路500和电压生成器700。
存储器单元阵列300可以包括以上参照图1所描述的第一至第四平面302、304、306和308。平面302、304、306和308中的每一个可以包括多个存储块。在多个平面之中，图2示出了第一平面302和第四平面308；为了清楚起见，省略了第二平面和第三平面。而且，尽管未直接示出，但是从图2可以理解，第二平面和第三平面中的每一个包括相关联的地址解码器、页面缓冲器和I/O控制电路。
平面可以独立操作，或者两个或更多个平面可以同时操作。例如，第一至第四平面302、304、306和308可以同时对来自存储器单元的数据执行读取操作。存储器装置150可以支持包括多个平面同时读取数据的操作的多平面读取操作。
平面中的每一个可以通过漏极选择线DSL、多个字线WL和源极选择线SSL联接到相应的地址解码器。例如，第一平面302可以联接到第一地址解码器442，第四平面308可以联接到第四地址解码器448。另外，第二地址解码器可以联接到第二平面304，第三地址解码器可以联接到第三平面306。
平面中的每一个可以通过相应的页面缓冲器以及相应的输入/输出控制电路来输入和输出数据。第一平面302可以联接到第一页面缓冲器412，并且第一页面缓冲器412可以由第一输入/输出控制电路422控制。第四平面308可以联接到第四页面缓冲器418，并且第四页面缓冲器418可以由第四输入/输出控制电路428控制。第二页面缓冲器可以联接到第二平面304，并且第三页面缓冲器可以联接到第三平面306。
控制电路500可以基于从外部装置接收的命令CMD和地址ADDR来控制电压生成器700、多个地址解码器442、…和448以及多个输入/输出控制电路422、…和428。
电压生成器700可以根据操作模式生成待供应到字线的字线电压VWL。电压生成器700的电压生成操作可以由控制电路500的控制信号CTL来控制。
多个地址解码器442、…和448可以基于控制电路500的行地址信号R_ADDR来选择施加字线电压VWL的字线。多个地址解码器442、…和448可以向所选择的字线提供字线电压VWL，并且如果需要，可以向未选择的字线提供字线电压VWL。例如，第一地址解码器442可以向第一平面302的字线提供字线电压VWL，并且第四地址解码器448可以向第四平面308的字线提供字线电压VWL。第二地址解码器可以向第二平面304的字线提供字线电压VWL，并且第三地址解码器可以向第三平面306的字线提供字线电压VWL。
输入/输出控制电路422、…和428可以基于控制电路的列地址信号C_ADDR来控制从输入/输出焊盘430输入的数据的输入，或者输出到输入/输出焊盘430的数据的输出。在编程操作期间，第一至第四输入/输出控制电路422、…和428可以作为写入驱动器进行操作，该写入驱动器根据待存储在第一至第四平面302、304、306和308中的数据来驱动位线。在编程操作期间，第一至第四输入/输出控制电路422、…和428可以通过输入/输出焊盘430分别接收待存储在第一至第四平面302、304、306和308中的数据，并且根据接收到的数据来驱动位线。在读取操作或编程验证操作期间，第一至第四输入/输出控制电路422、…和428可以作为读出放大器进行操作，该读出放大器用于分别从第一至第四平面302、304、306和308读取数据。
第一至第四页面缓冲器412、…和418可以缓冲通过输入/输出焊盘430接收的数据DATA以及待通过输入/输出焊盘430输出的数据DATA。第一至第四页面缓冲器412、…和418中的每一个可以包括多个锁存器(latch)(未示出)。
根据实施例，存储器单元阵列300可以是以三维结构(即，具有垂直维度)形成在衬底上的三维存储器单元阵列。在这种情况下，存储器单元阵列300可以包括垂直的存储器单元串，该垂直的存储器单元串包括通过彼此堆叠而形成的多个存储器单元。
图3是用于描述在控制器130和存储器装置150之间交换的信号的框图。
参照图3，控制器130可以向存储器装置150提供芯片使能信号CE，从而在存储器***110中可以包括的多个存储器装置之中选择一个存储器装置150。
控制器130和存储器装置150可以交换数据信号DQ。控制器130可以通过数据信号DQ向存储器装置150提供命令CMD、地址ADDR和数据DATA，并且存储器装置150可以通过数据信号DQ向控制器130提供数据DATA。控制器130通过数据信号DQ传输的信号是命令CMD、地址ADDR还是数据DATA可以通过命令锁存使能信号CLE、地址锁存使能信号ALE和写入使能信号WE来指定。
存储器装置150可以通过就绪/忙碌信号R/B向控制器130提供存储器装置150的内部操作状态信息。
响应于主机接口132的速度的增加，存储器***110的性能指标的标准已经提高。例如，性能指标可以包括顺序读取性能、顺序写入性能、随机读取性能和随机写入性能。
为了使存储器***110满足性能指标的标准，优选地减少存储器装置150的命令处理时间。
命令处理时间可以包括控制器130向存储器装置150提供命令所花费的时间以及在控制器130和存储器装置150之间交换数据所花费的时间。
根据实施例，控制器130可以通过减少与存储器装置150的多平面读取操作相关联的命令提供时间来提高存储器接口142的速度。
参照图4描述了存储器装置150的多平面读取操作。
图4示出了存储器装置150，该存储器装置150包括第一至第四平面302、304、306和308、第一至第四页面缓冲器412、414、416和418以及输入/输出焊盘430。图4所示的存储器装置150对应于参照图2描述的存储器装置150。
多平面读取操作可以包括页面读取操作和数据输出操作。
图1的存储器接口142可以提供针对目标平面的页面读取命令，该目标平面是第一至第四平面302、304、306和308之中的多平面读取操作的目标。通过示例，图4示出了第一至第四平面302、304、306和308全部都被选作目标平面的情况。
存储器装置150可以支持多平面读取操作，而无论在目标平面中的每一个中的待读取的页面的偏移是相同还是不同。通过示例，图4示出了当在第一至第四平面302、304、306和308中待读取的块和页面的所有偏移彼此不同时的多平面读取操作。存储器接口142可以通过指定在平面中的每一个中的待读取的平面、块和目标页面的页面地址来提供页面读取命令。在图4的示例中，存储器接口142可以顺序地提供第一平面302的块A的页面E的页面读取命令、第二平面304的块B的页面F的页面读取命令、第三平面306的块C的页面G的页面读取命令以及第四平面308的块D的页面H的页面读取命令。
第一至第四平面302、304、306和308可以响应于页面读取命令而同时执行页面读取操作。从第一至第四平面302、304、306和308读取的数据可以分别被缓冲在第一至第四页面缓冲器412、414、416和418中。
存储器装置150可以响应于来自存储器接口142的数据输出命令，通过输入/输出焊盘430执行数据输出操作以输出被缓冲在第一至第四页面缓冲器412、414、416和418中的数据。存储器装置150可以通过输入/输出焊盘430顺序地输出被缓冲在第一至第四页面缓冲器412、414、416和418中的数据。
在下文中，参照图5描述了根据已经提出的一种类型的存储器***的数据输出命令，并且参照图6和图7描述了根据本公开的实施例简化的数据输出命令。
图5是示出根据已经提出的一种类型的存储器***的多平面读取操作的时序图。
图1的存储器接口142可以向存储器装置150提供多个页面读取命令。
参照图5，第一命令序列502和第二命令序列504是针对每个目标平面的页面读取命令。
第一命令序列502可以表示针对多平面读取操作的页面读取命令之中首先或中间提供的页面读取命令，第二命令序列504可以指示针对多平面读取操作的页面读取命令之中的最后页面读取命令。
第一命令序列502可以包括“01h/02h/03h”信号、“00h”信号、指示目标页面的列地址的“C1-C2”信号、指示目标页面的行地址的信号“R1-R2-R3”以及“32h”信号。例如当所选择的页面的存储器单元是三层单元(TLC)时，可以根据读取所选择的页面的LSB、CSB和MSB中的哪一种来选择“01h/02h/03h”信号。目标页面的列地址“C1-C2”信号可以指定目标页面属于哪个目标平面。在图4的示例中，当“R1-R2-R3”信号指定页面E PAGE_E时，“C1-C2-R1-R2-R3”信号中的“C1-C2”信号可以指定第一平面302。“32h”信号可以指示进一步提供后续的页面读取命令。当在“32h”信号被提供到存储器装置150之后经过时间tWB时，R/B信号可以进入虚拟忙碌状态，并且在经过时间tDBSY之后改变为就绪状态。
根据目标平面的数量，可以多次将第一命令序列502提供到存储器装置150。例如，当第一至第四平面302、304、306和308全部都是目标平面时，针对第一至第三平面302、304和306中的每一个，可以提供三次或一次第一命令序列502。
第二命令序列504可以包括“01h/02h/03h”信号、“00h”信号、“C1-C2”信号、“R1-R2-R3”信号和“30h”信号。“01h/02h/03h”信号、“00h”信号、“C1-C2”信号和“R1-R2-R3”信号与第一命令序列502中描述的相同。“30h”信号可以指示相应的命令是针对多平面读取操作的最后页面读取命令。
R/B信号可以通过在“30h”信号被提供到存储器装置150之后经过时间tWB时进入忙碌状态并且在经过时间tR之后改变为逻辑高电平时进入就绪状态。
目标平面可以同时执行页面读取操作。目标平面可以在时间tR内执行页面读取操作。从目标平面中的每一个中的目标页面读取的数据可以被缓冲在与目标平面中的每一个相对应的页面缓冲器中。
当在经过时间tR之后R/B信号改变为就绪状态时，控制器130可以向存储器装置150提供数据输出命令，以便输出被缓冲在多个页面缓冲器中的数据。
第三命令序列506是针对一个目标平面的数据输出命令。第三命令序列506可以包括目标页面的“00h”信号、列地址“C1-C2”信号和行地址“R1-R2-R3”信号、指示目标平面的“05h”信号、“C1-C2”信号以及“E0h”信号。也就是说，可能需要三个命令周期和七个地址周期来提供针对一个目标平面的数据输出命令。当提供“E0h”信号并经过时间tWHR2时，存储器装置150可以输出被缓冲在与该一个目标平面相对应的页面缓冲器中的数据。
根据已经提出的一种类型的存储器***，存储器接口142需要向存储器装置150提供与目标平面一样多的数据输出命令，以便输出与多平面读取操作有关的所有数据。例如，当第一至第四平面302、304、306和308全部都是目标平面时，存储器接口142需要提供四次数据输出命令。当提供四次数据输出命令时，多平面读取操作可能需要总共40个时钟周期来输出被缓冲在页面缓冲器中的数据。
此外，当存储器***110包括多个存储器装置，并且存储器接口142需要指示针对多个存储器装置的多平面读取操作时，一个存储器接口142向多个存储器装置提供数据输出命令所需的时钟周期的数量可能进一步增加。时钟周期数量的增加可能导致存储器接口142的瓶颈(bottleneck)。
当可以减少提供数据输出命令所需的时钟周期的数量时，则可以减少执行多平面读取操作所需的总时间。
根据本公开的实施例，存储器接口142可以通过提供至少省略了地址信息的一部分的数据输出命令来减少提供数据输出命令所需的时钟周期的数量。
即使当存储器接口142提供数据输出命令时省略了目标页面的地址，但是存储器装置150仍可以输出该目标页面中存储的数据。这是因为：可以在页面读取操作期间将目标页面的数据缓冲在页面缓冲器中，并且存储器装置150可以通过访问该页面缓冲器而无需直接访问目标页面来执行数据输出操作。
根据本公开的实施例，可以减少提供数据输出命令所需的时间，并且还可以减少用于提供数据输出命令的电流消耗。此外，可以减少存储器装置150的多平面读取操作所需的时间，并且可以减轻存储器接口142的瓶颈。
图6是示出根据第一实施例的多平面读取操作的时序图。
图6中的第一命令序列502和第二命令序列504表示针对每个目标平面的页面读取命令，并且与以上参照图5描述的第一命令序列502和第二命令序列504相同。
根据第一实施例，当对目标平面完全执行多平面读取操作中的页面读取操作时，存储器接口142可以通过提供需要一个时钟周期的所有平面数据输出命令602来控制存储器装置150顺序地输出被缓冲在其中的所有页面缓冲器中的数据。
参照图6，所有平面数据输出命令602被表示为“BBh”。当在提供所有平面数据输出命令602之后经过时间tWHR2时，存储器装置150可以顺序地输出被缓冲在与第一至第四平面302、304、306和308相对应的页面缓冲器中的数据。
为了输出被缓冲在与四个平面302、304、306和308相对应的四个页面缓冲器412、414、416和418中的数据，根据图5，存储器接口142可能需要40个时钟周期，并且提供数据输出命令。然而，根据第一实施例，存储器接口142可以仅在一个时钟周期内提供数据输出命令。因此，提供数据输出命令所需的时间可以减少到图5的布置所花费的时间的1/40。随着存储器装置150中的平面的数量根据采用更高容量的存储器装置的趋势而增加，与图5的布置相比，提供数据输出命令所需的时间甚至可以更显著地减少。
当需要对存储器装置150中的所有平面执行多平面读取操作时，诸如当需要执行顺序读取操作时，可以特别有效地使用所有平面数据输出命令602。
所有平面数据输出命令602也可以用于多平面高速缓存读取操作。高速缓存读取操作是指以下操作：存储器装置150通过输入/输出焊盘输出从特定页面读取的数据，并且同时从下个页面的存储器单元读取数据。可以主要执行高速缓存读取操作以读取顺序数据。存储器装置150可以执行多平面高速缓存读取操作，在该多平面高速缓存读取操作中，同时对所有平面执行高速缓存读取操作以读取顺序数据。当存储器装置150执行多平面高速缓存读取操作时，可以从存储器装置150中的所有页面缓冲器顺序地输出数据。因此，每当执行多平面高速缓存读取操作中的数据输出操作时，存储器接口142可以向存储器装置150提供所有平面数据输出命令602。
图7是示出根据第二实施例的多平面读取操作的时序图。
图7中的第一命令序列502和第二命令序列504与以上参照图5描述的第一命令序列502和第二命令序列504相同。
根据第二实施例，当对目标平面完全执行多平面读取操作中的页面读取操作时，存储器接口142可以提供针对每个平面的数据输出命令，该数据输出命令需要一个时钟周期来输出与一个目标平面相对应的页面缓冲器的数据。
参照图7，针对相应平面的数据输出命令702、704、…和708被表示为“A0h”、“A1h”、...和“A3h”。相应平面数据输出命令702、704、…和708可以与相应平面一一对应。例如，当存储器接口142向存储器装置150提供“A0h”信号(即，702)时，在经过时间tWHR2之后，存储器装置150可以输出被缓冲在与第一平面302相对应的第一页面缓冲器412中的数据。随后，当控制器130向存储器装置150提供“A1h”信号(即，704)时，在经过时间tWHR2之后，存储器装置150可以输出被缓冲在与第二平面304相对应的第二页面缓冲器414中的数据。
根据第二实施例，当输出被缓冲在四个页面缓冲器412、414、416和418中的数据时，可以提供总共需要四个时钟周期的相应平面数据输出命令。与图5的布置相比，根据第二实施例的提供相应平面数据输出命令所需的时间可以减少到图5所需的时间的1/10。
相应平面数据输出命令702、704、…和708可以在存储器装置150中包括的多个页面缓冲器412、414、416和418之中指定向其输出数据的页面缓冲器。因此，当需要对存储器装置150的一些目标平面执行多平面读取操作时，诸如当执行随机读取操作时，可以特别有效地使用相应平面数据输出命令702、704、…和708。
根据实施方案，当执行多平面读取操作时，存储器接口142可以选择性地向存储器装置150提供图6中的所有平面数据输出命令602或图7中的相应平面数据输出命令702、704、…和708。例如，当对存储器装置150的所有平面执行多平面读取操作时，存储器接口142可以向存储器装置150提供所有平面数据输出命令602。另外，当对存储器装置150的一些平面执行多平面读取操作时，存储器接口142可以提供针对目标平面的相应平面数据输出命令。
根据本公开的实施例，控制器130可以通过使用简化的数据输出命令来控制存储器装置150，从而减少多平面读取操作所需的时间。因此，可以提高存储器***110的性能。
尽管已经示出并描述了特定实施例，但是对于本领域技术人员将显而易见的是，在不脱离本发明的范围的情况下，可以进行各种改变和修改。因此，本发明的范围不限于所描述的实施例，而是涵盖落入权利要求及其等同方案的范围内的所有变型。

Claims (13)

1.一种存储器***的操作方法，所述存储器***包括：存储器装置，包括多个平面和分别针对所述多个平面的多个页面缓冲器；以及控制器，控制所述存储器装置，所述操作方法包括：
所述控制器向所述存储器装置提供页面读取命令，所述页面读取命令包括所述多个平面之中的相应目标平面的目标页面地址；
所述存储器装置响应于所述页面读取命令，同时从所述目标平面读取数据，并将所述数据缓冲在与所述相应目标平面相对应的目标页面缓冲器中；
所述控制器向所述存储器装置选择性地提供省略了所述目标页面地址的所有平面数据输出命令或省略了所述目标页面地址的相应平面数据输出命令；并且
所述存储器装置响应于所述所有平面数据输出命令或所述相应平面数据输出命令，顺序地输出被缓冲在所述目标页面缓冲器中的数据。
2.根据权利要求1所述的操作方法，其中选择性地提供操作包括：当所述多个平面的所有平面都是所述目标平面时，向所述存储器装置提供所述所有平面数据输出命令。
3.根据权利要求2所述的操作方法，其中向所述存储器装置提供所述所有平面数据输出命令包括：提供需要单个时钟周期的所述所有平面数据输出命令。
4.根据权利要求1所述的操作方法，其中选择性地提供操作包括：当所述多个平面中的一些平面是所述目标平面时，向所述存储器装置提供与所述目标平面相对应的所述相应平面数据输出命令。
5.根据权利要求4所述的操作方法，其中向所述存储器装置提供与所述目标平面相对应的所述相应平面数据输出命令包括：提供需要单个时钟周期的所述相应平面数据输出命令中的每一个。
6.根据权利要求4所述的操作方法，其中顺序地输出被缓冲在所述目标页面缓冲器中的数据包括：
响应于针对单个平面的所述相应平面数据输出命令，输出与对应于所述单个平面的页面缓冲器相对应的数据，直到输出被缓冲在所述目标页面缓冲器中的所有数据为止。
7.一种存储器***，包括：
存储器装置，包括多个平面和分别针对所述多个平面的多个页面缓冲器；以及
控制器，控制所述存储器装置，
其中所述控制器向所述存储器装置提供页面读取命令，所述页面读取命令包括所述多个平面之中的相应目标平面的目标页面地址，
所述存储器装置响应于所述页面读取命令，同时从所述目标平面读取数据，并将所述数据缓冲在与所述相应目标平面相对应的目标页面缓冲器中；
所述控制器向所述存储器装置选择性地提供省略了所述目标页面地址的所有平面数据输出命令或省略了所述目标页面地址的相应平面数据输出命令；并且
所述存储器装置响应于所述所有平面数据输出命令或所述相应平面数据输出命令，顺序地输出被缓冲在所述目标页面缓冲器中的数据。
8.根据权利要求7所述的存储器***，其中当所述多个平面的所有平面都是所述目标平面时，所述控制器向所述存储器装置提供所述所有平面数据输出命令。
9.根据权利要求8所述的存储器***，其中所述控制器提供需要单个时钟周期的所述所有平面数据输出命令。
10.根据权利要求7所述的存储器***，其中当所述多个平面中的一些平面是所述目标平面时，所述控制器向所述存储器装置提供与所述目标平面相对应的所述相应平面数据输出命令。
11.根据权利要求10所述的存储器***，其中所述控制器提供需要单个时钟周期的所述相应平面数据输出命令中的每一个。
12.根据权利要求10所述的存储器***，其中所述存储器装置响应于针对单个平面的所述相应平面数据输出命令，通过重复执行输出与对应于所述单个平面的页面缓冲器相对应的数据的操作来顺序地输出被缓冲在所述目标页面缓冲器中的数据，直到输出被缓冲在所述目标页面缓冲器中的所有数据为止。
13.一种存储器***，包括：
存储器装置，包括多个平面和与所述多个平面相对应的多个页面缓冲器；以及
控制器，控制所述存储器装置，
其中所述控制器向所述存储器装置提供针对所述多个平面的多个读取命令，
所述存储器装置响应于所述多个读取命令，同时从所述多个平面的目标页面读取数据，并将所述数据缓冲在所述多个页面缓冲器中，
所述控制器向所述存储器装置提供与所述多个平面的所有平面或所述多个平面中的每一个平面相关联的数据输出命令，所述数据输出命令不包括所述目标页面的地址；并且
所述存储器装置响应于所述数据输出命令，将被缓冲在所述多个页面缓冲器中的数据顺序地输出到所述控制器。
CN202110066069.4A 2020-06-09 2021-01-19 存储器***及其操作方法 Pending CN113778322A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0069625 2020-06-09
KR1020200069625A KR20210152750A (ko) 2020-06-09 2020-06-09 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
CN113778322A true CN113778322A (zh) 2021-12-10

Family

ID=78817402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110066069.4A Pending CN113778322A (zh) 2020-06-09 2021-01-19 存储器***及其操作方法

Country Status (3)

Country Link
US (1) US11645008B2 (zh)
KR (1) KR20210152750A (zh)
CN (1) CN113778322A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113868292A (zh) * 2020-06-30 2021-12-31 华为技术有限公司 一种读数据的方法、写数据的方法、设备和***

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221809A (zh) * 2006-12-29 2008-07-16 三星电子株式会社 具有命令/地址管脚的与非闪存以及包括其的闪存***
US20130346671A1 (en) * 2012-06-22 2013-12-26 Winbond Electronics Corporation On-Chip Bad Block Management for NAND Flash Memory
US20140085972A1 (en) * 2011-05-26 2014-03-27 Kabushiki Kaisha Toshiba Semiconductor memory device, memory system and access method to semiconductor memory device
US20160011779A1 (en) * 2014-07-10 2016-01-14 Ji-Sang LEE Nonvolatile memory device, memory controller, and operating method of the same
CN108122588A (zh) * 2016-11-30 2018-06-05 三星电子株式会社 非易失性存储器设备及包括其的存储设备
US20190227749A1 (en) * 2019-03-28 2019-07-25 Intel Corporation Independent nand memory operations by plane
CN110456982A (zh) * 2018-05-08 2019-11-15 爱思开海力士有限公司 存储器***及其操作方法
CN111179994A (zh) * 2018-11-09 2020-05-19 三星电子株式会社 存储设备和操作该存储设备的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447078B2 (en) * 2005-04-01 2008-11-04 Sandisk Corporation Method for non-volatile memory with background data latch caching during read operations
KR20100089509A (ko) 2009-02-04 2010-08-12 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
US9442798B2 (en) * 2014-07-31 2016-09-13 Winbond Electronics Corporation NAND flash memory having an enhanced buffer read capability and method of operation thereof
US20220044746A1 (en) * 2018-11-18 2022-02-10 NEO Semiconductor, Inc. Methods and apparatus for nand flash memory
KR20210123528A (ko) * 2020-04-03 2021-10-14 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 저장장치 및 그 동작 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221809A (zh) * 2006-12-29 2008-07-16 三星电子株式会社 具有命令/地址管脚的与非闪存以及包括其的闪存***
US20140085972A1 (en) * 2011-05-26 2014-03-27 Kabushiki Kaisha Toshiba Semiconductor memory device, memory system and access method to semiconductor memory device
US20130346671A1 (en) * 2012-06-22 2013-12-26 Winbond Electronics Corporation On-Chip Bad Block Management for NAND Flash Memory
US20160011779A1 (en) * 2014-07-10 2016-01-14 Ji-Sang LEE Nonvolatile memory device, memory controller, and operating method of the same
CN108122588A (zh) * 2016-11-30 2018-06-05 三星电子株式会社 非易失性存储器设备及包括其的存储设备
CN110456982A (zh) * 2018-05-08 2019-11-15 爱思开海力士有限公司 存储器***及其操作方法
CN111179994A (zh) * 2018-11-09 2020-05-19 三星电子株式会社 存储设备和操作该存储设备的方法
US20190227749A1 (en) * 2019-03-28 2019-07-25 Intel Corporation Independent nand memory operations by plane

Also Published As

Publication number Publication date
KR20210152750A (ko) 2021-12-16
US20210382656A1 (en) 2021-12-09
US11645008B2 (en) 2023-05-09

Similar Documents

Publication Publication Date Title
US11537483B2 (en) Controller for managing superblocks and operation method thereof
US11226895B2 (en) Controller and operation method thereof
US20190227931A1 (en) Data storage device and operating method thereof
US11150811B2 (en) Data storage apparatus performing flush write operation, operating method thereof, and data processing system including the same
US20200218653A1 (en) Controller, data storage device, and operating method thereof
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器***
KR102592803B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10545689B2 (en) Data storage device and operating method thereof
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN114519019A (zh) 控制器及其操作方法
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
CN114860631A (zh) 控制器及其操作方法
US11645008B2 (en) Memory system and operating method thereof for controlling a multi-plane read operation
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190090629A (ko) 메모리 시스템 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111414314B (zh) 数据存储装置、其操作方法及其控制器
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
KR20210028405A (ko) 서치 회로 및 컨트롤러
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200071282A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200034312A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination