CN113746441B

CN113746441B - 宽带SiGe BiCMOS低噪声放大器

Info

Publication number: CN113746441B
Application number: CN202110790736.3A
Authority: CN
Inventors: 梁煜; 郭斐; 张为
Original assignee: Tianjin University
Current assignee: Tianjin University
Priority date: 2021-07-13
Filing date: 2021-07-13
Publication date: 2023-10-20
Anticipated expiration: 2041-07-13
Also published as: CN113746441A

Abstract

本发明涉及一种宽带SiGe BiCMOS低噪声放大器，包括第一级密勒电容宽带匹配电路和后级共基共射放大电路，其特征在于，所述第一级密勒电容宽带匹配电路，其输入端接收信号输入端的信号IN，将射频信号放大后经过极间电容输出到后级共基共射放大电路；所述密勒电容宽带匹配电路包括：第一晶体管Q1，第一电阻R1，第一电感L1，第二电感L2，第一电容C1和第二电容C2；其中，所述第一晶体管Q1的基极与第一电容C1的第一端连接；所述第一晶体管Q1的集电极分别与第一电感L1的第一端、第二电容C2的第一端连接；所述第一晶体管Q1的发射极与第二电感L2的第一端连接；所述第一电阻R1与第一电感L1的第二端连接。

Description

宽带SiGe BiCMOS低噪声放大器

技术领域

本发明为射频集成电路技术领域，具体涉及一种宽带SiGe BiCMOS低噪声放大器。

背景技术

随着无线通信技术的发展，宽带无线通信因其高传输速率、高效频率利用率等优势而在卫星通信等领域具有广阔应用前景。宽带低噪声放大器(Broadband Low NoiseAmplifier， LNA)作为宽带无线通信接收前端电路的第一个有源模块，它的噪声系数(Noise Figure， NF)会直接影响整个接收链路的灵敏度。为实现多标准与多频段的设计需求，传统的宽带低噪声放大器通过滤波器开关切换多个并联的窄带LNA来实现。但在微波与毫米波段，开关的***损耗随频率上升而增加，会严重恶化LNA的噪声系数，使整个接收***的灵敏度下降。另外，多个LNA并联电路的面积与功耗也较大。因此单个LNA支持全频带应用是目前宽带接收器的主要发展趋势。

主流的宽带LNA采用共发射极(Common Emitter，CE)结构与共基共射(cascode)结构，其优势在于宽频段和高稳定性，但在宽带增益平坦和阻抗匹配方面表现较差。目前提出许多带宽拓展技术，如LC带通滤波器匹配结构[7-8]、电阻反馈式结构与分布式结构等。LC匹配网络可实现较宽带宽的输入输出阻抗匹配，但无源匹配网络中的电感面积较大，增加了芯片面积；电阻反馈式结构可改善带内增益平坦度，但由于反馈电阻引入热噪声，增大了 LNA的输入等效噪声；分布式结构可工作于超宽频带并具有稳定的增益，但一般为多级级联结构，芯片功耗高、面积大。因此LNA如何在超宽工作频带内提供平坦的增益、较低的噪声和宽带匹配成为设计的难点。

发明内容

本发明的目的是提供一种宽带SiGe BiCMOS低噪声放大器，技术方案如下：

一种宽带SiGe BiCMOS低噪声放大器，包括第一级密勒电容宽带匹配电路和后级共基共射放大电路，其特征在于，

所述第一级密勒电容宽带匹配电路，其输入端接收信号输入端的信号IN，将射频信号放大后经过极间电容输出到后级共基共射放大电路；

所述后级共基共射电路，其输入端连接密勒电容宽带匹配电路的输出并将信号进行第二级共基共射放大电路、第三级共基共射放大电路进行两级放大后，输出至信号输出端OUT；

所述密勒电容宽带匹配电路包括：第一晶体管Q1，第一电阻R1，第一电感L1，第二电感L2，第一电容C1和第二电容C2；

其中，所述第一晶体管Q1的基极与第一电容C1的第一端连接；所述第一晶体管Q1的集电极分别与第一电感L1的第一端、第二电容C2的第一端连接；所述第一晶体管Q1 的发射极与第二电感L2的第一端连接；所述第一电阻R1与第一电感L1的第二端连接。

所述第二级共基共射放大电路包括：第二晶体管Q2，第四晶体管Q4，第三电感L3，第四电感L4，第三电容C3，第五电容C5；

其中所述第二晶体管Q2的基极与第二电容C2的第二端连接；所述第二晶体管Q2的集电极与第四晶体管Q4的发射极连接；所述第二晶体管Q2的发射极与第四电感L4的第一端连接；所述第四晶体管Q4的集电极分别与第三电感L3的第一端、第三电容C3的第一端连接；所述第四晶体管Q4的基极与第五电容C5的第一端连接。

所述第三级共基共射放大电路包括：第三晶体管Q3，第五晶体管Q5，第二电阻R2，第三电阻R3,第五电感L5，第六电感L6，第四电容C4，第六电容C6；

其中所述第三晶体管Q3的基极与第三电容C3的第二端连接；所述第三晶体管Q3的集电极与第五晶体管Q5的发射极连接；所述第三晶体管Q3的发射极与第六电感L6的第一端连接；所述第五晶体管Q5的集电极分别与第五电感L5的第一端、第四电容C4的第一端连接；所述第五晶体管Q5的基极与第六电容C6的第一端连接；所述第二电阻R2的第一端与第五电感L5的第二端连接；所述第三电阻R3的第一端与第四电容C4的第二端连接。

所述第一电阻R1的第二端与电源VDD连接；所述第二电阻R2的第二端与电源VDD连接；所述第三电感L3的第二端与电源VDD连接；所述第五电容C5的第二端与电源VDD 连接；所述第六电容C6的第二端与电源VDD连接；所述第四晶体管Q4的基极与电源VDD 连接；所述第五晶体管Q5的基极与电源VDD连接；

所述第二电感L2的第二端与地连接；所述第四电感L4的第二端与地连接；所述第六电感L6的第二端与地连接；所述第五电容C5的第二端与地连接；所述第六电容C6的第二端与地连接；所述第三电阻R3的第二端与地连接；

所述第一晶体管Q1的基极与偏置电压Vbias1连接；

所述第二晶体管Q2的基极与偏置电压Vbias2连接；

所述第三晶体管Q3的基极与偏置电压Vbias3连接；

所述信号输入端IN连接第一电容C1的第二端；

所述第四电容C4的第二端、第三电阻R3的第一端连接信号输出端OUT。

所述第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和第五晶体管Q5均为npn型异质结双极晶体管。

所述电源VDD提供直流偏置电压，且电压值为1.8V。

与现有技术相比，本发明实施例的技术方案的有益效果是：

1本发明提出密勒电容宽带匹配技术，利用密勒电容，削弱了频率变化对输入阻抗的影响，实现了超宽带宽内的输入匹配；与传统的功率噪声同时匹配技术相比，去除了基极电感，消除基极电感的寄生电阻在输入端直接引入的噪声，有效改善了噪声性能。

2本发明采用并联峰化技术，在宽带实现良好的增益平坦度和反向隔离度。

3本发明采用0.13μm SiGe BiCMOS工艺实现，功耗相对较低，且易于实现片上集成。

附图说明

图1是本发明SiGe BiCMOS宽带低噪声放大器的电路结构图；

图2是本发明SiGe BiCMOS宽带低噪声放大器的S参数的仿真结果图；

图3为本发明SiGe BiCMOS宽带低噪声放大器的噪声系数的仿真结果图；

图4是本发明SiGe BiCMOS宽带低噪声放大器的反向隔离度的仿真结果图；

图5是本发明SiGe BiCMOS宽带低噪声放大器的线性度的仿真结果图；

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明提供的宽带SiGe BiCMOS低噪声放大器应用了两种独立的技术：第一级采用密勒电容匹配技术，该结构利用SiGe HBT的密勒电容，负载网络直接参与输入匹配，并去除基极电感，代替传统的输入噪声与功率同时匹配的方法。该结构不仅实现了宽带阻抗匹配，还消除了基极电感的寄生效应对LNA噪声系数的影响，并且在频带内具有较为平坦的增益，对扩展LNA的工作带宽有重要意义。第二级与第三级采用基于cascode结构的并联峰化技术，以提供适当的补偿增益与较高的反向隔离度。本发明放大器采用0.13μm SiGeBiCMOS 工艺实现，设计具有可复制性，可工作在6～30GHz频段。

如图1所示，所述密勒电容宽带匹配电路包括：第一晶体管Q1，第一电阻R1，第一电感L1，第二电感L2，第一电容C1，第二电容C2；

本发明的实施例中，提出了一种密勒电容宽带匹配的设计方法。该方法基于共发射级放大器，去除了基极电感L_b，以消除基极无源器件的寄生电阻引入的噪声，有效降低了LNA 的噪声。同时利用HBT的密勒电容C_μ，将负载电感与电阻纳入输入匹配的计算。在保证较低NF的前提下，通过控制负载值实现较宽工作带宽内的输入阻抗匹配，以达到超宽频带内噪声和功率匹配间的最佳平衡。密勒电容宽带匹配结构的输入阻抗Z_in的表达式为

其中寄生电容C_π引入Z_in2虚部的ωg_m ²C_μL_e ²/C_π项的值较小，因此无需加入基极电感L_b，只需发射极电感提供的ωL_e项即可将Z_in2虚部抵消为0。更重要的是，新方法的虚部抵消条件g_m ²C_μL_e＝C_π与频率无关，因此可在更宽的工作频带中实现虚部最小化，从而实现了更宽带宽内的输入匹配，有效扩展了LNA的工作带宽。

如图1所示，所述第二级共基共射放大电路包括：第二晶体管Q2，第四晶体管Q4，第三电感L3，第四电感L4，第三电容C3，第五电容C5；

其中所述第三晶体管Q3的基极与第三电容C3的第二端连接；所述第三晶体管Q3的集电极与第五晶体管Q5的发射极连接；所述第三晶体管Q3的发射极与第六电感L6的第一端连接；所述第五晶体管Q5的集电极分别与第五电感L5的第一端、第四电容C4的第一端连接；所述第五晶体管Q5的基极与第六电容C6的第一端连接；所述第二电阻R2的第一端与第五电感L5的第二端连接；所述第三电阻R3的第一端与第四电容C4的第二端连接。本发明的实施例中，采用多级增益带宽拓展技术，使整体电路的多个放大级谐振在不同的频点，利用后级放大器的增益随频率上升而增加的部分来补偿第一级放大器增益的滚降，从而实现频带内的平坦增益。第二级与第三级采用cascode结构，以提供适当的补偿增益与较高的反向隔离度。负载分别采用单电感与并联峰化技术，并联峰化技术是负载电感与负载电阻的串联取代单个负载电阻，共同与输出节点并联电容谐振。并联峰化技术在传递函数中引入一个新的零点以扩展带宽，通过改变负载电感与负载电阻的比值，可有效提高带宽内的高频增益，且不引入额外功耗。

本发明的实施例中，所述第一电阻R1的第二端与电源VDD连接；所述第二电阻R2的第二端与电源VDD连接；所述第三电感L3的第二端与电源VDD连接；所述第五电容 C5的第二端与电源VDD连接；所述第六电容C6的第二端与电源VDD连接；所述第四晶体管Q4的基极与电源VDD连接；所述第五晶体管Q5的基极与电源VDD连接；所述第二电感L2的第二端与地连接；所述第四电感L4的第二端与地连接；所述第六电感L6的第二端与地连接；所述第五电容C5的第二端与地连接；所述第六电容C6的第二端与地连接；所述第三电阻R3的第二端与地连接；所述第一晶体管Q1的基极与偏置电压Vbias1连接；所述第二晶体管Q2的基极与偏置电压Vbias2连接；所述第三晶体管Q3的基极与偏置电压 Vbias3连接；所述信号输入端IN连接第一电容C1的第二端；所述第四电容C4的第二端、第三电阻R3的第一端连接信号输出端OUT。

本文采用0.13μm SiGe BiCMOS工艺，利用Cadence RF Spectre对电路进行仿真验证。

图2为本发明所述6-30GHz SiGe BiCMOS宽带低噪声放大器S参数的仿真结果。由此可以看出，在6-30GHz频带范围内，S21的最大值在6GHz处取到为19.1dB，最小值在13.7GHz处取到为16.5dB，全频段增益不平坦度小于±1.3dB。输入反射系数S11在整个频带范围内小于-11.9dB，输出反射系数S22小于-13.7dB，且随着频率上升而逐渐减小。S11与S22的仿真结果显示出本设计LNA优良的宽带输入输出阻抗匹配性能，表明所采用的密勒电容宽带匹配结构有效。

图3为本发明所述6-30GHz SiGe BiCMOS宽带低噪声放大器噪声系数的仿真结果。由此可以看出，在6～30GHz频带范围内，噪声系数为1.46～2.66dB，具有相对平坦且较低的噪声。

图4为本发明所述6-30GHz SiGe BiCMOS宽带低噪声放大器反向隔离度的仿真结果。由此可以看出，S12在全频段范围内小于-47dB，表明端口具有很好的隔离度。

图5为本发明所述6-30GHz SiGe BiCMOS宽带低噪声放大器稳定性因数的仿真结果。由此可以看出，Kf的值远大于1，表明电路非常稳定，在工作频带内不会发生振荡。

表1为本发明所述6-30GHz SiGe BiCMOS宽带低噪声放大器与近年部分文献的性能比较，本发明所述宽带低噪声放大器工作频带为6-30GHz，在带宽方面有一定的优势，且在工作带宽内噪声系数表现优越。品质因数(FoM)是衡量宽带LNA综合性能的一个指标参数，本发明所述6-30GHz SiGe BiCMOS宽带低噪声放大器在综合性能方面表现更优。

表1

*为仿真结果

**S₂₁与NF取带内均值。

[1]C.I.Kalyoncu,M./>et al.Ultra-Low Noise Amplifier for X-Band SiGe BiCMOS Phased Array Applications[J].IEEE Transactions on Circuitsand Systems II: Express Briefs,vol.66,no.9,pp.1507-1511,Sept.2019.

[2]Jing Kai,Zhuang Yiqi.Design and analysis on four stage SiGe HBTlow noise amplifier[J]. High Technology Letters,2015,03(v.21):116-121.

[3]W.He,Z.Li,Y.Yao,et al.A 6～18GHz Ultra-Wideband LNA Using 0.13μmSiGe BiCMOS Technology[C]//2018 14th IEEE International Conference on Solid-State and Integrated Circuit Technology(ICSICT),2018,pp.1-3

[4]Saha P K,Shankar S,Schmid R,et al.Analysis and design of a 3–26GHzlow-noise amplifier in SiGe HBT technology[C]//Radio&Wireless Symposium.IEEE,2012.

以上实施例仅用以说明本发明的电路结构，而非对其限制。此外，根据上述配置的示例性实施方式可有本领域技术人员理解和实施；可以对前述各实施例所记载的电路结构进行修改，或者对其中部分电路结构进行等同替换；而这些修改或者替换，并不使相应电路结构的本质脱离本发明各实施例技术方案的基本特征。本发明的范围应根据权利要求来解释。

Claims

1.一种宽带SiGe BiCMOS低噪声放大器，包括第一级密勒电容宽带匹配电路和后级共基共射放大电路，其特征在于，

所述第一级密勒电容宽带匹配电路，其输入端接收信号输入端的信号（IN），将射频信号放大后经过极间电容输出到后级共基共射放大电路；

所述后级共基共射放大电路，其输入端连接密勒电容宽带匹配电路的输出并将信号进行第二级共基共射放大电路、第三级共基共射放大电路进行两级放大后，输出至信号输出端（OUT）；

所述密勒电容宽带匹配电路包括：第一晶体管（Q1），第一电阻（R1），第一电感（L1），第二电感（L2），第一电容（C1）和第二电容（C2）；

其中，所述第一晶体管（Q1）的基极与第一电容（C1）的第一端连接；所述第一晶体管（Q1）的集电极分别与第一电感（L1）的第一端、第二电容（C2）的第一端连接；所述第一晶体管（Q1）的发射极与第二电感（L2）的第一端连接；所述第一电阻（R1）与第一电感（L1）的第二端连接；

第二级共基共射放大电路包括：第二晶体管（Q2），第四晶体管（Q4），第三电感（L3），第四电感（L4），第三电容（C3），第五电容（C5）；其中所述第二晶体管（Q2）的基极与第二电容（C2）的第二端连接；所述第二晶体管（Q2）的集电极与第四晶体管（Q4）的发射极连接；所述第二晶体管（Q2）的发射极与第四电感（L4）的第一端连接；所述第四晶体管（Q4）的集电极分别与第三电感（L3）的第一端、第三电容（C3）的第一端连接；所述第四晶体管（Q4）的基极与第五电容（C5）的第一端连接；

所述第三级共基共射放大电路包括：第三晶体管（Q3），第五晶体管（Q5），第二电阻（R2），第三电阻（R3,）第五电感（L5），第六电感（L6），第四电容（C4），第六电容（C6）；其中所述第三晶体管（Q3）的基极与第三电容（C3）的第二端连接；所述第三晶体管（Q3）的集电极与第五晶体管（Q5）的发射极连接；所述第三晶体管（Q3）的发射极与第六电感（L6）的第一端连接；所述第五晶体管（Q5）的集电极分别与第五电感（L5）的第一端、第四电容（C4）的第一端连接；所述第五晶体管（Q5）的基极与第六电容（C6）的第一端连接；所述第二电阻（R2）的第一端与第五电感（L5）的第二端连接；所述第三电阻（R3）的第一端与第四电容（C4）的第二端连接；

所述第一电阻（R1）的第二端与电源VDD连接；所述第二电阻（R2）的第二端与电源VDD连接；所述第三电感（L3）的第二端与电源VDD连接；所述第五电容（C5）的第二端与电源VDD连接；所述第六电容（C6）的第二端与电源VDD连接；所述第四晶体管（Q4）的基极与电源VDD连接；所述第五晶体管（Q5）的基极与电源VDD连接；

所述第二电感（L2）的第二端与地连接；所述第四电感（L4）的第二端与地连接；所述第六电感（L6）的第二端与地连接；所述第五电容（C5）的第二端与地连接；所述第六电容（C6）的第二端与地连接；所述第三电阻（R3）的第二端与地连接；

所述第一晶体管（Q1）的基极与偏置电压Vbias1连接；

所述第二晶体管（Q2）的基极与偏置电压Vbias2连接；

所述第三晶体管（Q3）的基极与偏置电压Vbias3连接；

所述信号输入端（IN）连接第一电容（C1）的第二端；

所述第四电容（C4）的第二端、第三电阻（R3）的第一端连接信号输出端（OUT）；

所述第一晶体管（Q1）、第二晶体管（Q2）、第三晶体管（Q3）、第四晶体管（Q4）和第五晶体管（Q5）均为npn型异质结双极晶体管。

2.根据权利要求1所述的放大器，其特征在于，采用0.13 μm SiGe BiCMOS工艺实现。