CN113742160A - 接口连接装置、***及其方法 - Google Patents

接口连接装置、***及其方法 Download PDF

Info

Publication number
CN113742160A
CN113742160A CN202010697570.6A CN202010697570A CN113742160A CN 113742160 A CN113742160 A CN 113742160A CN 202010697570 A CN202010697570 A CN 202010697570A CN 113742160 A CN113742160 A CN 113742160A
Authority
CN
China
Prior art keywords
interface
port
connection interface
connection
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010697570.6A
Other languages
English (en)
Other versions
CN113742160B (zh
Inventor
萧丞渊
刘松高
庄威宏
洪莉乔
陈宏泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN113742160A publication Critical patent/CN113742160A/zh
Application granted granted Critical
Publication of CN113742160B publication Critical patent/CN113742160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Communication Control (AREA)

Abstract

一种适用于转接装置的接口连接方法。转接装置被配置为连接具有第一连接接口的主机端与具有第二连接接口的装置端。接口连接方法包含：确定检测引脚的电平；当检测引脚是在低电平时，执行第一初始化；当检测引脚是在高电平时，提供功率以检测功率是否被消耗；当功率被消耗时，发送链接信号；以及当检测到装置端处于准备状态，执行第二初始化。

Description

接口连接装置、***及其方法
技术领域
本公开涉及一种接口连接装置、***及其方法，特别是关于一种高速接口连接装置、***及其方法。
背景技术
随着科技发展，出现许多高速数据传输的连接接口，例如：通用串行总线(universal serial bus，USB)、串行高级技术附件(serial advanced technologyattachment，SATA)或高速个人计算机接口(personal computer interface express，PCIE)。
具有不同连接接口的装置之间，需借由转接装置进行通信，例如：USB转SATA的转接装置、USB转PCIE的转接装置等。然而，即便SATA和PCIE都是适用于M.2规范的产品，转接装置却只能支持其中一种。
因此，如何设计能支持SATA和PCIE的转换装置，以解决上述问题，为本领域的重要课题。
发明内容
本公开内容的一方面是关于一种接口连接方法。接口连接方法适用于转接装置。转接装置被配置以连接具有第一连接接口的主机端与具有第二连接接口的装置端。接口连接方法包含：确定检测引脚的电平；当检测引脚是在低电平时，执行第一初始化；当检测引脚是在高电平时，提供功率以检测功率是否被消耗；当功率被消耗，发送链接信号；以及当检测到装置端处于准备状态，执行第二初始化。
本公开内容的另一方面是关于一种接口连接装置。接口连接装置被配置以使具有第一连接接口的主机端、以及具有第二连接接口的装置端互相电耦合。接口连接装置包含第一端口、第二端口以及控制电路。第一端口配置以与第一连接接口电耦合及通信。第二端口被配置以与第二连接接口电耦合及通信。控制电路电耦合第一端口及第二端口。控制电路被配置以执行以下操作：确定第二端口的检测引脚的电平；当检测引脚是在低电平时，由第二端口执行第一初始化；当检测引脚是在高电平时，由第二端口提供功率；当判定功率被消耗时，由第二端口发送链接信号；以及当由第二端口检测到装置端处于准备状态时，由第二端口执行第二初始化。
本公开内容的另一方面是关于一种接口连接***。接口连接***包含主机端、装置端以及连接装置。主机端具有第一连接接口。装置端具有第二连接接口。连接装置被配置以使第一连接接口与第二连接接口互相电耦合。连接装置用以执行以下操作：确定被配置以耦合第二连接接口的检测引脚的电平；当检测引脚是在低电平时，经由第二连接接口执行第一初始化；当检测引脚是在高电平时，提供功率至第二连接接口；当判定功率被消耗时，发送链接信号至第二连接接口；以及当检测到装置端处于准备状态时，经由第二连接接口执行第二初始化。
综上所述，借由检测引脚的电平高低确定电子装置是否为SATA装置，再借由供给的功率是否被消耗，以及电子装置是否响应于PCIE链接信号，以判定电子装置是否为PCIE装置。如此一来，不论是具有SATA接口的装置、或是具有PCIE接口的装置要转接USB接口的主机，单一连接装置都能支持装置与主机之间的转接。
附图说明
图1为根据本公开内容的实施例的一种接口连接***的示意图。
图2和图3为根据本公开内容的实施例的一种接口连接方法的流程图。
具体实施方式
下文通过列举实施例配合所附附图作详细说明，但所描述的具体实施例仅用以解释本案，并不用来限定本案，而结构操作的描述不是用以限制其执行的顺序，任何由组件重新组合的结构，所产生具有均等功效的装置，皆为本公开内容所涵盖的范围。
参考图1。图1为根据本公开内容的实施例之一种接口连接***100的示意图。如图1所示，接口连接***100包含主机110、电子装置120以及连接装置130。
主机110具有连接接口112及控制电路114。在部分实施例中，主机110可为桌面计算机、笔记本电脑或是手持式电子装置如智能型手机，但本案不以此为限。连接接口136可为通用串行总线端口(universal serial bus，USB)。
电子装置120具有控制电路124及连接接口126。在部分实施例中，电子装置120可为数据存储装置，但本案不以此为限。连接接口122可为串行高级技术附件(serialadvanced technology attachment，SATA)或高速个人计算机接口(personal computerinterface express，PCIE)。
换言之，主机110所具有的连接接口112与电子装置120所具有的连接接口126为不同种类的数据传输接口。
连接装置130是被配置以转接具有不同连接接口的主机110和电子装置120之间的装置。也就是说，连接装置130用以使具有连接接口112的主机110与具有连接接口126的电子装置120进行电耦合，并进一步使主机110以及电子装置120通过连接装置130进行通信及/或数据传输。
具体而言，连接装置130包含第一端口132、控制电路134以及第二端口136。如图1所示，连接装置130的第一端口132被配置以与连接接口112电耦合及通信。第二端口136被配置以与连接接口126电耦合及通信。连接装置130的控制电路134连接于第一端口132及第二端口136。
如此一来，借由连接装置130连接于电子装置120与主机110之间，就能使电子装置120与主机110通过连接装置130进行数据传输。
参考图2和图3。图2和图3为根据本公开内容的实施例的一种接口连接方法200的流程图。具体而言，界面连接方法200是应用于连接装置130。为方便及清楚说明起见，下述接口连接方法200是配合图1所示实施例进行说明，但不以此为限，任何本领域技术人员，在不脱离本公开内容的精神和范围内，可对其作各种更动与润饰。如图2所示，接口连接方法200包含操作S210、S220、S230以及S240。
首先，在操作S210中，由连接装置130确定PEDET引脚为高或低。具体而言，由于在M.2规范中，当连接至SATA装置时，PEDET引脚为低(0)。反之，当连接至PCIE装置时，PEDET引脚为高(1)。因此，在连接装置130上电(例如，由第一端口132从连接接口112接收到主机110所提供的功率)后，连接装置130将确定第二端口136中的PEDET引脚的电平为高或低。
当PEDET引脚为低时，则连接装置130判定所连接的电子装置120为SATA装置，进行操作S220，执行SATA初始化。具体而言，连接装置130的控制电路134将经由第二端口136及连接接口126对电子装置120执行SATA初始化。
另一方面，当PEDET引脚为高时，代表可能是空接或者所连接的电子装置120是PCIE装置。因此，进行操作S230，由连接装置130发送PCIE相关的初始化指令以确定是否连接PCIE装置。
当连接装置130判定所连接的电子装置120为PCIE装置，则进行操作S240，由连接装置130执行PCIE初始化。具体而言，连接装置130的控制电路134将经由第二端口136及连接接口126对电子装置120执行PCIE初始化。反之，当连接装置130判定未连接电子装置120或者电子装置120并非PCIE装置，则结束操作。
如图3所示，操作S230包含操作S231、S232、S233以及S234。在操作S231中，由连接装置130供给主功率(main power)至电子装置120。具体而言，连接装置130经由第一端口132从连接接口112接收主机110所提供的功率。连接装置130再经由第二端口136及连接接口126提供相应的功率至电子装置120。
接着，在操作S232中，由连接装置130确定供给至电子装置120的主功率是否有负载。具体而言，连接装置130经由第二端口136检测功率是否被消耗。
当连接装置130判定功率没有被消耗(即，供给至电子装置120的主功率没有负载)，代表未连接电子装置120，则结束操作。
当连接装置130判定功率有被消耗(即，供给至电子装置120的主功率有负载)，代表有连接电子装置120，则进行操作S233，由连接装置130发送PCIE链接信号(linksignal)。具体而言，连接装置130的控制电路134经由第二端口136发送PCIE链接信号至连接接口126。接着，在操作S234中，由连接装置130确定电子装置120是否为准备状态(readystate(L0))。
举例来说，在操作S233及S234中，连接装置130经由第二端口136对电子装置120进行链接训练(link training)。链接训练可包含检测(detect)、轮询(polling)以及配置(configuration)等等。当电子装置120链接训练成功，将处于准备状态。
若电子装置120没有进入准备状态，则电子装置120并非PCIE装置，因此结束操作。若电子装置120进入准备状态，则判定电子装置120为PCIE装置，进行操作S240，由连接装置130执行PCIE初始化。
虽然本文将所公开的方法示出和描述为一系列的步骤或事件，但是应当理解，所示出的这些步骤或事件的顺序不应解释为限制意义。例如，部分步骤可以以不同顺序发生和/或与除了本文所示和/或所描述的步骤或事件以外的其他步骤或事件同时发生。另外，实施本文所描述的一个或多个方面或实施例时，并非所有于此示出的步骤皆为必需。此外，本文中的一个或多个步骤亦可能在一个或多个分离的步骤和/或阶段中执行。
综上所述，借由PEDET引脚的电平高低确定电子装置120是否为SATA装置，再借由供给的功率是否被消耗，以及电子装置120是否响应于PCIE链接信号，以判定电子装置120是否为PCIE装置。如此一来，不论是具有SATA接口的装置、或是具有PCIE接口的装置要转接USB接口的主机110，单一连接装置130都能支持装置与主机110之间的转接。
虽然本公开内容已以实施方式揭露如上，然其并非用以限定本公开内容，所属技术领域具有通常知识者在不脱离本公开内容的精神和范围内，当可作各种更动与润饰，因此本公开内容的保护范围当以权利要求书的所界定者为准。
【符号说明】
100：接口连接***
110：主机
112、126：连接接口
114、124、134：控制电路
120：电子装置
130：连接装置
132：第一端口
136：第二端口
200：接口连接方法
S210～S240、S231～S234：操作

Claims (10)

1.一种接口连接方法，适用于转接装置，所述转接装置被配置以连接具有第一连接接口的主机端与具有第二连接接口的装置端，所述接口连接方法包含：
确定检测引脚的电平；
当所述检测引脚是在低电平时，执行第一初始化；
当所述检测引脚是在高电平时，提供功率以检测所述功率是否被消耗；
当所述功率被消耗时，发送链接信号；以及
当检测到所述装置端处于准备状态，执行第二初始化。
2.根据权利要求1所述的接口连接方法，其中所述第一连接接口为通用串行总线端口。
3.根据权利要求1所述的接口连接方法，其中所述第二连接接口为串行高级技术附件接口或高速个人计算机接口，所述第一初始化为串行高级技术附件接口初始化，所述第二初始化为高速个人计算机接口初始化。
4.根据权利要求1所述的接口连接方法，还包含：
自所述第一连接接口接收所述主机端所提供的所述功率。
5.一种接口连接装置，被配置以使具有第一连接接口的主机端、以及具有第二连接接口的装置端互相电耦合，所述接口连接装置包含：
第一端口，被配置以与所述第一连接接口电耦合及通信；
第二端口，被配置以与所述第二连接接口电耦合及通信；以及
控制电路，电耦合所述第一端口及所述第二端口，并且被配置以执行以下操作：
确定所述第二端口的检测引脚的电平；
当所述检测引脚是在低电平时，由所述第二端口执行第一初始化；
当所述检测引脚是在高电平时，由所述第二端口提供功率；
当判定所述功率被消耗时，由所述第二端口发送链接信号；以及
当由所述第二端口检测到所述装置端处于准备状态，由所述第二端口执行第二初始化。
6.一种接口连接***，包含：
主机端，具有第一连接接口；
装置端，具有第二连接接口；以及
连接装置，被配置以使所述第一连接接口与所述第二连接接口互相电耦合，所述连接装置用以执行以下操作：
确定被配置以耦合所述第二连接接口的检测引脚的电平；
当所述检测引脚是在低电平时，经由所述第二连接接口执行第一初始化；
当所述检测引脚是在高电平时，提供功率至所述第二连接接口；
当判定所述功率被消耗时，发送链接信号至所述第二连接接口；以及
当检测到所述装置端处于准备状态时，经由所述第二连接接口执行第二初始化。
7.根据权利要求6所述的接口连接***，其中所述连接装置包含：
第一端口，被配置以与所述第一连接接口电耦合及通信；
第二端口，被配置以与所述第二连接接口电耦合及通信；以及
控制电路，电耦合所述第一端口及所述第二端口。
8.根据权利要求6所述的接口连接***，其中所述第一连接接口为通用串行总线端口。
9.根据权利要求6所述的接口连接***，其中所述第二连接接口为串行高级技术附件接口或高速个人计算机接口，所述第一初始化为串行高级技术附件接口初始化，所述第二初始化为高速个人计算机接口初始化。
10.根据权利要求6所述的接口连接***，其中所述连接装置还用以从所述第一连接接口，接收所述主机端所提供的所述功率。
CN202010697570.6A 2020-05-28 2020-07-20 接口连接装置、***及其方法 Active CN113742160B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109117917A TWI768355B (zh) 2020-05-28 2020-05-28 介面連接裝置、系統及其方法
TW109117917 2020-05-28

Publications (2)

Publication Number Publication Date
CN113742160A true CN113742160A (zh) 2021-12-03
CN113742160B CN113742160B (zh) 2024-07-19

Family

ID=78706352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010697570.6A Active CN113742160B (zh) 2020-05-28 2020-07-20 接口连接装置、***及其方法

Country Status (3)

Country Link
US (1) US11334506B2 (zh)
CN (1) CN113742160B (zh)
TW (1) TWI768355B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023139763A (ja) * 2022-03-22 2023-10-04 キオクシア株式会社 メモリシステム、メモリシステムの制御方法、およびホストシステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080047921A (ko) * 2006-11-27 2008-05-30 엘지전자 주식회사 호스트측 인터페이스 회로 및 멀티-스트림 케이블카드 검출방법
CN102063400A (zh) * 2011-01-06 2011-05-18 北京天地融科技有限公司 一种通用串行总线设备转接装置
CN107291649A (zh) * 2017-06-20 2017-10-24 郑州云海信息技术有限公司 一种灵活支持pcie与sata 协议m.2自识别的设计方法及装置
US20180069360A1 (en) * 2016-09-05 2018-03-08 Apacer Technology Inc. Usb-shaped connector, data transmission device and data storage device
CN109471820A (zh) * 2017-09-08 2019-03-15 深圳市祈飞科技有限公司 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板
CN110874339A (zh) * 2018-09-04 2020-03-10 瑞昱半导体股份有限公司 资料传输格式转换电路及控制其操作的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920731A (en) * 1997-02-21 1999-07-06 Vlsi Technology, Inc. Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces
TWI423033B (zh) * 2009-12-22 2014-01-11 Ind Tech Res Inst 可串接之序列匯流排卡裝置及其管理方法及串接方法
TWI408557B (zh) * 2010-03-18 2013-09-11 Faraday Tech Corp 高速輸入輸出系統及其節能控制方法
TWI584127B (zh) * 2015-12-28 2017-05-21 慧榮科技股份有限公司 電子裝置
TWI595355B (zh) * 2016-06-22 2017-08-11 台達電子工業股份有限公司 測試裝置和方法
TW201913398A (zh) * 2017-09-11 2019-04-01 凌華科技股份有限公司 智能化ＰＣＩｅ插槽通道分配方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080047921A (ko) * 2006-11-27 2008-05-30 엘지전자 주식회사 호스트측 인터페이스 회로 및 멀티-스트림 케이블카드 검출방법
CN102063400A (zh) * 2011-01-06 2011-05-18 北京天地融科技有限公司 一种通用串行总线设备转接装置
US20180069360A1 (en) * 2016-09-05 2018-03-08 Apacer Technology Inc. Usb-shaped connector, data transmission device and data storage device
CN107291649A (zh) * 2017-06-20 2017-10-24 郑州云海信息技术有限公司 一种灵活支持pcie与sata 协议m.2自识别的设计方法及装置
CN109471820A (zh) * 2017-09-08 2019-03-15 深圳市祈飞科技有限公司 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板
CN110874339A (zh) * 2018-09-04 2020-03-10 瑞昱半导体股份有限公司 资料传输格式转换电路及控制其操作的方法

Also Published As

Publication number Publication date
TW202145022A (zh) 2021-12-01
US20210374082A1 (en) 2021-12-02
US11334506B2 (en) 2022-05-17
CN113742160B (zh) 2024-07-19
TWI768355B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
JP3610424B2 (ja) 電子機器及びインタフェース回路
US20060106962A1 (en) USB On-The-Go implementation
CN102087624B (zh) 基于fpga模块实现usb接口功能验证测试的电路结构及其方法
US20090210608A1 (en) KVM switch and operation method thereof
CN107391419B (zh) 支持多主机的通用序列汇流排集线设备及车用主机
US20090268743A1 (en) Data transmission bridge device and control chip thereof for transmitting data
CN112041827B (zh) 自动usb主机检测和端口配置方法及装置
KR100417186B1 (ko) 업그레이드 장치 설치 시 그래픽 버스 상의 부하 균형유지 방법 및 장치
CN110825204A (zh) 电子设备的主板及电源信息管理方法
CN111881074B (zh) 电子***、主机端装置及控制方法
CN113742160A (zh) 接口连接装置、***及其方法
CN115017083A (zh) 数据传输***、数据传输装置以及数据传输方法
CN213365381U (zh) 主板
US6919878B2 (en) Keyboard/mouse switching controller
CN106909198B (zh) 一种外接装置、电子装置及电子***
CN104123257A (zh) 通用串行总线装置、通信方法及计算机可读存储介质
CN111400225B (zh) Usb转接电路
CN102568118A (zh) 一种基于嵌入式pos机的usb数据下载接口
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN112968332A (zh) 平板电脑主板type-c接口转接uart串口通信的兼容装置及方法
CN101430637B (zh) 可检测独立冗余磁盘阵列设定的装置
CN213482757U (zh) 主板及服务器
CN217386348U (zh) 硬盘类型检测电路、控制***及控制终端
US11442518B2 (en) Extended system, server host and operation method thereof
CN213876591U (zh) 一种服务器及sas扩展转接卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant