CN113725086B - 芯片封装结构的制作方法 - Google Patents
芯片封装结构的制作方法 Download PDFInfo
- Publication number
- CN113725086B CN113725086B CN202010230877.5A CN202010230877A CN113725086B CN 113725086 B CN113725086 B CN 113725086B CN 202010230877 A CN202010230877 A CN 202010230877A CN 113725086 B CN113725086 B CN 113725086B
- Authority
- CN
- China
- Prior art keywords
- conductive
- layer
- wiring substrate
- forming
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 238000005520 cutting process Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 146
- 229920003023 plastic Polymers 0.000 claims description 33
- 239000004033 plastic Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 32
- 238000000465 moulding Methods 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 12
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 239000011368 organic material Substances 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 3
- 239000011147 inorganic material Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 7
- 238000012858 packaging process Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000012785 packaging film Substances 0.000 description 4
- 229920006280 packaging film Polymers 0.000 description 4
- -1 polybutylene terephthalate Polymers 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供了一种芯片封装结构的制作方法,包括:将预布线基板置于多晶粒封装结构上,预布线基板中的每个单元区包括布线区与空白区,空白区对应于多晶粒封装结构中的内焊盘;在空白区形成第一开口,在第一开口内填充第一导电材料层以电连接布线区中的导电线与内焊盘;在导电线上形成外引脚;切割形成多个芯片封装结构。将需要在晶粒活性面上形成的布线层转移到预布线基板,预布线基板包括复杂电路,这些复杂电路嵌入在封装结构中,可提高整个封装结构的性能。预布线基板可在封装之前进行良率测试,避免已知不良的预布线基板进行封装;以及其制作过程独立于封装过程,可节省整个封装时间。
Description
技术领域
本发明涉及芯片封装技术领域,尤其涉及一种芯片封装结构的制作方法。
背景技术
近年来,随着电路集成技术的不断发展,电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装技术不但影响产品的性能,而且还制约产品的小型化。
现有芯片封装方法中,通常包括:将晶粒排布在载板上,形成包覆和连结晶粒的塑封层;然后脱去载板,在晶粒的活性面上通过溅射、甩胶、光刻、电镀、剥膜、蚀刻等步骤形成金属再布线层;最后进行切割形成单颗封装好的芯片。
这种常用的封装方法,如果芯片内部电路结构复杂,再布线层中的布线密度高,由此会产生因为芯片表面积太小而导致布线困难;另外,由于布线过于密集容易导致微细布线图易产生短路,从而影响产品的良率,同时,芯片的使用寿命也较低。特别是在需要形成多层布线层的情况下,由于工艺的复杂使过程难以管控。
有鉴于此,本发明提供一种新的芯片封装结构的制作方法,以至少解决上述一个技术问题。
发明内容
本发明的发明目的是提供一种芯片封装结构的制作方法,提升芯片封装结构的性能。
为实现上述目的,本发明一方面提供一种芯片封装结构的制作方法,包括:
提供多晶粒封装结构,所述多晶粒封装结构包括多个晶粒以及包埋所述多个晶粒的第一塑封层,每一所述晶粒的活性面暴露在所述第一塑封层外,所述活性面具有内焊盘;
提供预布线基板,所述预布线基板包括多个单元区,每个所述单元区包括布线区与空白区;
将所述预布线基板置于所述多晶粒封装结构上,至少部分个所述空白区对应于所述内焊盘;在对应所述内焊盘的所述空白区形成第一开口,以暴露所述内焊盘;在所述第一开口内填充第一导电材料层以电连接所述布线区中的导电线与所述内焊盘;
在所述导电线上形成外引脚以形成多芯片封装结构;
沿所述预布线基板相邻单元区之间的切割道切割所述多芯片封装结构形成多个芯片封装结构。本方案中,将需要在晶粒活性面上形成的布线层转移到预布线基板,预布线基板包括复杂电路,这些复杂电路通过导电材料填充开口以与晶粒活性面上的内焊垫电连接而嵌入封装结构中,可提高整个封装结构的性能。进一步地,提供预成型的预布线基板,可在封装之前进行良率测试,避免使用已知不良的预布线基板进行封装。再进一步地,预布线基板为预制基板,其制作过程独立于封装过程进行,可节省整个封装工艺的封装时间。
可选地,所述多晶粒封装结构的制作方法包括:
提供载板和多个晶粒,每一所述晶粒包括活性面,所述活性面具有内焊盘;将所述多个晶粒的活性面固定于所述载板;
在所述各个晶粒以及各个晶粒之间的载板表面形成包埋所述各个晶粒的第一塑封层,去除所述载板。
可选地,所述导电线为再布线层。再布线层使得外引脚能够重新布局到芯片封装结构表面间距更宽松的区域,换言之能使得外引脚的设置更合理。将再布线层中的细微布线转移到预布线基板上进行,可以减小短路的概率,增加产品的良率,同时可减少再布线层的层数,降低工艺复杂程度。
可选地,所述再布线层包括两层或两层以上,和/或所述再布线层为扇出线路。多层再布线层相对于一层再布线层,能进一步提高外引脚的设置灵活性,也能减小芯片面积。
可选地,所述预布线基板中,相邻所述导电线之间为有机绝缘层或无机绝缘层。有机绝缘层的材料可以为环氧树脂等,无机绝缘层的材料可以为二氧化硅、氮化硅、氮氧化硅等。
可选地,在所述空白区形成第一开口通过激光照射、干法刻蚀或湿法刻蚀实现。对于空白区的材料为可激光反应材料,例如环氧树脂等,可通过激光照射使其变性的方式去除。对于空白区的材料为可干法刻蚀或湿法刻蚀的材料,例如二氧化硅、氮化硅等,可通过可干法刻蚀或湿法刻蚀去除。
可选地,在所述导电线上形成外引脚包括:
在所述导电线上形成导电凸柱;
在所述导电凸柱上以及相邻导电凸柱之间形成第二介电层,所述第二介电层为无机材料;
抛光所述第二介电层直至暴露出所述导电凸柱。
可选地,在所述导电线上形成外引脚包括:
在所述导电线上形成导电凸柱;
在相邻导电凸柱之间形成第二介电层,所述第二介电层的上表面与所述导电凸柱的上表面齐平,所述第二介电层为有机材料。
可选地,在所述导电线上形成外引脚包括:
在所述预布线基板上形成第二介电层;
在所述第二介电层内形成若干第二开口,所述第二开口暴露所述导电线;
在所述第二介电层上以及所述第二开口内形成第二导电材料层;
抛光所述第二导电材料层直至第二介电层露出,所述第二开口内的第二导电材料层形成导电凸柱。
可选地,在所述导电线上形成外引脚包括:
在所述导电线上形成导电凸柱,在所述预布线基板上形成包埋所述导电凸柱的第二塑封层;
减薄所述第二塑封层直至暴露出所述导电凸柱。
上述四个方案中,导电凸柱为外引脚。
可选地,还包括:在所述导电凸柱上形成焊球,所述焊球为所述外引脚。
可选地,将所述预布线基板置于所述多晶粒封装结构上之前,在所述预布线基板和/或所述第一塑封层上布置粘胶层。
可选地,所述预布线基板包括多个拼接的预布线子基板。在封装之前分别进行预布线子基板的测试,相对于对整块预布线基板进行测试,可降低预布线基板的不合格率。
可选地,所述预布线基板的一个单元区对应一个晶粒。一个晶粒可以对应于一个芯片。
可选地,所述预布线基板的一个单元区对应两个或两个以上晶粒。两个或两个以上晶粒可以对应于两个或两个以上芯片。本方案可将不同功能的芯片集成在一个封装结构中,相对于各个功能的芯片先封装,后集成封装结构的方案,本方案具有体积小、可靠性高、性能高、和多功能化的好处。
附图说明
图1是本发明第一实施例的芯片封装结构的制作方法的流程图;
图2至图14是图1中的流程对应的中间结构示意图;
图15是本发明第二实施例的芯片封装结构的制作方法中的预布线基板的俯视图;
图16是本发明第三实施例的芯片封装结构的截面结构示意图。
为方便理解本发明,以下列出本发明中出现的所有附图标记:
多晶粒封装结构10 晶粒101
第一塑封层100 活性面101a
内焊盘1010 载板2
第一介电层1011 支撑板3
预布线基板4 单元区40
布线区40a 空白区40b
预布线基板的第一表面4a 预布线基板的第二表面4b
导电线401 第一开口402a
第一导电材料层402 多芯片封装结构50
导电凸柱52 第二介电层51
抗氧化层53 芯片封装结构5
预布线子基板41
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的芯片封装结构的制作方法的流程图。图2至图14是图1中的流程对应的中间结构示意图。
首先,参照图1中的步骤S1与图6所示,提供多晶粒封装结构10,多晶粒封装结构10包括多个晶粒101以及包埋多个晶粒101的第一塑封层100,每一晶粒101的活性面101a暴露在第一塑封层100外,活性面101a具有内焊盘1010。
多晶粒封装结构10的制作方法具体可以包括步骤S11~S12。
步骤S11,参照图2与图3所示,提供载板2和多个晶粒101,每一晶粒101包括活性面101a,活性面101a具有内焊盘1010;将多个晶粒101的活性面101a固定于载板2。其中,图2是载板和多个晶粒的俯视图;图3是沿着图2中的AA线的剖视图。
晶粒101中可以包含形成于半导体衬底上的多种器件,以及与各个器件电连接的电互连结构。晶粒活性面101a的内焊盘1010与电互连结构连接,用于将各个器件的电信号输入/输出。
图3中,晶粒101的活性面101a具有第一介电层1011,第一介电层1011具有开口,该开口暴露内焊盘1010的部分区域。
需要说明的是,各个晶粒101的结构及功能可以相同,也可以不同。
晶粒101的数目可以为两个、三个、一个晶圆切割后所有晶粒、甚至可以是多个晶圆切割后所有晶粒,本发明并不限定晶粒101的数目。
晶圆在切割前可以自背面减薄厚度,以降低晶粒101的厚度。
载板2为硬质板件,可以包括塑料板、玻璃板、陶瓷板或金属板等。
载板2与晶粒101之间可以设置粘结层,以此实现两者之间的固定。具体地,可以在载板2表面涂布一整面粘结层,将多个晶粒101置于该粘结层上。粘结层可以采用易剥离的材料,以便将载板2和晶粒101剥离开来,例如可以采用通过加热能够使其失去粘性的热分离材料。
步骤S12,参照图4与图5所示,在各个晶粒101以及各个晶粒101之间的载板2表面形成包埋各个晶粒101的第一塑封层100;参照图6所示,去除载板2。其中,图4是第一塑封层的俯视图,且第一塑封层显示了透视效果;图5是沿着图4中的BB线的剖视图。
第一塑封层100的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。对应地,塑封可以采用注塑成型。具体地,在各晶粒101之间填充液态塑封料、后经塑封模具高温固化进行。
其它实施例中,还可以采用热压成型、传递成型等塑性材料成型的方式成型。
第一塑封层100还可采用机械研磨减薄,以控制芯片封装结构的高度,例如采用砂轮研磨。
载板2的去除方式可以为激光剥离等现有去除方式。
一个可选方案中,如图6所示,第一塑封层100包括包埋多个晶粒101的内表面以及与内表面相对的外表面,步骤S12中,还在第一塑封层100的外表面设置一支撑板3。该支撑板3在后续工艺中,可对形成有第一塑封层100的多晶粒封装结构10进行支撑。
支撑板3为硬质板件,可以包括玻璃板、陶瓷板、金属板等。
接着,参照图1中的步骤S2、图7与图8所示,提供预布线基板4,预布线基板4包括多个单元区40,每个单元区40包括布线区40a与空白区40b。其中,图7是预布线基板的俯视图;图8是沿着图7中的CC线的剖视图。
预布线基板4可以包括相对的第一表面4a与第二表面4b。第一表面4a适于连接晶粒101,第二表面4b适于制作外引脚。
图7所示实施例中,预布线基板4为一整块,尺寸大致与多晶粒封装结构10的尺寸相等。
布线区40a具有导电线401。导电线401可以为再布线层(Re-Distribution Layer,RDL),再布线层可以为扇出线路(fan-out)。再布线层/扇出线路能使得后续制作的外引脚能够重新布局到芯片封装结构表面间距更宽松的区域,换言之能使得外引脚的设置更合理。
相对于在多晶粒封装结构10继续制作再布线层的方案,本实施例将再布线层中的细微布线转移到预布线基板4上进行,可以减小短路的概率,增加产品的良率,同时可减少再布线层的层数,降低工艺复杂程度。
图8所示实施例中,再布线层包括两层。其它实施例中,再布线层还可以包括两层以上。
相邻导电线401之间可以为有机绝缘层,也可以为无机绝缘层。有机绝缘层的材料可以为环氧树脂等,无机绝缘层的材料可以为二氧化硅、氮化硅、氮氧化硅等。
本步骤S2中,可以进行预布线基板4的良率测试,避免使用已知不良的预布线基板与晶粒101封装。
本步骤S2与步骤S1无先后顺序,可以同时进行。
之后,参照图1中的步骤S3与图9所示,将预布线基板4置于多晶粒封装结构10上,至少部分个空白区40b对应于内焊盘1010;在对应内焊盘1010的空白区40b形成第一开口402a,以暴露内焊盘1010;参照图10所示,在第一开口402a内填充第一导电材料层402以电连接布线区40a中的导电线401与内焊盘1010。
可以看出,本实施例中,预布线基板4的一个单元区40对应一个晶粒101。
将预布线基板4的第一表面4a置于多晶粒封装结构10上之前,还可以在预布线基板4的第一表面4a和/或第一塑封层100上布置粘胶层。粘胶层可以提高预布线基板4与多晶粒封装结构10之间的牢固度。其它可选方案中,预布线基板4可以键合于多晶粒封装结构10。
形成第一开口402a工序中,若空白区40b的材料为可激光反应材料,例如环氧树脂等,可通过激光照射使其变性的方式去除;若空白区40b的材料为可干法刻蚀或湿法刻蚀的材料,例如二氧化硅、氮化硅等,可通过可干法刻蚀或湿法刻蚀去除。
图9所示实施例中,位于第二表面4b的上层导电线401暴露在第一开口402a中。其它实施例中,也可以位于第一表面4a的下层导电线401或任意一层导电线401暴露在第一开口402a中。
填充第一导电材料层402可以采用电镀工艺实现。电镀铜或铝的工艺较为成熟。电镀铜或铝之前,还可以先电镀一层籽晶层(Seed Layer)。电镀完后,第一开口402a外的第一导电材料层402可以通过抛光工艺,例如化学机械研磨法实现去除。
其它可选方案中,也可以物理气相沉积或化学气相沉积整面第一导电材料层402,之后再去除第一开口402a外的第一导电材料层402。
再接着,参照图1中的步骤S4与图11所示,在导电线401上形成外引脚以形成多芯片封装结构50。
本实施例中,在导电线401上形成外引脚包括如下步骤S41~S42。
步骤S41:在位于第二表面4b的上层导电线401上形成导电凸柱52。
具体地,先在预布线基板4的第二表面4b上形成光刻胶层。接着曝光显影光刻胶层,保留第一预定区域的光刻胶,第一预定区域与待形成导电凸柱52的区域互补。之后在第一预定区域的互补区域填充金属层以形成导电凸柱52。再接着灰化去除第一预定区域剩余的光刻胶层。
一个可选方案中,形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下,贴敷在预布线基板4的第二表面4b上。其它可选方案中,光刻胶层也可以采用先涂布液体光刻胶,后加热固化形成。光刻胶层,其它可选方案中,也可以使用其它易图形化的牺牲材质代替光刻胶层。
填充金属层可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前,还可以先电镀一层籽晶层(Seed Layer)。其它可选方案中,也可以物理气相沉积或化学气相沉积整面金属层后再去除光刻胶层上的金属层。
导电凸柱52可以通过抛光工艺,例如化学机械研磨法实现上表面平整。
步骤S42:在导电凸柱52上以及相邻导电凸柱52之间形成第二介电层51,第二介电层51为无机材料;抛光第二介电层51直至暴露出导电凸柱52。
第二介电层51的材质可以为二氧化硅或氮化硅等,采用物理气相沉积法或化学气相沉积法形成,采用化学机械研磨法平坦化。
第二介电层51对相邻导电凸柱52进行电绝缘。
一些实施例中,第二介电层51还可以为有机材料。有机材料可以为流动性好的聚酰亚胺,加热后固化。步骤S42具体包括:在导电凸柱52,未设置导电凸柱52的预布线基板4的第二表面4b上形成第二介电层51,第二介电层51的上表面与导电凸柱52的上表面齐平。
另一些实施例中,还可以先在预布线基板4的第二表面4b上形成第二介电层51。接着对第二介电层51进行图形化,暴露第二预定区域的导电线401,第二预定区域对应待形成导电凸柱52的区域。之后在第二预定区域填充金属层以形成导电凸柱52。
再一些实施例中,步骤S42具体包括:在导电凸柱52,未设置导电凸柱52的预布线基板4的第二表面4b上形成包埋导电凸柱52的第二塑封层。之后,减薄第二塑封层直至导电凸柱52露出。
一个可选方案中,第二塑封层的形成方法可以包括:首先,在导电凸柱52,未设置导电凸柱52的预布线基板4的第二表面4b上贴装半固态塑封膜;之后,将贴装有半固态塑封膜的待塑封结构置于下模体上,对合高温上模体;上模体热压塑封膜时,该半固态塑封膜变为液态塑封料,流动后,继续加热该塑封料由液态变为固态第二塑封层;去除模具。其它可选方案中,第二塑封层还可以采用注塑、转塑工艺形成。
a)可选方案中,参照图11所示,导电凸柱52为外引脚。
b)可选方案中,参照图12所示,暴露出导电凸柱52后,还在导电凸柱52上形成抗氧化层53。
抗氧化层53可以包括:b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。抗氧化层53可以采用电镀工艺形成。导电凸柱52的材质可以为铜,上述抗氧化层53可以防止铜氧化,进而防止铜氧化导致的电连接性能变差。
c)可选方案中,暴露出导电凸柱52后,还在导电凸柱52上形成焊球,用于芯片封装结构5(参见图14所示)的倒装。
形成外引脚后,参照图13所示,去除支撑板3。
支撑板3的去除方式可以为激光剥离等现有去除方式。
之后,参照图1中的步骤S5、图13与图14所示,沿预布线基板相邻单元区40之间的切割道切割多芯片封装结构50形成多个芯片封装结构5。
参照图14所示,芯片封装结构5包括:
芯片,包括一个晶粒101、设置于晶粒101的活性面101a的预布线基板的一个单元40以及电连接该单元40中的导电线401的外引脚;晶粒101中的内焊盘1010通过第一导电材料层402电连接预布线基板单元40中的导电线401;
以及包埋晶粒101的第一塑封层100。
上述实施例中,将需要在晶粒活性面101a上形成的布线层转移到预布线基板4,预布线基板4包括复杂电路,这些复杂电路通过导电材料填充第一开口402a以与晶粒活性面101a上的内焊垫1010电连接而嵌入封装结构中,可提高整个封装结构5的性能。进一步地,提供预成型的预布线基板4,可在封装之前进行预布线基板4的测试,避免使用已知不良的预布线基板。再进一步地,预布线基板4为预制基板,其制作过程独立于封装过程进行,可节省整个封装工艺的封装时间。
图15是本发明第二实施例的芯片封装结构的制作方法中的预布线基板的俯视图。参照图15所示,本实施例中的芯片封装结构的制作方法与图1至图14中的芯片封装结构的制作方法大致相同,区别仅在于:步骤S2中,提供的预布线基板4包括多个拼接的预布线子基板41。
各个预布线子基板41的面积之和大致等于多晶粒封装结构10的面积。
在封装之前分别进行预布线子基板41的良率测试,相对于对整块预布线基板4进行测试,可提高预布线基板4的整体良率。
图16是本发明第三实施例的芯片封装结构的截面结构示意图。参照图16所示,本实施例中的芯片封装结构的制作方法与图1至图15中的芯片封装结构的制作方法大致相同,区别仅在于:步骤S2中,预布线基板4的一个单元区40对应两个晶粒101;步骤S5中,切割多芯片封装结构50形成的多个芯片封装结构5中,至少一个芯片封装结构5包含两个晶粒101。
该两个晶粒101可以共用外引脚,也可以通过预布线基板的一个单元40中的导电线401电连接。该共用的外引脚可在步骤S4中制作完成。
其它实施例中,预布线基板4的一个单元区40可以对应两个以上数目的晶粒101。即,一个芯片封装结构5中,包含两个以上数目的晶粒101。一个晶粒101可以对应一个芯片。
本实施例可将不同功能的芯片集成在一个封装结构5中。相对于各个功能的芯片先封装成封装结构5,后集成封装结构5的方案,本实施例具有体积小、可靠性高、性能高、和多功能化的好处。
本实施例中,切割后,可以所有数目的芯片封装结构5包含两个或两个以上晶粒101;也可以部分数目的芯片封装结构5包含两个或两个以上晶粒101,部分数目的芯片封装结构5包含一个晶粒101。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种芯片封装结构的制作方法,其特征在于,包括:
提供多晶粒封装结构,所述多晶粒封装结构包括多个晶粒以及包埋所述多个晶粒的第一塑封层,每一所述晶粒的活性面暴露在所述第一塑封层外,所述活性面具有内焊盘,晶粒的活性面具有第一介电层,所述第一介电层具有开口,所述开口暴露所述内焊盘的部分区域;
提供预布线基板,所述预布线基板包括多个单元区,每个所述单元区包括布线区与空白区;
将所述预布线基板置于所述多晶粒封装结构上,至少部分个所述空白区对应于所述内焊盘;在对应所述内焊盘的所述空白区形成第一开口,所述第一开口与第一介电层上的开口相连通,以暴露所述内焊盘;在所述第一开口内填充第一导电材料层以电连接所述布线区中的导电线与所述内焊盘;
在所述导电线上形成外引脚以形成多芯片封装结构;
沿所述预布线基板相邻单元区之间的切割道切割所述多芯片封装结构形成多个芯片封装结构。
2.根据权利要求1所述的芯片封装结构的制作方法,其特征在于,所述预布线基板的一个单元区对应一个晶粒;或所述预布线基板的一个单元区对应两个以上晶粒。
3.根据权利要求1所述的芯片封装结构的制作方法,其特征在于,所述多晶粒封装结构的制作方法包括:
提供载板和多个晶粒,每一所述晶粒包括活性面,所述活性面具有内焊盘;将所述多个晶粒的活性面固定于所述载板;
在所述各个晶粒以及各个晶粒之间的载板表面形成包埋所述各个晶粒的第一塑封层,去除所述载板。
4.根据权利要求1所述的芯片封装结构的制作方法,其特征在于,所述导电线为再布线层。
5.根据权利要求4所述的芯片封装结构的制作方法,其特征在于,所述再布线层包括两层以上,和/或所述再布线层为扇出线路。
6.根据权利要求1所述的芯片封装结构的制作方法,其特征在于,所述预布线基板中,相邻所述导电线之间为有机绝缘层或无机绝缘层。
7.根据权利要求6所述的芯片封装结构的制作方法,其特征在于,在所述空白区形成第一开口通过激光照射、干法刻蚀或湿法刻蚀实现。
8.根据权利要求1所述的芯片封装结构的制作方法,其特征在于,在所述导电线上形成外引脚包括:
在所述导电线上形成导电凸柱;
在所述导电凸柱上以及相邻导电凸柱之间形成第二介电层,所述第二介电层为无机材料;
抛光所述第二介电层直至暴露出所述导电凸柱;
或包括:
在所述导电线上形成导电凸柱;
在相邻导电凸柱之间形成第二介电层,所述第二介电层的上表面与所述导电凸柱的上表面齐平,所述第二介电层为有机材料;
或包括:
在所述预布线基板上形成第二介电层;
在所述第二介电层内形成若干第二开口,所述第二开口暴露所述导电线;
在所述第二介电层上以及所述第二开口内形成第二导电材料层;
抛光所述第二导电材料层直至第二介电层露出,所述第二开口内的第二导电材料层形成导电凸柱;
或包括:
在所述导电线上形成导电凸柱,在所述预布线基板上形成包埋所述导电凸柱的第二塑封层;
减薄所述第二塑封层直至暴露出所述导电凸柱。
9.根据权利要求8所述的芯片封装结构的制作方法,其特征在于,还包括:在所述导电凸柱上形成焊球,所述焊球为所述外引脚。
10.根据权利要求1所述的芯片封装结构的制作方法,其特征在于,将所述预布线基板置于所述多晶粒封装结构上之前,在所述预布线基板和/或所述第一塑封层上布置粘胶层。
11.根据权利要求1所述的芯片封装结构的制作方法,其特征在于,所述预布线基板包括多个拼接的预布线子基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010230877.5A CN113725086B (zh) | 2020-03-27 | 2020-03-27 | 芯片封装结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010230877.5A CN113725086B (zh) | 2020-03-27 | 2020-03-27 | 芯片封装结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113725086A CN113725086A (zh) | 2021-11-30 |
CN113725086B true CN113725086B (zh) | 2024-02-27 |
Family
ID=78671091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010230877.5A Active CN113725086B (zh) | 2020-03-27 | 2020-03-27 | 芯片封装结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113725086B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104332419A (zh) * | 2014-08-28 | 2015-02-04 | 南通富士通微电子股份有限公司 | 倒装形式的芯片封装方法 |
CN110164839A (zh) * | 2019-05-27 | 2019-08-23 | 广东工业大学 | 一种高密度线路嵌入转移的扇出型封装结构与方法 |
CN110729256A (zh) * | 2019-03-11 | 2020-01-24 | Pep创新私人有限公司 | 芯片封装方法及芯片结构 |
TWI687986B (zh) * | 2018-11-16 | 2020-03-11 | 典琦科技股份有限公司 | 晶片封裝體的製造方法 |
-
2020
- 2020-03-27 CN CN202010230877.5A patent/CN113725086B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104332419A (zh) * | 2014-08-28 | 2015-02-04 | 南通富士通微电子股份有限公司 | 倒装形式的芯片封装方法 |
TWI687986B (zh) * | 2018-11-16 | 2020-03-11 | 典琦科技股份有限公司 | 晶片封裝體的製造方法 |
CN110729256A (zh) * | 2019-03-11 | 2020-01-24 | Pep创新私人有限公司 | 芯片封装方法及芯片结构 |
CN110164839A (zh) * | 2019-05-27 | 2019-08-23 | 广东工业大学 | 一种高密度线路嵌入转移的扇出型封装结构与方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113725086A (zh) | 2021-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7326592B2 (en) | Stacked die package | |
KR100548668B1 (ko) | 반도체 장치 및 그 제조방법 | |
CN1976014B (zh) | 半导体器件及其制造方法 | |
US10276526B2 (en) | Semiconductor package structure and manufacturing method thereof | |
US6603191B2 (en) | Semiconductor device and method of manufacturing the same | |
CN111883521B (zh) | 多芯片3d封装结构及其制作方法 | |
US20130037929A1 (en) | Stackable wafer level packages and related methods | |
CN111599768A (zh) | 半导体封装及其制造方法 | |
US20120326300A1 (en) | Low profile package and method | |
TW202029364A (zh) | 半導體封裝及其製造方法 | |
CN115132593B (zh) | 一种三维封装结构及其制备方法 | |
US7704792B2 (en) | Semiconductor device and method of manufacturing the same | |
US20230014913A1 (en) | Heat Dissipation Structures for Integrated Circuit Packages and Methods of Forming the Same | |
CN112349608A (zh) | 芯片封装结构的制作方法 | |
CN112349595A (zh) | 芯片封装结构的制作方法 | |
JP2003504849A (ja) | マルチチップモジュール及びマルチチップモジュールの製造方法 | |
US11848233B2 (en) | Semiconductor package and manufacturing method thereof | |
CN113725086B (zh) | 芯片封装结构的制作方法 | |
CN113725087B (zh) | 芯片封装结构的制作方法 | |
WO2022095695A1 (zh) | Mcm封装结构及其制作方法 | |
CN113725096B (zh) | 半导体封装方法及半导体封装结构 | |
CN112349601A (zh) | 芯片封装结构的制作方法 | |
CN112133695B (zh) | ***级封装结构及其制作方法 | |
CN112233987B (zh) | 芯片封装结构的制作方法 | |
CN113725097B (zh) | 半导体封装方法及半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |