CN113707078A - 驱动装置、显示控制芯片及显示设备、显示控制方法 - Google Patents

驱动装置、显示控制芯片及显示设备、显示控制方法 Download PDF

Info

Publication number
CN113707078A
CN113707078A CN202111025175.4A CN202111025175A CN113707078A CN 113707078 A CN113707078 A CN 113707078A CN 202111025175 A CN202111025175 A CN 202111025175A CN 113707078 A CN113707078 A CN 113707078A
Authority
CN
China
Prior art keywords
data
constant current
pulse width
width modulation
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111025175.4A
Other languages
English (en)
Other versions
CN113707078B (zh
Inventor
费小泂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cool Silicon Semiconductor Technology Shanghai Co ltd
Original Assignee
Cool Silicon Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cool Silicon Semiconductor Technology Shanghai Co ltd filed Critical Cool Silicon Semiconductor Technology Shanghai Co ltd
Priority to CN202111025175.4A priority Critical patent/CN113707078B/zh
Publication of CN113707078A publication Critical patent/CN113707078A/zh
Application granted granted Critical
Publication of CN113707078B publication Critical patent/CN113707078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10—Controlling the intensity of the light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/20—Controlling the colour of the light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/325—Pulse-width modulation [PWM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/345—Current stabilisation; Maintaining constant current
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/16—Controlling the light source by timing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及到驱动装置、显示控制芯片及显示设备、显示控制方法。驱动装置用于驱动发光二极管，驱动装置包括脉宽调制模块，脉宽调制模块根据发光二极管所匹配的灰度数据来形成相应的脉宽调制信号。脉宽调制信号用于驱动该发光二极管进行显示控制并且脉宽调制模块配置有一个计数器和一个数据比较器。由时钟信号触发计数器进行计数并得到计数值；计数值按照权重从低到高的规则重新排序，得到倒序数据；脉宽调制模块将灰度数据和该倒序数据送入数据比较器进行比较：在该倒序数据低于灰度数据时脉宽调制信号具有有效逻辑值。

Description

驱动装置、显示控制芯片及显示设备、显示控制方法
技术领域
本发明主要涉及照明显示领域，更确切的说，涉及到在含有固态发光二极管光源的照明显示场景中提供相应的驱动装置和显示控制芯片以及显示设备和显示控制方法。
背景技术
在照明显示领域，脉冲调光是在确定时间段内改变二极管点亮或关断的时间宽度并认为发光二极管导通点亮期间流经二极管的电流是固定值，藉此实现亮度改变。根据格拉斯曼定律和国际发光照明委员会标准色度图，照明和显示***中需要将像素点的基准颜色分量分配在预定的强度范围，视觉***能够感知的所有颜色基本都能够依赖基色的灰度变化和不同的亮度叠加获得。在业界由于各种基色发光二极管光源的各类核心参数如工作电压和发光效率等均不相同，当基色混色时，为各基色光源设计出的光强比例在实际应用中很难达成所以某些场合在软件上必须采取很大比例的伽马校正算法来进行弥补，典型的譬如使得蓝色的亮度范围显著的小于红光和绿光的亮度范围，这需要消耗更多的硬件资源和运用更多更复杂的电路。有必要针对基色光源设计新的驱动方案，让硬件有限的分辨率在基色颜色上进行灵活的分配并自由分配基色光源的功率占比。
发明内容
本申请设计一种驱动装置，驱动多路发光二极管，包括：
多个脉宽调制模块，每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据来形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；
恒流单元，每一路恒流单元均和一路发光二极管设为串联；
任意一路发光二极管是否流过与其串联的恒流单元所提供的恒定电流，受控于与该任意一路发光二极管相对应的一路脉宽调制信号；
各路脉宽调制信号共有的循环周期被分割成多个子时间段，每路脉宽调制信号的有效逻辑值分布在相应的一个子时间段内，在循环周期内多路发光二极管被分时依次点亮；
每一个子时间段分配有一个时钟信号及每一个子时间段的时钟信号个数为预设值；
以时钟计数的方式，根据每一个子时间段所分配的时钟信号以及时钟信号的个数来确定每一个子时间段的时间长度；
为每个循环周期的多个子时间段所分配的多个时钟信号的频率设为相同或者不同。
上述的驱动装置，其中：
至少配备红绿蓝三基色的多路发光二极管，在三基色混色条件下调整各路发光二极管的灰度数据，由多路发光二极管各自匹配的灰度数据的变化从而得到不同的颜色。
上述的驱动装置，其中：
多个脉宽调制模块配置有一个计数器，计数器输出的多位计数数据包括指定的高位数据和指定的低位数据，由指定的高位数据的位数确定每个循环周期内子时间段的数目；
每一个子时间段的时间长度由与其相配的时钟信号触发计数器进行计数，由该指定的低位数据的位数确定每一个子时间段内关于时钟信号个数的预设值。
上述的驱动装置，其中：
设该指定的高位数据的位数Z和该指定的低位数据的位数F均为大于零的自然数；
则每个循环周期内子时间段的数目不超过2Z以及每个子时间段内的该预设值为2F。
上述的驱动装置，其中：
所述的计数器配置有一个数据选择器，为多个子时间段分配的多个时钟信号输入到数据选择器的多个数据输入端，该指定的高位数据视为数据选择器的通道选择信号；
在每个循环周期内，该指定的低位数据每次计数计满后都会触发该指定的高位数据进位一次，进而触发数据选择器切换输出不同的时钟信号；
不同的通道选择信号映射着数据选择器输出的不同时钟信号，藉此为每一个子时间段分配一个时钟信号并用于触发计数器进行计数。
上述的驱动装置，其中：
每个脉宽调制模块皆配置有一个数据比较器；
该指定的低位数据按照权重从低到高的规则重新排序，得到倒序数据；
在任一子时间段，由相应的一个脉宽调制模块将与其配对的一路发光二极管所匹配的灰度数据和倒序数据送入数据比较器进行比较：
在倒序数据低于灰度数据时脉宽调制信号具有有效逻辑值。
上述的驱动装置，其中：
每个脉宽调制模块每隔数个所述循环周期输出一次为有效逻辑值的抖动信号，藉此每路脉宽调制信号在数个所述循环周期内的占空比平均值被抖动信号调整；
每个脉宽调制模块产生的一路脉宽调制信号在相应的一个子时间段内的有效逻辑值呈现为离散分布，任一脉宽调制模块在输出抖动信号时，设置其产生的脉宽调制信号中最后一个有效逻辑值结束后立即输出抖动信号。
上述的驱动装置，其中：
每路脉宽调制信号在相应的一个子时间段内的有效逻辑值以连续的方式布置；或者
每路脉宽调制信号在相应的一个子时间段内的有效逻辑值以分散的方式布置。
上述的驱动装置，其中：
每个脉宽调制模块每隔数个所述循环周期输出一次为有效逻辑值的抖动信号，任一脉宽调制模块在输出抖动信号时：
若脉宽调制信号的有效逻辑值以连续的方式布置，则设置任一脉宽调制模块产生的脉宽调制信号的有效逻辑值结束后立即输出抖动信号；或者
若脉宽调制信号的有效逻辑值以分散的方式布置，则设置任一脉宽调制模块产生的脉宽调制信号中最后一个有效逻辑值结束后立即输出抖动信号。
上述的驱动装置，其中：
包括与多路发光二极管并联的分流模块，用于对供给驱动装置的输入电压进行稳压；
包括接收输入电压的电源输入端及电势参照端，每路发光二极管和一路恒流单元串联耦合在电源输入端与电势参照端之间，分流模块亦耦合在电源输入端与电势参照端之间；
分流模块包括可调并联型电压基准电路，其阴极通过电阻或不通过电阻耦合至电源输入端以及其阳极耦合至电势参照端，电源输入端和电势参照端之间设有电阻分压器；
可调并联型电压基准电路的参考端耦合到电阻分压器的分压节点处。
上述的驱动装置，其中：
包括具有解码器的第一数据传输模块，用于从接收的通讯数据中译码出灰度数据；
驱动装置由第一数据传输模块在每一帧通讯数据中截取到属于它的通讯数据后，便将它接收到的余下其他通讯数据予以转发。
上述的驱动装置，其中：
以提供的恒定电流被固定的模式设置恒流单元；或者
以提供的恒定电流可以被调节的模式设置可编程式的恒流单元，则驱动装置包括具有解码器的第一数据传输模块，第一数据传输模块用于从接收的通讯数据中译码出第一电流调节数据，驱动装置根据第一电流调节数据来调节恒流单元所提供的恒定电流的大小。
上述的驱动装置，其中：
配备多路恒流单元，每路发光二极管以一对一的方式与相应的一路恒流单元单独串联连接，任意一路发光二极管所对应的一路脉宽调制信号出现有效逻辑值时则该任意一路发光二极管被点亮以及它所串联的一路恒流单元被启用；或者
配备数量单一且公共的恒流单元，每路发光二极管皆与该公共的恒流单元串联连接并在任意一路发光二极管所对应的一路脉宽调制信号出现有效逻辑值时，该公共的恒流单元被启用以及该任意一路发光二极管切换到与公共的恒流单元串联而点亮。
上述的驱动装置，其中：
设有与多路发光二极管并联的旁路模块，多路脉宽调制信号执行或非逻辑运算得到的结果视为旁路模块的一个控制信号，控制信号出现有效逻辑值时触发旁路模块对驱动装置的总输入电流实施分流。
上述的驱动装置，其中：
旁路模块具有的负载和一路恒流单元设为串联；
每路发光二极管、负载各自均配备有恒流单元，任意一路发光二极管对应的脉宽调制信号出现有效逻辑值时则它所串联的恒流单元被启用、控制信号出现有效逻辑值时则负载串联的恒流单元被启用；或者
多路发光二极管、负载共用一公共的恒流单元，任意一路发光二极管对应的脉宽调制信号出现有效逻辑值时则它切换到与该公共的恒流单元串联、控制信号出现有效逻辑值时则负载切换到与该公共的恒流单元串联。
上述的驱动装置，其中：所述负载包括发光二极管或不发光的二极管或电阻。
上述的驱动装置，其中：
在向驱动装置供电的线路上设置带有恒流源的电流源模块，用于将驱动装置的总输入电流维持在预定值；
以输出电流固定的模式设置恒流源或以输出电流可调的模式设置可编程式的恒流源。
上述的驱动装置，其中：
电流源模块配置的第二数据传输模块具有解码器，用于从电流源模块接收的通讯数据中译码出第二电流调节数据；
电流源模块根据第二电流调节数据调节可编程式的恒流源的输出电流。
上述的驱动装置，其中：
随着电流源模块接收的第二电流调节数据被刷新，该总输入电流从与刷新前的第二电流调节数据对应的预定值更新到与刷新后的第二电流调节数据对应的预定值。
上述的驱动装置，其中：
电流源模块由第二数据传输模块在每一帧通讯数据中截取到属于它的通讯数据后，便将它接收到的余下其他通讯数据予以转发。
上述的驱动装置，其中：
驱动装置还包括具有解码器的第一数据传输模块，除用于从接收的通讯数据中译码出灰度数据之外还用于从通讯数据中译码出第一电流调节数据，驱动装置根据第一电流调节数据来调节可编程式的恒流单元所提供的恒定电流的大小；
在每一帧通讯数据中以发给驱动装置的第一电流调节数据设定恒流单元提供的恒定电流的大小、以发给电流源模块的第二电流调节数据设定恒流源的输出电流的大小；
在设定第一和第二电流调节数据时，限定任意一路发光二极管所流过的电流不超过电流源模块中恒流源的输出电流。
上述的驱动装置，其中：
多路脉宽调制信号执行或非逻辑运算的结果视为与多路发光二极管并联的一个旁路模块的控制信号，控制信号出现有效逻辑值时触发旁路模块导通并实施分流；
旁路模块分流时的分流电流由一路恒流单元确定，在设定第一和第二电流调节数据时还限定该分流电流不超过电流源模块中恒流源的输出电流。
本申请涉及一种显示控制芯片，包括如上述的驱动装置。
本申请涉及一种显示控制芯片，驱动多路发光二极管，包括：
多个脉宽调制模块，每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据来形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；
每路脉宽调制信号用于驱动与之对应的一路发光二极管进行显示控制；
各路脉宽调制信号共有的循环周期被分割成多个子时间段，每路脉宽调制信号的有效逻辑值分布在相应的一个子时间段内，在循环周期内多路发光二极管被分时依次点亮；
每一个子时间段分配有一个时钟信号及每一个子时间段的时钟信号个数为预设值；
每一个子时间段的时间长度由与其相配的时钟信号触发一个计数器进行计数；
为每个循环周期的多个子时间段所分配的多个时钟信号的频率设为相同或者不同。
上述的驱动装置的显示设备，包括：
设置成级联连接模式的多级驱动装置，每一级驱动装置均通过其具有的第一数据传输模块在每一帧通讯数据当中截取属于它的通讯数据、和将接收到的余下其他通讯数据转发给与它级联连接的后级驱动装置，使每级驱动装置皆撷取到属于本级的灰度数据；
每级驱动装置依据本级的灰度数据来驱动与其配套的多路发光二极管进行显示控制。
上述的驱动装置的显示设备，包括：
每个驱动装置还包括接收输入电压的电源输入端以及电势参照端；
每个驱动装置当中的任意一路发光二极管均和与之对应的一路恒流单元串联耦合在电源输入端和电势参照端之间、一个分流模块亦耦合在电源输入端与电势参照端之间。
上述的驱动装置的显示设备，包括：
多级驱动装置被设置成一列或多列，每一列当中作为列首的第一个驱动装置的电源输入端耦合到电源正极而作为列尾的最后一个驱动装置的电势参照端耦合到电源负极、及设置每一列中后一个驱动装置的电源输入端耦合到相邻前一个驱动装置的电势参照端。
上述的驱动装置的显示设备，包括：
每一列驱动装置和至少一个带有恒流源的电流源模块串接，用于将每一列驱动装置当中的任意一个驱动装置的电源输入端流向电势参照端的总输入电流限定在预定值，以输出电流固定的模式设置恒流源或以输出电流可调的模式设置可编程式的恒流源。
上述的驱动装置的显示设备，包括：
在设置可编程式的恒流源的条件下，电流源模块配置的第二数据传输模块具有的解码器用于从接收的通讯数据中译码出第二电流调节数据，电流源模块根据第二电流调节数据来调节恒流源的输出电流之大小；以及
每个电流源模块亦和多级驱动装置设置成级联的连接关系，使具有数据转发功能的电流源模块和驱动装置皆可以向对方转发通讯数据。
上述的驱动装置的显示设备，包括：
输送给电流源模块、驱动装置的上一帧通讯数据刷新到下一帧通讯数据后，每个电流源模块接收的第二电流调节数据按帧被同步刷新；
每一列驱动装置中的每个驱动装置的总输入电流，亦由串接在每一列驱动装置中的电流源模块按刷新后的第二电流调节数据重新确定。
上述的驱动装置的显示设备，包括：
驱动装置的第一数据传输模块还用于从通讯数据中译码出第一电流调节数据，驱动装置根据第一电流调节数据来调节可编程式的恒流单元所提供的恒定电流的大小值；
输送给电流源模块、驱动装置的上一帧通讯数据刷新到下一帧通讯数据后，每个驱动装置接收的第一电流调节数据按帧被同步刷新，使每个驱动装置中的每个恒流单元提供的恒定电流按刷新后的第一电流调节数据重新确定。
上述的驱动装置的显示设备，包括：
每个驱动装置中均设有与多路发光二极管并联的旁路模块，每个驱动装置中与多路发光二极管对应的多路脉宽调制信号执行或非逻辑运算得到的结果视为旁路模块的一个控制信号，控制信号出现有效逻辑值时触发旁路模块对驱动装置的总输入电流实施分流；
每个驱动装置中旁路模块分流时的分流值由一路恒流单元提供的恒定电流决定，藉此输送给电流源模块、驱动装置的上一帧通讯数据刷新到下一帧通讯数据后，每个驱动装置中为旁路模块分配的一路恒流单元之恒定电流按刷新后的第一电流调节数据重新确定。
上述的驱动装置的显示设备，包括：
电流源模块和多级驱动装置以基于单线通信协议的方式传递通讯数据。
本申请涉及一种显示控制方法，用于驱动多路发光二极管，包括：
将任意一路发光二极管和一路恒流单元设为串联连接；
根据匹配给每路发光二极管的灰度数据，利用脉宽调制模块形成与每路发光二极管相对应的脉宽调制信号，多路发光二极管对应多路脉宽调制信号；
每路发光二极管是否流过与它串联的恒流单元提供的恒定电流，由与它对应的一路脉宽调制信号进行控制；
将各路脉宽调制信号共有的循环周期分割成多个子时间段，并将每路脉宽调制信号的有效逻辑值布置在相应的一个子时间段内；
为每个子时间段分配一个时钟信号和将每个子时间段的时钟信号个数设为预设值；
以时钟计数的方式，根据分配在每个子时间段的时钟信号以及时钟信号的个数来确定每个子时间段的时间长度；
将每个循环周期的多个子时间段所分配的多个时钟信号的频率设为相同或者不同。
上述的方法，其中：
起到分流作用的旁路模块、起到稳压作用的分流模块均与多路发光二极管并联连接；
利用一个控制信号控制旁路模块是否被接通，多路脉宽调制信号执行或非逻辑运算得到的结果定义为控制信号，旁路模块在接通分流情况下的电流是预先设定的恒流值；
在每个循环周期内，当多路发光二极管均未导通时，至少由旁路模块和分流模块共同实施分流。
上述的方法，其中：
每路脉宽调制信号在相应的一个子时间段内的有效逻辑值以连续的方式布置；或者
每路脉宽调制信号在相应的一个子时间段内的有效逻辑值以分散的方式布置。
上述的方法，其中：
每个脉宽调制模块每隔数个所述循环周期输出一次为有效逻辑值的抖动信号，任一脉宽调制模块在输出抖动信号时：
若脉宽调制信号的有效逻辑值以连续的方式布置，则设置任一脉宽调制模块产生的脉宽调制信号的有效逻辑值结束后立即输出抖动信号；或者
若脉宽调制信号的有效逻辑值以分散的方式布置，则设置任一脉宽调制模块产生的脉宽调制信号中最后一个有效逻辑值结束后立即输出抖动信号。
上述的方法，其中：
任一子时间段的时间长度由与其相配的时钟信号触发一个计数器进行计数，得到任一子时间段的计数值，计数值按照权重从低到高的规则重新排序则得到倒序数据；
任一子时间段的计数值的倒序数据和该任一子时间段被点亮的一路发光二极管所匹配的灰度数据进行比较，在倒序数据低于灰度数据时脉宽调制信号具有有效逻辑值。
上述的方法，其中：
以调节每个子时间段所分配的一个时钟信号的频率高低的方式来调整每个子时间段的时间长度，进而调整各路脉宽调制信号共有的循环周期的总时间长度。
上述的方法，其中：
为多个子时间段所分配的多个时钟信号是由一个振荡器输出的初始时钟信号经过多次分频而分别得到的。
本申请一种驱动装置，驱动发光二极管，包括：
脉宽调制模块，其根据发光二极管所匹配的灰度数据来形成相应的脉宽调制信号；
脉宽调制信号用于驱动该发光二极管进行显示控制；
脉宽调制模块配置有一个计数器和一个数据比较器；
由时钟信号触发所述计数器进行计数并得到计数值；
计数值按照权重从低到高的规则重新排序，得到倒序数据；
脉宽调制模块将灰度数据和该倒序数据送入数据比较器进行比较：
在该倒序数据低于灰度数据时脉宽调制信号具有有效逻辑值。
附图说明
为使上述目的和特征及优点能够更加明显易懂，下面结合附图对具体实施方式做详细的阐释，阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见。
图1是驱动光源并且集成有数据传输功能的驱动电路的电路架构示意图。
图2是能输出恒定电流给与之串联的发光二极管的恒流单元的可选范例。
图3是能输出恒定电流给与之串联的发光二极管的恒流单元的其他范例。
图4是驱动电路的数据传输模块与脉宽调制模块配合形成脉宽调制信号。
图5是脉宽调制模块根据灰度数据形成多路脉宽调制信号的波形示意图。
图6是各路脉宽调制信号共有的循环周期分割成时长可调的各子时间段。
图7是以调节子时间段的时钟信号频率的方式调整子时间段的时间长度。
图8是受驱动电路驱动的多路发光二极管设成共用相同的公共恒流单元。
图9是设置与多路发光二极管并联连接的旁路模块以构成并联分流支路。
图10是与多路发光二极管并联的旁路模块含发光或不发光的二极管负载。
图11是发光二极管以及与它们并联的旁路模块各自均单独设有恒流单元。
图12是分散型有效逻辑值的脉宽调制信号所使用到的脉宽调制模块范例。
图13是连续型有效逻辑值的脉宽调制信号执行或非运算所得到控制信号。
图14是分散型有效逻辑值的脉宽调制信号执行或非运算所得到控制信号。
图15是产生分散型有效逻辑值的脉宽调制信号的脉宽调制模块电路范例。
图16是不同的灰度数据导致脉宽调制信号具有不同的分散型有效逻辑值。
图17是具有连续型有效逻辑值的脉宽调制信号增加一个抖动信号的波形。
图18是具有分散型有效逻辑值的脉宽调制信号增加一个抖动信号的波形。
图19是可以向驱动电路提供恒流源的电流源模块的可选电路架构示意图。
图20是电流源模块的第二数据传输模块与微调电阻来实现调节输出电流。
图21是级联的驱动电路被设置成一列或多列且每列设有可调电流源模块。
具体实施方式
下面将结合各实施例，对本发明的方案进行清楚完整的阐述，所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。
参见图1，暂且以集成电路形式出现的驱动芯片IC作为驱动发光二极管光源点亮的驱动电路的典型范例，但是值得强调的是这并不意味着驱动电路只能设计成集成电路因为分立电子元器件亦可搭建出功能相同的驱动电路。驱动电路既可被设计成集成电路亦可由分立电子元器件构建。驱动电路之数据传输模块DAT1与电流源模块PCS在后文提及的数据传输模块DAT2具有相同的解码功能，它们均具有解码器并能够按照预设的通信协议对输入的串行数据予以解码，区别是数据前者需要从接收的通讯数据中译码出灰度数据而后者则需要译码出电流调节数据。事实上无论是电流调节数据还是灰度数据都是由解码器将通讯数据中具有预设编码规则的信号还原为普通的二进制数据，被还原的数据在用途上略有区别所以命名也存在差异。类似于过温保护、启动保护、静电保护、瞬时电压保护和尖峰电流泄放电路等起到基本保护作用的电路及振荡器和上电复位电路甚至时钟电路等皆属于驱动芯片的必要或可选部分，为业界技术人员所熟知所以不再赘述。脉宽调制本质是将信号的幅度量转化成信号的时间量并得到脉宽信号，脉宽调制的实现机理大体上包括计数比较方式和延时单元方式、移向方式以及计数比较与延时单元相结合的混合方式等主要的技术路线，无论哪种方式得到结果均为具有一定占空比的脉宽信号。在业界所谓的数字脉冲宽度调制DPWM技术是属于现有技术的范畴。本申请中驱动电路之脉宽调制模块根据灰度数据形成脉宽调制信号，灰度数据用以确定脉宽调制信号的占空比也即可认为脉宽调制信号表征灰度数据所携带的占空比信息。驱动电路是驱动装置的典型范例。
参见图1，基于解释说明的便捷性仅示意出了四路发光二极管，应当理解具体的光源数量不构成任何限制而仅用于参考。假设数据传输模块DAT1在通讯数据中解码出四组灰度数据则第一个脉宽调制模块PWM1根据分配给第一路发光二极管LED1的灰度数据形成与第一路发光二极管LED1对应的第一路脉宽调制信号，依据相同的道理设定第二个脉宽调制模块PWM2根据分配给第二路发光二极管LED2的灰度数据形成与所述的第二路发光二极管LED2对应的第二路脉宽调制信号，第三个脉宽调制模块PWM3则是根据分配给第三路发光二极管LED3的灰度数据形成与第三路发光二极管LED3对应的第三路脉宽调制信号，第四个脉宽调制模块PWM4由分配给第四路发光二极管LED4的灰度数据形成与第四路发光二极管LED4相对应的第四路脉宽调制信号。藉此可获悉：驱动电路中每个脉宽调制模块根据与其对应的一路发光二极管所匹配的灰度数据形成相应的一路脉宽调制信号，具体而言是每个脉宽调制模块根据分配给每路发光二极管的灰度数据形成与每路发光二极管相对应的脉宽调制信号。四路发光二极管除包括红绿蓝三基色光源外还包括白光类型的发光二极管，或包括两绿再加红蓝等替代方案。若照明显示场景不需要多路发光二极管光源却仅需要单路光源则四路发光二极管可消减至只保留单个二极管。
参见图1，设置第一路发光二极管LED1和恒流单元CC1串联连接，产生恒定电流的恒流单元CC1受控于第一路脉宽调制信号。第一路脉宽调制信号确定第一路发光二极管在第一路脉宽调制信号的周期内的恒流点亮时间。针对光源而言满幅值的恒定电流是以通或断的重复脉冲序列被加载到光源上：电流通的时候譬如第一路脉宽调制信号具有高电平逻辑则恒定电流被输出加载到第一路发光二极管LED1上，电流断的时候譬如第一路脉宽调制信号具有低电平逻辑则恒定电流被从第一路发光二极管LED1上断开。
参见图1，设置第二路发光二极管LED2和恒流单元CC2串联连接，产生恒定电流的恒流单元CC2受控于第二路脉宽调制信号。第二路脉宽调制信号确定第二路发光二极管在第二路脉宽调制信号的周期内的恒流点亮时间。第二路脉宽调制信号具有高电平逻辑则恒定电流被输出加载到第二路发光二极管LED2上，相反若第二路脉宽调制信号具有低电平逻辑则恒定电流被从第二路发光二极管LED2上断开。
参见图1，设置第三路发光二极管LED3和恒流单元CC3串联连接，产生恒定电流的恒流单元CC3受控于第三路脉宽调制信号，第三路脉宽调制信号确定第三路发光二极管在第三路脉宽调制信号的周期内的恒流点亮时间。第三路脉宽调制信号具有高电平逻辑则恒定电流被输出加载到第三路发光二极管LED3上，相反若第三路脉宽调制信号具有低电平逻辑则恒定电流被从第三路发光二极管LED3上断开。
参见图1，设置第四路发光二极管LED4和恒流单元CC4串联连接，产生恒定电流的恒流单元CC4受控于第四路脉宽调制信号，第四路脉宽调制信号确定第四路发光二极管在第四路脉宽调制信号的周期内的恒流点亮时间。第四路脉宽调制信号具有高电平逻辑则恒定电流被输出加载到第四路发光二极管LED4上，相反若第四路脉宽调制信号具有低电平逻辑则恒定电流被从第四路发光二极管LED4上断开。本范例中配备多路恒流单元譬如配备的恒流单元CC1-CC4等，每路发光二极管均以一对一的方式与相应的一路恒流单元单独设成串联连接。任意一路发光二极管如LED4所对应的一路脉宽调制信号如第四路脉宽调制信号出现有效逻辑电平如高电平，则该任意一路发光二极管如LED4被恒流点亮以及它所串联连接的一路恒流单元如CC4被启用。
参见图1，驱动电路设有与多路发光二极管并联连接的分流模块SHU并用于对多路发光二极管实施分流。前文记载每路脉宽调制信号在循环周期内针对相应光源的驱动电流要么完全有要么完全无，视为驱动电流的恒定电流是以导通或关断的重复脉冲序列被加载到各路发光二极管上，则各路发光二极管这种被导通或关断而发生跳变的电流毫无疑虑的会引起驱动电路输入输出电流的大幅摆动，受驱动电路驱动的发光二极管的数目越多则电流出现摆动的频率越高以及电流摆动的程度愈大，固态发光二极管光源的瞬时电流对于驱动电路的设计而言是极大的挑战。分流模块SHU之意义在于：任何一路发光二极管被导通或关断而产生电流跳变时，所述分流模块SHU总会适应性地调节流经它自身的分流值以维持驱动电路的总输入电流在预设值。以恒流单元CC1为例它在第一路脉宽调制信号的控制下要么接通要么关闭，恒流单元接通时第一路发光二极管LED1被导通则分流模块可能会适应性的减少自身的电流来补偿第一路发光二极管LED1的导通电流，或者是恒流单元关闭时第一路发光二极管LED1被关断，则分流模块可能会适应性的增加流经自身的电流来弥补第一路发光二极管LED1的电流减少情况。同理余下其他各路发光二极管被导通或关断而发生跳变的电流亦由分流模块SHU来补偿。即使发生电流跳变事件倘若多路发光二极管之总电流并未改变则分流模块之分流值亦可保持不变，譬如某一路发光二极管关断而减少的电流恰好被另一路同步接通的发光二极管所弥补，补偿机制的目的在于将驱动电路的总输入电流钳制在预定值或者说在预定范围之内。
参见图2，固态光源显示或照明领域较为适用的拓扑是线性变换器而所谓线性变换器在业界又被称之为线性调制器或串联型的调整器。恒流单元CC1产生的恒定输出电流是提供给光源负载的驱动电流ID1：晶体管MQ构成连接电源和光源的等效可调电气电阻且工作于线性状态或说工作于非开关状态。驱动电路中电源输入端和电势参照端之间串联连接有发光二极管光源和晶体管MQ及采样电阻RS1，流经光源的驱动电流同样也流经与其串接的采样电阻RS1，采样电阻RS1两端采样电压和参考电压VB1它们两者还分别被输入到误差放大器EA1负端和正端进行放大比较，误差放大器EA1的输出电压部分还需要耦合到晶体管MQ的控制端以驱动晶体管线性工作。流经采样电阻的驱动电流的大小值再乘以采样电阻的电阻值就等于采样电压，采样电压事实上可以间接地用来表征驱动电流的大小情况。参考电压VB1趋近于等于采样电阻两端的采样电压且它本质上间接地决定了驱动电流的大小值。如果驱动电路设计成集成电路则参考电压VB1允许是具有较高稳健性的带隙基准源BG1提供的稳定电压。改进型的恒流单元CC1用电流镜结构来为光源提供驱动电流则在电流镜结构中需定义晶体管MQ的镜像晶体管，图中没有示意出的镜像晶体管中流过的电流要么等于驱动电流ID1要么和ID1成比例关系，驱动电路改为在电源输入端和电势参照端之间串联光源和晶体管MQ的镜像晶体管，利用镜像晶体管提供的镜像电流来作为恒流单元CC1产生的恒定电流以输出给光源。
参见图2，在可选的范例中误差放大器EA1的输出端和晶体管MQ的控制端之间设有未示意出的受控开关。暂以第一路发光二极管LED1和对应的第一路脉宽调制信号为例则在恒流单元CC1中用第一路脉宽调制信号控制此受控开关接通与否。若第一路脉宽调制信号出现有效逻辑电平如高电平则受控开关被接通，若第一路脉宽调制信号出现非有效逻辑电平如低电平则受控开关被关断。该实施例中第一路发光二极管LED1是否流过与其串联的恒流单元CC1所提供的恒定电流受控于与第一路发光二极管LED1对应的第一路脉宽调制信号。第二路发光二极管LED2是否流过与其串联的恒流单元CC2所提供的恒定电流受控于与第二路发光二极管LED2对应的第二路脉宽调制信号。依此类推直至所述第三路发光二极管LED3是否流过与其串联的恒流单元CC3所提供的恒定电流受控于与第三路发光二极管LED3对应的第三路脉宽调制信号。恒流单元CC1-CC4在该可选的范例中主张在各个恒流单元的误差放大器EA1输出端和晶体管MQ的控制端之间设置受控开关但这仅仅是可选的范例而非唯一的方案。仍然以第一路发光二极管LED1和与之相对应的恒流单元CC1及第一路脉宽调制信号为例：假设晶体管MQ的第一端耦合到第一路发光二极管LED1阴极而第一路发光二极管LED1阳极连电源输入端，晶体管MQ的相对第二端连接到采样电阻RS1。在可选的实施例中还可将受控开关从原来的连接位置移位到位于采样电阻RS1与晶体管MQ的第二端之间、或者是选择将该受控开关移位到位于晶体管MQ的第一端与第一路发光二极管LED1之间等等。受控开关位置移动并导致电路改动但仍满足：第一路发光二极管LED1是否流过与其串联的恒流单元CC1所提供的恒定电流受控于与第一路发光二极管LED1对应的第一路脉宽调制信号。
参见图3，替代性的范例中驱动电路的电源输入端IN和电势参照端OUT之间串联连接有发光二极管光源LED1和晶体管PQ及采样电阻RS2，流经光源的驱动电流同样也还流经与其串接的采样电阻RS2。采样电阻RS2两端采样电压和参考电压VB2它们两者分别被输入到误差放大器EA2正端和负端进行放大比较，误差放大器EA2的输出电压部分耦合到晶体管PQ的控制端以驱动晶体管线性工作。恒流单元CC1产生的恒定输出电流是提供给光源负载的驱动电流ID2。比较图2的实施例和图3的实施例，在驱动电路中发光二极管LED1被移位到连接在晶体管PQ和采样电阻RS2之间。据此可知产生恒定输出电流的恒流单元CC1之拓扑结构并不唯一而是多样化的。
参见图4，如果驱动电路以本地存储的灰度数据作为显示资源，则驱动装置完全不需要起到通信作用的数据传输模块DAT1。相反的是，如果是以在线收取灰度数据的模式操作驱动装置则所述数据传输模块DAT1必不可少。
参见图4，允许驱动电路和电流源模块PCS相互级联连接也允许驱动电路之间相互级联连接因此它们均具备数据转发功能。驱动电路的核心功能之一是驱动与之配套的多路发光二极管按照显示要求进行点亮，三基色相加混色时改变红绿蓝三基色的相对亮度比可得到不同颜色。在三基色混色时通过改变红绿蓝颜色的发光二级管在循环周期中的点亮时间来改变各种颜色发光二级管的亮度比，等效于改变三基色的相对亮度比从而在发光二极管灰度级变化时得到不同的颜色。在可选的范例中假设第一路发光二极管LED1至第四路发光二极管LED4是红绿蓝基色二极管和白光二极管，暂时考虑这四路发光二极管并省略掉其他的光源部分。驱动电路配置的数据传输模块DAT1具有解码器，其按照预设的通信协议对输入的串行数据予以解码并从接收的通讯数据中译码出灰度数据等，驱动电路根据分配给红绿蓝和白色发光二极管各自的灰度数据来调节该像素点的颜色。在可选范例中以带有的数据解码器110和数据转发模块120为例来阐释数据传输模块DAT1接收通讯数据和转发数据的机制。信号输入端DI接收外部提供的通讯数据，解码器110需要解码或译码出通讯数据中所携带的这些数据信息，数据解码的意义在于可以将发光二极管无法直接显示的预编码格式的数据还原成常规的容易被识别和执行的二进制码，译码得到的二进制码被暂时保存到寄存器130当中，考虑到寄存器130的数据刷新比较快时常在更新则可利用另外的缓存空间或锁存器150来保存解码后的数据。通讯数据的解码过程可以选择在数据中检测结束指令码或复位指令来判断数据是否完成传输和接收。以归零码为例是利用持续时间相对比较长的长低电平来表示复位指令。图中没有示意出的长低电平检测电路如果监控到表示复位指令RESET的长低电平出现，驱动电路会复位并把接收到灰度数据从锁存器150刷新给第一至第四个脉宽调制模块PWM1-PWM4。第一至第四个脉宽调制模块分别产生第一至第四路脉宽调制信号并记作DR和DG及DB及DW，该四路脉宽调制信号用于控制红绿蓝及白色发光二极管是否点亮及恒流点亮时间。在三基色混色时调整各路发光二极管的灰度数据，由三基色发光二极管的灰度数据变化得到不同颜色。
参见图4，驱动电路由数据转发模块120承担数据再生或曰数据转发，完成所谓的数据发送任务譬如向后级驱动电路传递通讯数据。数据转发模块120最简单的转发模式是透传即允许信号输入端DI接收到的通讯数据直接从信号输出端DO输出，级联连接的驱动电路或者电流源模块PCS再按照地址分配规律各自分别从单根数据线上提取到与自身地址相符的并属于自己的通讯数据。替代性的第一种转发路径Sel1需要配合统计属于每级驱动电路的通讯数据，每级驱动电路在每一帧通讯数据中截取到属于它的通讯数据之后便将它接收到的余下其他通讯数据转发给与其级联的后一级通讯数据接收方，后一级通讯数据接收方可以是后级驱动电路或电流源模块PCS。每级驱动电路统计归属于它的通讯数据的总比特数是否被完整接收，统计的结果是一旦属于驱动电路的通讯数据被它译码和完整的接收则会产生一个使能信号ENB，使能信号ENB有效时譬如高电平有效便可触发数据转发模块120将信号输入端DI接收的通讯数据从信号输出端DO转发，此种情况下数据转发模块120充当了是否允许接收的通讯数据被输出的开关角色。可以获悉后文介绍的数据传输模块DAT2和驱动电路的数据传输模块DAT1在数据译码和数据转发上的功能大体上基本相同。为了解决级联衰减效应数据转发模块120除充当开关角色以外还可以重构每个比特位使其传输损耗被修调从而恢复成标准的传输编码。计数器160可以用于统计驱动电路所需的总比特数是否完整接收，属于驱动电路的通讯数据被译码和完整接收后则计数器160会产生一个有效的使能信号ENB。
参见图4，根据前文介绍的内容可知类似的第二种转发路径Sel2要求通讯数据先被数据传输模块DAT2之解码器110进行解码处理。数据转发模块120充当开关角色在受控于使能信号ENB的条件下决定是否允许解码后的数据被转发，转发的数据是输入数据进行解码和重新编码后再转发的结果：转发时具有预定编码格式的编码数据被解码并同步在数据传输模块DAT1的时钟资源的采样下又恢复成预定编码格式的数据。其他实现数据转发的方案是再编码技术也即第三种转发路径Sel3，数据传输模块DAT1之再编码技术由配置的编码器140实现，通讯数据被解码并暂存到数据传输模块DAT1之存储空间后由能重新对二进制数据实施再编码的编码器140将暂存数据重新编码输出，这种数据被译码保存和按预定编码格式再编码输出的中继作用保证了数据能顺利传递。需要甄别前述记载的第二种转发路径Sel2与第三种转发路径Sel3之区别：前者利用本地时钟资源采样输入数据并将采样结果又恢复成具有预定编码格式的数据，所以每个每位比特位数据在时钟资源的采样情形下不仅仅是还原出了表征的二进制数据，时钟资源的采样结果同步还被视为需要转发的重构数据，因此前者对每位比特位输入数据的数据重构过程只是等效于对输入数据进行重新编码；后者的不同理念之处在于需要借助额外的编码器并遵从类似于曼彻斯特或归零码等协议的规定和按照本地解码得到的码元周期，对输入数据进行真正意义上的重新编码并输出到后级驱动电路或电流源模块等通讯数据接收方。
参见图4，第一个脉宽调制模块PWM1根据分给第一路发光二极管LED1的灰度数据即记作为R<M>至R<0>的该些比特位数据，形成与第一路发光二极管LED1对应起来的第一路脉宽调制信号DR。利用计数比较这种模式将计数器CNT提供的循环计数数据和灰度数据R<M>至R<0>进行比较得到第一路脉宽调制信号DR。基于计数比较的数字脉宽调制是用示意性的比较器CMP1来比较灰度数据和计数器数据。第一路脉宽调制信号在工作周期内具有高电平时段和低电平时段，如第一路脉宽调制信号DR在高电平时段可以指示恒流单元CC1将产生的恒定电流提供给第一路发光二极管LED1，相反的在低电平时段第一路脉宽调制信号DR可以指示恒流单元CC1不再将产生的恒定电流提供给该第一路发光二极管LED1而使其无法导通。相当于第一路脉宽调制信号DR确定了红色发光二极管在第一路脉宽调制信号DR周期内的点亮时间和熄灭时间。用来表示灰度数据比特位数的自然数M大于1，最常用是取8位即R<7>至R<0>合计8位数据能够为红色发光二极管提供256阶灰度级，如果取16位则提供65536阶灰度级。实质上灰度数据的位数并不限制于特定的8或16等，这里记载具***数只是方便解释。第一路脉宽调制信号本质上体现了红色发光二极管匹配的灰度数据携带的占空比信息。红色发光二极管是否流过与红色发光二极管串联连接的恒流单元CC1所提供的恒定电流则受控于与其对应的第一路脉宽调制信号DR，红色发光二极管在第一路脉宽调制信号DR的周期内的恒流点亮时间由与红色发光二极管对应的第一路脉宽调制信号DR来确定。
参见图4，第二个脉宽调制模块PWM2根据分给第二路发光二极管LED2的灰度数据即记作为G<M>至G<0>的该些比特位数据，形成与第二路发光二极管LED2对应起来的第二路脉宽调制信号DG。利用计数比较这种模式将计数器CNT提供的循环计数数据和灰度数据G<M>至G<0>进行比较得到第二路脉宽调制信号DG。基于计数比较的数字脉宽调制是用示意性的比较器CMP2来比较灰度数据和计数器数据。第二路脉宽调制信号在工作周期内具有高电平时段和低电平时段，如第二路脉宽调制信号DG在高电平时段可以指示恒流单元CC2将产生的恒定电流提供给第二路发光二极管LED2，相反的在低电平时段第二路脉宽调制信号DG可以指示恒流单元CC2不再将产生的恒定电流提供给该第二路发光二极管LED2而使其无法导通，相当于第二路脉宽调制信号DG确定了绿色发光二极管在第二路脉宽调制信号DG周期内的点亮时间和熄灭时间。若绿色发光二极管分配的灰度数据的比特位数取8位即G<7>至G<0>合计8位数据，则合计总共能够为绿色发光二极管提供256阶灰度级，若取16位则提供65536阶灰度级。第二路脉宽调制信号本质上体现了绿色发光二极管匹配的灰度数据携带的占空比信息。绿色发光二极管是否流过与绿色发光二极管串联连接的恒流单元CC2所提供的恒定电流则受控于与其对应的第二路脉宽调制信号DG，绿色发光二极管在第二路脉宽调制信号DG的周期内的恒流点亮时间由与绿色发光二极管对应的第二路脉宽调制信号DG来确定。
参见图4，第三个脉宽调制模块PWM3根据分给第三路发光二极管LED3的灰度数据即记作为B<M>至B<0>的该些比特位数据，形成与第三路发光二极管LED3对应起来的第三路脉宽调制信号DB。利用计数比较这种模式将计数器CNT提供的循环计数数据和灰度数据B<M>至B<0>进行比较得到第二路脉宽调制信号DB。基于计数比较的数字脉宽调制是用示意性的比较器CMP3来比较灰度数据和计数器数据。第三路脉宽调制信号在工作周期内具有高电平时段和低电平时段，如第三路脉宽调制信号DB在高电平时段可以指示恒流单元CC3将产生的恒定电流提供给第三路发光二极管LED3，相反的在低电平时段第三路脉宽调制信号DB可以指示恒流单元CC3不再将产生的恒定电流提供给该第三路发光二极管LED3而使其无法导通，相当于第三路脉宽调制信号DB确定了蓝色发光二极管在第三路脉宽调制信号DB周期内的点亮时间和熄灭时间。若蓝色发光二极管分配的灰度数据的比特位数取8位即B<7>至B<0>合计8位数据，则合计总共能够为蓝色发光二极管提供256阶灰度级，若取16位则提供65536阶灰度级。第三路脉宽调制信号本质上体现了蓝色发光二极管匹配的灰度数据携带的占空比信息。蓝色发光二极管是否流过与蓝色发光二极管串联连接的恒流单元CC3所提供的恒定电流则受控于与其对应的第三路脉宽调制信号DB，蓝色发光二极管在第三路脉宽调制信号DB的周期内的恒流点亮时间由与蓝色发光二极管对应的第三路脉宽调制信号DB来确定。
参见图4，第四个脉宽调制模块PWM4根据分给第四路发光二极管LED4的灰度数据即记作为W<M>至W<0>的该比特位数据，形成与第四路发光二极管LED4对应起来的第四路脉宽调制信号DW。利用计数比较这种模式将计数器CNT提供的循环计数数据和灰度数据W<M>至W<0>进行比较得到第四路脉宽调制信号DW。基于计数比较的数字脉宽调制是用示意性的比较器CMP4来比较灰度数据和计数器数据。第四路脉宽调制信号在工作周期内具有高电平时段和低电平时段，第四路脉宽调制信号DW在高电平时段可以指示恒流单元CC4将产生的恒定电流提供给第四路发光二极管LED4，相反的在低电平时段第四路脉宽调制信号DW可以指示恒流单元CC4不再将产生的恒定电流提供给第四路发光二极管LED4而使其无法导通，相当于第四路脉宽调制信号DW确定白色发光二极管在第四路脉宽调制信号DW周期内的点亮时间和熄灭时间。若白色发光二极管分配的灰度数据的比特位数取8位即W<7>至W<0>合计8位数据，则合计总共能够为白色发光二极管提供256阶灰度级。第四路脉宽调制信号本质上体现了白色发光二极管所匹配的灰度数据所携带的占空比信息。因此白色发光二极管是否流过与白色发光二极管串联连接的恒流单元CC4所提供的恒定电流，是受控于与白色发光二极管对应的第四路脉宽调制信号。以及白色发光二极管在第四路脉宽调制信号DW的周期内的恒流点亮时间由与白色发光二极管对应的第四路脉宽调制信号DW来确定。
参见图5，各路脉宽调制信号DR和DG及DB和DW共有的循环周期T被分割成图示的多个子时间段T1-T4。每路脉宽调制信号的有效逻辑值分布在相应的一个子时间段内则在循环周期T内多路发光二极管被分时依次点亮：第一路脉宽调制信号DR的有效逻辑值如逻辑高电平1分布在第一个子时间段T1之内，第二路脉宽调制信号DG的有效逻辑值如逻辑高电平1分布在第二个子时间段T2之内，第三路脉宽调制信号DB的有效逻辑值如逻辑高电平1分布在第三个子时间段T3之内，第四路脉宽调制信号DW的有效逻辑值如逻辑高电平1分布在第四个子时间段T4之内。在循环周期T内多路发光二极管是被分时依次点亮的：第一个子时间段T1内脉宽调制信号DR出现有效逻辑值时则使红色发光二极管被点亮，第二个子时间段T2内脉宽调制信号DG出现有效逻辑值时则使绿色发光二极管被点亮，第三个子时间段T3内脉宽调制信号DB出现有效逻辑值时则使蓝色发光二极管被点亮，第四个子时间段T4内脉宽调制信号DW出现有效逻辑值时则使白色发光二极管被点亮。所以红色发光二极管不会在T2-T4内点亮、以及绿色发光二极管不会在T1和T3-T4内点亮，蓝色发光二极管不会在T4和T1-T2内点亮，白色发光二极管不会在T1-T3内点亮。使每一个子时间段分配有一个时钟信号及每一个子时间段的时钟信号个数为预设值：第一个子时间段T1分配时钟信号CK1及第一个子时间段T1的时钟信号个数为预设值，第二个子时间段T2分配时钟信号CK2及第二个子时间段T2的时钟信号个数为预设值，第三个子时间段T3分配时钟信号CK3及第三个子时间段T3的时钟信号个数为预设值，第四个子时间段T4分配时钟信号CK4及第四个子时间段T4的时钟信号个数为预设值。以时钟计数的方式，根据每一个子时间段分配的时钟信号及时钟信号的个数来确定每一个子时间段的时间长度：第一个子时间段T1的时间长度计算是等于时钟信号CK1的个数乘以时钟信号CK1的周期时间，第二个子时间段T2的时间长度是时钟信号CK2的个数乘以时钟信号CK2的周期时间，第三个子时间段T3的时间长度是时钟信号CK3的个数乘以时钟信号CK3的周期时间，第四个子时间段T4的时间长度是时钟信号CK4的个数乘以时钟信号CK4的周期时间。在可选的范例中为每个循环周期的诸多子时间段T1-T4所分配的多个时钟信号CK1-CK4的频率可设为相同或不同。
参见图4，多个脉宽调制模块PWM1-PWM4配置有一个计数器CNT，计数器输出的多位计数数据包括指定的高位数据和指定的低位数据。假设指定的高位数据包括图中显示的高位数据Q<M+1>-Q<M+2>而指定的低位数据包括Q<M>-Q<0>。可由指定的高位数据的位数Z确定每个循环周期内子时间段的数目，可由指定的低位数据的位数F来确定每一个子时间段内关于时钟信号个数的预设值。每一个子时间段的时间长度由与其相配的时钟信号触发计数器进行计数：第一个子时间段T1的时间长度由时钟信号CK1来触发计数器CNT进行计数，以及第二个子时间段T2的时间长度由时钟信号CK2触发所述的计数器CNT进行计数，而且第三个子时间段T3的时间长度由时钟信号CK3触发所述的计数器CNT进行计数，最后第四个子时间段T4的时间长度由时钟信号CK4触发所述的计数器CNT进行计数。设指定的高位数据的位数Z和指定的低位数据的位数F均为大于零的自然数，例如F＝M+1则每个循环周期内T内子时间段的数目不超过2Z以及每个子时间段内的该预设值为2F。所以由指定的低位数据的位数F可确定每一个子时间段内关于时钟信号个数的预设值。在可选的范例中假设M＝7而Z＝2，则每个循环周期内子时间段的数目不超过4及每个子时间段的时钟信号个数为预设值256。若采用四个子时间段相当于时钟信号CK1在第一时间段T1计数256次、时钟信号CK2在第二时间段T2同样也计数256次而时钟信号CK3在第三时间段T3计数256次，以及时钟信号CK4在第四时间段T4计数256次，循环周期T的总时间长度为T1+T2+T3+T4。还例如Z＝1那么每个循环周期T内子时间段的数目不超过2。调节每个子时间段所分配的一个时钟信号的频率高低相当于调整每个子时间段的时间长度，进而调整各路脉宽调制信号共有的循环周期的总时间长度，如调节CK1-CK4各自的频率高低就可以调节T的总时间长度。该实施例中假设计数器CNT输出的多位计数数据包含Q<M+2>至Q<0>，计数数据中指定的高位数据可不限制于两位Q<M+1>-Q<M+2>而指定的低位数据之位数M+1亦是任选的。
参见图4，计数器CNT配置有数据选择器MUX。则为诸多子时间段T1-T4分配的诸多时钟信号CK1-CK4输入到数据选择器MUX的数个数据输入端。指定的高位数据视为数据选择器MUX的通道选择信号，譬如高位数据Q<M+1>-Q<M+2>视为数据选择器的通道选择信号SL1/SL2或称地址码输入。若高位数据Q<M+1>-Q<M+2>为00则会触发数据选择器MUX切换到输出时钟信号CK1，高位数据Q<M+1>-Q<M+2>为01则会触发数据选择器MUX切换到输出时钟信号CK2，高位数据Q<M+1>-Q<M+2>为10则会触发数据选择器MUX切换到输出时钟信号CK3，高位数据Q<M+1>-Q<M+2>为11则会触发数据选择器MUX切换到输出时钟信号CK4。另外第一时间段T1结束后会导致高位数据从初始的00进位一次到01，第二时间段T2结束后会导致高位数据从01进位到10以及第三时间段T3结束后会导致高位数据从10进位到11。在每个循环周期T内该指定的低位数据Q<M>-Q<0>每次计数计满后都会触发指定的高位数据Q<M+1>-Q<M+2>执行进位一次的操作，进而触发数据选择器MUX切换输出不同的时钟信号。例如在可选的范例中由时钟信号CK1触发计数器CNT计数预设值2F次得到第一个子时间段T1，以及当所述的时钟信号CK1触发计数器CNT输出的低位数据Q<M>至Q<0>全为1而实现计数计满时会触发指定的高位数据Q<M+1>-Q<M+2>执行从00到01的进位操作。在可选范例中由时钟信号CK2触发计数器CNT计数预设值2F次得到第二个子时间段T2，以及当所述的时钟信号CK2触发计数器CNT输出的低位数据Q<M>至Q<0>全为1而实现计数计满时会触发指定的高位数据Q<M+1>-Q<M+2>执行从01到10的进位操作。在可选范例中由时钟信号CK3触发计数器CNT计数预设值2F次得到第三个子时间段T3，以及当所述的时钟信号CK3触发计数器CNT输出的低位数据Q<M>至Q<0>全为1而实现计数计满时会触发指定的高位数据Q<M+1>-Q<M+2>执行从10到11的进位操作。当上一个循环周期T结束而下一个循环周期T来临则Q<M+1>-Q<M+2>又复位到00。不同的通道选择信号映射着数据选择器输出的不同时钟信号，例如Q<M+1>-Q<M+2>的四个状态即四个通道选择信号映射着数据选择器输出的不同时钟信号CK1-CK4，从而为每一个子时间段分配一个时钟信号并用于触发计数器CNT进行计数。振荡器OSC产生初始时钟信号被分频器DIV多次分频后可以得到频率不同的四个时钟信号CK1-CK4。在替代性范例中频率不同的四个时钟信号CK1-CK4也可以是单独的四个振荡器所独立产生的。
参见图4，在不再采用数据选择器MUX的替代性实施例中，同样也可以为每个子时间段分配一个时钟信号及每一个子时间段的时钟信号个数为预设值。例如直接利用前述的时钟信号CK1触发没有示意出来的第一个计数器来进行计数，第一子时间段T1的时间长度由与其相配的时钟信号CK1触发第一个计数器进行计数，第一子时间段T1内所述的第一个计数器进行计数的次数也可以是事先定义好的预设值。相同的道理可以用前述的时钟信号CK2触发没有示意出来的第二个计数器来进行计数，第二子时间段T2的时间长度由与其相配的时钟信号CK2触发第二个计数器进行计数，第二子时间段T2内所述的第二个计数器进行计数的次数也可以是事先定义好的预设值。相同的道理可以用前述的时钟信号CK3触发没有示意出来的第三个计数器来进行计数，第三子时间段T3的时间长度由与其相配的时钟信号CK3触发第三个计数器进行计数，第三子时间段T3内所述的第三个计数器进行计数的次数也可以是事先定义好的预设值。相同的道理可以用前述的时钟信号CK4触发没有示意出来的第四个计数器来进行计数，第四子时间段T4的时间长度由与其相配的时钟信号CK4触发第四个计数器进行计数，第四子时间段T4内所述的第四个计数器进行计数的次数也可以是事先定义好的预设值。这仍然是以时钟计数的方式来达成相同的目的但会消耗较多的硬件资源，可根据每个子时间段分配的时钟信号及时钟信号的个数来确定每个子时间段的时间长度，为每个循环周期T内的诸多子时间段所分别分配的诸多时钟信号CK1-CK4的频率可设为相同或不同。
参见图5，该实施例中第一路脉宽调制信号DR在第一子时间段T1内展现出了有效逻辑值即逻辑高电平RH。第二路脉宽调制信号DG在第二子时间段T2内展现出了有效逻辑值即逻辑高电平GH。第三路脉宽调制信号DB在第三子时间段T3内展现出了有效逻辑值即逻辑高电平BH。第四路脉宽调制信号DW在第四子时间段T4内展现出了有效逻辑值即逻辑高电平WH。第一路至第四路脉宽调制信号DR-DW中的每路脉宽调制信号在相应的一个子时间段内的有效逻辑值是以连续的方式布置。逻辑高电平RH在第一子时间段T1内的有效逻辑值以连续的方式布置，逻辑高电平GH在第二子时间段T2内的有效逻辑值以连续的方式布置，逻辑高电平BH在第三子时间段T3内的有效逻辑值以连续的方式布置及逻辑高电平WH在第四子时间段T4的有效逻辑值以连续的方式布置。
参见图5，在可选范例中第一脉宽调制模块PWM1在第一子时间段T1内被启用并将红色光源匹配的灰度数据R<M>-R<0>和计数器CNT在第一子时间段T1的计数数据的低位数据部分即Q<M>-Q<0>进行比较，从而可将第一路脉宽调制信号DR的有效逻辑电平安排在第一子时间段T1内。第一子时间段T1结束之后第二子时间段2开始，第二脉宽调制模块PWM2在第二子时间段T2内被启用，第二脉宽调制模块PWM2将绿色光源匹配的灰度数据G<M>-G<0>和计数器CNT在第二子时间段T2内的计数数据的低位数据部分也即Q<M>-Q<0>进行比较，从而将第二路脉宽调制信号DG的有效逻辑电平安排出现在第二子时间段T2内。第二子时间段T2结束之后第三子时间段T3开始，则第三脉宽调制模块PWM3在第三子时间段T3内被启用，第三脉宽调制模块PWM3将蓝色光源匹配的灰度数据B<M>-B<0>和计数器CNT在第三子时间段T3内的计数数据的低位数据部分也即Q<M>-Q<0>进行比较，从而可将第三路脉宽调制信号DB的有效逻辑电平安排出现在第三子时间段T3内。第三子时间段T3结束之后第四子时间段T4开始，则第四脉宽调制模块PWM4在第四子时间段T4内被启用，第四脉宽调制模块PWM4将白色光源匹配的灰度数据W<M>-W<0>和计数器CNT在第四子时间段T4内的计数数据的低位数据部分也即Q<M>-Q<0>进行比较，从而可将第四路脉宽调制信号DW的有效逻辑电平安排出现在第四子时间段T4内。第一至第四脉宽调制模块PWM1-PWM4分别使用了数据比较器CMP1-CMP4比较灰度数据和计数数据。以第一子时间段T1内红色光源给定的灰度数据R<M>-R<0>为例，第一子时间段T1到来之际可利用计数器CNT输出的低位数据状态来触发比较器CMP1带有的RS锁存器LAT在第一子时间段T1的起始时刻被置位并开始输出高电平，第一子时间段T1内低位数据Q<M>-Q<0>从全零开始计数并一旦计数到给定的灰度数据R<M>-R<0>时，导致RS锁存器LAT被触发复位并切换到输出低电平也即使得比较器CMP1的输出会翻转。其他范例以第二子时间段T2内绿色光源给定的灰度数据G<M>-G<0>为例，第二子时间段T2到来之际用计数器CNT输出的低位数据状态来触发比较器CMP2带有的RS锁存器LAT在第二子时间段T2的起始时刻被置位并开始输出高电平，第二子时间段T2内低位数据Q<M>-Q<0>从全零开始计数并一旦计数到给定的灰度数据G<M>-G<0>时，导致RS锁存器LAT被触发复位并切换到输出低电平即使得比较器CMP2的输出会翻转。注意该实施例中在第一子时间段T1内所述的低位数据Q<M>-Q<0>从全0开始计数直至计满为全1，低位数据Q<M>-Q<0>计满后意味着第一子时间段T1结束而且高位数据进位一次，也标志着第二子时间段T2的开始且低位数据Q<M>-Q<0>又从全0开始计数直至计满为全1。低位数据Q<M>-Q<0>在第二子时间段T2计满后意味着第二子时间段T2结束而且高位数据再进位一次，标志着第三子时间段T3的开始且低位数据Q<M>-Q<0>又从全0开始计数直至计满为全1。最后该低位数据Q<M>-Q<0>在第三子时间段T3计满后意味着第三子时间段T3结束而且高位数据再进位一次，标志着第四子时间段T4的开始且低位数据Q<M>-Q<0>又从全0开始计数直至计满为全1。至此一个循环周期T完成并进入下一个循环周期T。
参见图6，在相同的时间TIME1内，调节时钟信号CK1-CK4的频率高低的方式来调整子时间段T1-T4各自的时间长度。图6的T1相比图5变长，图6的T2相比图5变短以及图6的T3相比图5变长，图6的T4相比图5变短，但是T＝T1+T2+T3+T4却允许没有任何变化。因此针对基色光源设计的驱动方案，即使面临着有限的分辨率仍然可以在基色颜色上进行灵活的分配并在循环周期T内自由分配基色光源的功率占比。这是因为在图6的T1阶段使其时钟信号CK1的频率相比图5变低，以及在图6的T2阶段使其时钟信号CK2的频率相比图5变高，同样的在图6的T3阶段使其时钟信号CK3的频率相比于图5被变低，在图6的T4阶段使其时钟信号CK4的频率相比图5变高。这种变频的方式非常有益于自由分配基色光源的各自的亮度比例。例如在混色时通过改变红绿蓝基色颜色的二极管在循环周期中的点亮时间，改变各基色颜色发光二极管的亮度比也就改变了混色时三原色的相对亮度比。再譬如色彩学上当红绿蓝三原色的比例为3:6:1时才会显示出纯正的白色，如果实际比例有任何一点偏差则会出现白平衡的偏差，极易发生白色有偏蓝色的现象或偏黄绿色的现象，这种变频的方式很容易实现白平衡。
参见图7，在相同的时间TIME1内，调节时钟信号CK1-CK4的频率高低的方式来调整子时间段T1-T4各自的时间长度。图7的T1是图5的一半，图7的T2是图5的一半以及图7的T3是图5的一半，图7的T4是图5的一半。图7的总时间长度T是图5的总时间长度T的一半。可灵活调整各路脉宽调制信号共有的循环周期的总时间长度。
参见图8，回顾图1记载的实施例配备多路恒流单元CC1-CC4并要求设置第一路发光二极管LED1和与其对应的恒流单元CC1串联、第二路发光二极管LED2和与其对应的恒流单元CC2串联连接、以及还要求设置第三路发光二极管LED3和与其相对应的恒流单元CC3串联连接、第四路发光二极管LED4和恒流单元CC4串联。每路发光二极管均以一对一的方式与相应的一路恒流单元单独串联连接的条件，其中任意一路发光二极管譬如第一路发光二极管LED1所对应的一路脉宽调制信号如第一路脉宽调制信号出现有效逻辑电平如高电平时，该任意一路发光二极管如第一路发光二极管LED1被点亮以及它所串联连接的一路恒流单元如恒流单元CC1被启用。本实施例则主张采用可节省元器件数量和减少芯片面积的方案替代图1的实施例。取消每路发光二极管以一对一的方式与相应的一路恒流单元单独串联连接的原设计方法，恒流单元CC1被保留下来作为配备的公共恒流单元且其总数量具有单一性，其他恒流单元CC2-CC4皆摒弃。新设计方案要求每路发光二极管皆与该公共的恒流单元串联连接，第一路发光二极管LED1通过与其对应的第一开关S1与该公共的恒流单元CC1串联、第二路发光二极管LED2通过与其对应的第二开关S2与该公共的恒流单元CC1串联、第三路发光二极管LED3通过与其对应的第三开关S3与该公共的恒流单元CC1串联、第四路发光二极管LED4通过与其对应的第四开关S4与该公共的恒流单元CC1串联。当任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑电平时，公共的恒流单元CC1被启用以及任意一路发光二极管切换到与公共的恒流单元CC1串联而点亮。第一路脉宽调制信号出现有效逻辑电平例如出现高电平时则第一开关S1接通从而进一步使得公共的恒流单元CC1被启用以及第一路发光二极管LED1切换到与公共的恒流单元CC1串联而点亮。第二路脉宽调制信号出现有效逻辑电平例如高电平时则第二开关S2接通进一步使公共的恒流单元CC1被启用及第二路发光二极管LED2切换到与公共的恒流单元CC1串联而被点亮。第三路脉宽调制信号出现有效逻辑电平如高电平时则第三开关S3接通进一步使恒流单元CC1被启用及第三路发光二极管LED3切换到与公共的恒流单元CC1串联而被点亮。第四路脉宽调制信号出现有效逻辑电平如高电平时则第四开关S4接通进一步使恒流单元CC1被启用及第四路发光二极管LED4切换到与公共的恒流单元CC1串联而被点亮。每路发光二极管和公共的恒流单元串联耦合在电源输入端与电势参照端之间。由于第一开关至第四开关分别受控于第一至第四脉宽调制信号，它们在有效逻辑电平如高电平状态下被接通而在非有效逻辑电平如低电平状态下被关断。每路发光二极管是否流过与其串联的公共恒流单元所提供的恒定电流仍受控于与其对应的一路脉宽调制信号，每路发光二极管在脉宽调制信号的周期内的恒流点亮时间仍由与它对应的一路脉宽调制信号来确定，所以配备多路恒流单元和配备数量单一且公共的恒流单元取得的显示效果完全相同。
参见图8，驱动电路配置的数据传输模块DAT1具有解码器，按照预设的通信协议对输入的串行数据予以解码并从接收的通讯数据中译码出灰度数据，驱动电路根据分配给多路发光二极管各自的灰度数据来调节各路发光二极管的灰度等级。如果以提供的恒定电流被固定的模式设置恒流单元CC1则在任何一帧通讯数据下，任何发光二极管被接通点亮时流过的电流均被恒流单元CC1提供的固定式恒定电流固持住，该设计较简单且恒流单元提供的恒定电流无需被改动。驱动电路接收的上一帧通讯数据刷新到下一帧通讯数据来调整多路发光二极管各自的灰度数据时，以三基色光源为例上一帧通讯数据译码的灰度数据对应的混色颜色与下一帧通讯数据译码的灰度数据对应的混色颜色不同，毫无疑虑的会导致上一帧灰度数据条件下三基色发光二极管的功耗与下一帧灰度数据条件下三基色发光二极管的功耗存在着差异性。若恒流单元CC1提供固定式的恒定电流则不同的通讯数据帧引起的前述功耗差异性有可能会导致电力浪费，级联连接的驱动电路之数量越多这种功率浪费现象愈发明显。反之作为替代固定式恒定电流的方案，以提供的恒定电流可以被调节的模式设置可编程式的恒流单元CC1，则可以调整提供给每路发光二极管的恒定电流的大小值。以三基色光源为例当混色颜色要求提供较大的恒定电流来配合显示效果时就将恒定电流予以调大，当混色颜色要求提供较小的恒定电流来配合显示效果时就将恒定电流予以调小。驱动电路配置的数据传输模块DAT1具有解码器，按照预设的通信协议对输入的串行数据予以解码并从接收的通讯数据中译码出恒流调节数据，驱动电路根据分配给可编程式的恒流单元CC1的恒流调节数据来调节该恒流单元CC1所提供的恒定电流的大小值情况。显而易见的是，驱动电路配置的数据传输模块DAT1可以从通讯数据中解码出用途不同或含义不同的各类型数据而不单单是灰度数据。
参见图8，在设置可编程式的恒流单元方面调节该恒流单元CC1所提供的恒定电流的大小值的具体实施方案是多样化的。数据Y<X>至Y<0>代表驱动电路经过解码出的分配给恒流单元CC1的恒流调节数据，表示数据位数的自然数X大于1。恒流调节数据用来微调如图2-3中所示采样电阻RS1/RS2的电阻值可实现调节该恒流单元CC1提供的恒定电流的大小值之目的。若恒流调节数据用来微调参考电压VB1/VB2的电压值同样也可以实现调节该恒流单元CC1提供的恒定电流的大小值之目的。图8配备数量单一的公共恒流单元CC1，以至于恒流调节数据可以被用来调节公共恒流单元CC1提供的恒定电流的大小值。图1展示的其他恒流单元CC2-CC4皆可以被设置成可编程式的恒流单元只不过驱动电路需要增加用来存储恒流调节数据的锁存器或缓存等的存储容量，因为此时驱动电路需要接收的恒流调节数据的数据量增加，从而可以为每个恒流单元均分配相应的恒流调节数据来调节每个可编程式的恒流单元所提供的恒定电流的大小值。
参见图8，和诸路发光二极管LED1-LED4并联连接的分流模块SHU起到分流的作用并亦可将提供给驱动电路的输入电压稳定在期望值。实现分流模块SHU基本功能的电路结构同样并不唯一而是多样化的。可选范例中分流模块SHU使用NPN双极晶体管如电源输入端IN连至NPN双极晶体管之集电极而电势参照端OUT连至NPN类型双极晶体管之发射极。再者NPN双极晶体管的集电极和基极之间连接有齐纳二极管以及基极和发射极之间连接有电阻，齐纳二极管的负极连到NPN双极晶体管的集电极而齐纳二极管的正极连到NPN双极晶体管基极。将一稳压管负极耦合到电源输入端IN和将稳压管的正极耦合到电势参照端OUT来稳定驱动电路的输入电压。在替代性的其他可选实施例中该分流模块SHU采用PNP双极晶体管如电源输入端IN耦合至PNP双极晶体管之发射极而电势参照端OUT耦合至PNP双极晶体管之集电极。该PNP双极晶体管的集电极和基极之间连接有齐纳二极管以及基极和发射极之间连接有电阻，需注意的是齐纳二极管的负极连接到PNP双极晶体管的基极而齐纳二极管的正极连到PNP双极晶体管的集电极并利用稳压管来稳定驱动电路的输入电压。稳压管负极连到电源输入端IN和将稳压管的正极耦合到电势参照端OUT。藉此可知分流模块SHU之方案亦是多样化的。
参见图8，和诸路发光二极管LED1-LED4并联连接的分流模块SHU在较佳的实施例中使用可调并联型电压基准电路ZT。可调并联型电压基准电路既可以设计成分立器件又可以集成到集成电路中作为驱动芯片的部分功能模块。可调分流基准电压源或可调节精密并联稳压器(Adjustable precision shunt regulator)或可编程的基准源电路或三端可编程并联稳压器(Three-terminal programmable shunt regulator)或可编程并联型电压基准源等术语都是用来描述该可调并联型电压基准电路，只不过不同的生产商或使用者的命名规则略有不同而造成用语不一致。可控精密稳压源TL431和TL432是可调并联型电压基准电路最常见的电子元器件类型。通常认为可调并联型电压基准电路有三个端子并分别取名为阴极C(Cathode)和阳极A(Anode)及参考端R(Reference)。简洁的方案是每路发光二极管和一路恒流单元串联耦合在电源输入端与电势参照端间。如图1所示的发光二极管LED1和恒流单元CC1串联在电源输入端IN与电势参照端OUT之间以及有发光二极管LED2和恒流单元CC2串联在电源输入端IN与电势参照端OUT之间以及有发光二极管LED3和恒流单元CC3串联在电源输入端IN与电势参照端OUT之间以及有发光二极管LED4和恒流单元CC4串联在电源输入端IN与电势参照端OUT之间从而直接利用电源输入端IN处的输入电压为各路发光二极管供电，分流模块SHU亦可以串联耦合在电源输入端IN与电势参照端OUT之间。但是事实上这却绝非是唯一的方案因为所述的电源输入端IN处的输入电压的分压电压也能为各路发光二极管供电，在替代性的实施例中可以设置每路发光二极管和相对应的一路恒流单元串联耦合在输入电压的分压电压与电势参照端之间，与发光二极管并联连接的分流模块SHU以及后文所记载的旁路模块亦可安排耦合连接在输入电压的分压电压与电势参照端之间。在其他实施例中还可将电源输入端IN处提供的输入电压执行线性或开关型或电荷泵型等电压转换得到的稳定电压用来为各路发光二极管供电，每路发光二极管和相对应的一路恒流单元串联耦合在由电压转换得到的稳定电压与电势参照端之间，与发光二极管并联的分流模块SHU以及后文所记载的旁路模块亦耦合在电压转换所得的稳定电压与电势参照端之间。基于简洁起见所言的利用输入电压各种形式的分压电压作为各路发光二极管的供电电压、或者利用输入电压来执行线性或开关型电压转换得到的稳定电压作为各路发光二极管的供电电压等实施例并未在附图中赘述。藉此可知发光二极管和恒流单元串联后的串联结构、分流模块及后文记载的旁路模块这三者只要满足并联关系，至于它们三者是并联在电源输入端与电势参照端之间还是并联在其他的具有电位差的两个节点之间都是允许的。譬如第一节点和第二节点当中前者的电位高于后者的电位而具有电位差，则该等三者并联连接第一节点和第二节点之间亦可实现恒流控制和分流及稳压等相同的功能，应该认识到图示中该等三者并联连接在电源输入端及电势参照端之间只是作为解释说明的范例而不构成限制。
参见图8，是驱动电路被设计成驱动芯片IC之范例。每路发光二极管和公共恒流单元串联耦合在电源输入端IN与电势参照端OUT之间、分流模块SHU作为它们的并联结构亦被耦合在电源输入端IN与电势参照端OUT之间。分流模块SHU可选地含可调并联型电压基准电路ZT且阴极C通过电阻或不通过电阻耦合到电源输入端IN、以及还设置可调并联型电压基准电路ZT的阳极A耦合到电势参照端OUT。电阻分压器VD配合可调并联型电压基准电路ZT，可调并联型电压基准电路ZT的参考端R耦合到电阻分压器的分压节点处也即耦合到电阻分压器中两个电阻两者的互连位置处，电阻分压器也被连接在电源输入端IN和电势参照端OUT之间。
参见图9，使用前文记载的第一至第三路脉宽调制信号DR和DG及DB时将脉宽调制信号的单个周期时间T划分成三个子时间段，每一路脉宽调制信号的有效逻辑电平分配在相应的一个子时间段内。脉宽调制信号DR和DG及DB执行或非逻辑运算的结果视为旁路模块的控制信号DX，控制信号DX出现有效逻辑电平如高电平时触发旁路模块导通并对多路发光二极管实施分流。在可选的范例中旁路模块之分流电流由图9-10记载的恒流单元CC1确定或分流电流由图11方案记载的恒流单元CC5确定。图9中旁路模块包括恒流单元CC1和与其串联的电阻RX。图10旁路模块含恒流单元CC1和与其串联的二极管LED5。图11中旁路模块包括恒流单元CC5和与其串联的电阻RX。
参见图9，在相同一帧通讯数据中将分配给后文的电流源模块PCS的电流调节数据用于设定电流源模块PCS之恒流源的输出电流IT、将分配给驱动电路的部分恒流调节数据至少用于设定图9或图10中恒流单元CC1的恒定电流I1之值，或将分配给驱动电路的部分恒流调节数据用于设定图11中恒流单元CC5提供的恒定电流I5之值。暂且以驱动第一至第三路发光二极管LED1-LED3的驱动电路为例来阐释本范例的方案，脉宽调制信号DR和DG及DB执行或非逻辑运算的结果视为旁路模块的控制信号DX。在第一子时间段T1第一路脉宽调制信号DR的低电平时段导致控制信号DX为高电平、在第二子时间段T2第二路脉宽调制信号DG的低电平时段导致控制信号DX为高电平、在第三子时间段T3第三路脉宽调制信号DB的低电平时段导致控制信号DX为高电平，凡是控制信号出现高电平XH的时段旁路模块都会被导通。该范例中驱动电路只驱动三路发光二极管则循环周期T的总时间长度为T1+T2+T3。或非门300的几个输入端分别输入所述的第一至第三路脉宽调制信号DR和DG及DB，或非门300输出的控制信号DX用于控制旁路模块是否被导通。限定旁路模块导通情况下由恒流单元CC1确定的分流电流或由恒流单元CC5确定的分流电流不超过电流源模块PCS中恒流源的输出电流。
参见图1，鉴于第一至第四路发光二极管LED1-LED4被设置成分时依次点亮即它们的点亮时间不重叠，则可限定每路发光二极管流过的电流均不超过电流源模块中恒流源的输出电流。第一子时间段T1内限定第一路发光二极管LED1流过的电流I1不超过电流源模块确定的输出电流IT。以及在第二子时间段T2内限定第二路发光二极管LED2所流过的电流I2不超过电流源模块确定的输出电流IT。第三子时间段T3内同样也限定第三路发光二极管LED3流过的电流I3不超过电流源模块确定的输出电流IT。以及设置在第四子时间段T4内第四路发光二极管LED4所流过的电流I4同样也是满足不超过电流源模块的输出电流IT。在图1的实施例中第一至第四路发光二极管LED1-LED4它们各自接通时所流过的电流I1-I4对应分别由恒流单元CC1-CC4所提供。图9记载的替代性实施例中则设置第一至第三路发光二极管LED1-LED3它们各自流过的电流I1-I3皆由作为公共的恒流单元CC1提供，旁路模块之负载电阻RX的电流亦由恒流单元CC1提供。
参见图9，本实施例和图1中的实施例最主要的区别是增加了旁路模块且新设计方案要求每路发光二极管皆与该公共的恒流单元串联连接。第一路发光二极管LED1通过与其对应的第一开关S1与该公共的恒流单元CC1串联、第二路发光二极管LED2通过与其对应的第二开关S2与该公共的恒流单元CC1串联、第三路发光二极管LED3通过与其对应的第三开关S3与该公共的恒流单元CC1串联。旁路模块的负载电阻RX通过与其对应的第五开关S5与该公共的恒流单元CC1串联。任意一路发光二极管对应的一路脉宽调制信号出现有效逻辑电平时，公共的恒流单元CC1被启用以及任意一路发光二极管切换到与公共的恒流单元CC1串联而点亮。第一路脉宽调制信号出现有效逻辑电平例如出现高电平时则第一开关S1接通从而进一步使得公共的恒流单元CC1被启用及第一路发光二极管LED1切换到与公共的恒流单元CC1串联而点亮。第二路脉宽调制信号出现有效逻辑电平例如高电平时则第二开关S2接通进一步使公共的恒流单元CC1被启用及第二路发光二极管LED2切换到与公共的恒流单元CC1串联而被点亮。第三路脉宽调制信号出现有效逻辑电平如高电平时则第三开关S3接通进一步使恒流单元CC1被启用及第三路发光二极管LED3切换到与公共的恒流单元CC1串联而被点亮。每路发光二极管和公共的恒流单元串联耦合在电源输入端与电势参照端之间，旁路模块中负载电阻和公共的恒流单元串联耦合在电源输入端与电势参照端之间。旁路模块与多路发光二极管并联连接而多路脉宽调制信号执行或非逻辑运算之结果视为旁路模块的控制信号。第一至第三路脉宽调制信号DR和DG及DB分别输入到或非门300的数个输入端，第一至第三路脉宽调制信号执行或非逻辑运算得到的结果DX用来控制第五开关S5的导通与否并将其视为控制信号，旁路模块是否导通分流依赖于控制信号DX的逻辑状态。
参见图9，若控制信号DX为有效逻辑电平值如高电平则触发旁路模块对驱动电路的总输入电流实施分流。例如控制信号DX为有效逻辑电平时接通第五开关S5或为非有效逻辑电平如低电平时则关断第五开关S5。该范例中旁路模块含负载电阻RX及其配套的第五开关S5和公共的恒流单元CC1。旁路模块在电路结构上并不唯一例如使用可正向导通的常规二极管替代负载电阻RX亦是旁路模块的可选范例，需注意常规二极管的正极应耦合到电源输入端而负极应该耦合到恒流单元。或者负载电阻RX和常规二极管串接后再和恒流单元CC1串联耦合在电源输入端及电势参照端之间亦可，要求常规二极管的正极应直接或间接耦合到电源输入端而负极应该直接或间接耦合到恒流单元。甚至可以将常规的二极管与负载电阻RX先并联连接后再将它们和恒流单元CC1串联耦合在电源输入端及电势参照端之间亦可，同样需注意常规二极管的正极应耦合到电源输入端而负极应该耦合到恒流单元。在旁路模块的其他替代实施例中，还可以利用二极管连接形式的金属氧化物半导体场效应晶体管替代负载电阻RX，或是利用基极连集电极形式的双极晶体管替代负载电阻RX，即类似于负载电阻RX等无源负载被替换成有源负载。有源负载在旁路模块中与恒流单元CC1串联耦合时将有源负载的连接方式设置成：第五开关S5一旦被控制信号控制导通并在有源负载上产生压降则有源负载应该立即接通导电。换而言之只要在旁路模块当中设置任何形式的负载与恒流单元CC串联连接，控制信号DX出现有效逻辑电平时就可以触发旁路模块导通并对驱动电路的总输入电流实施分流，此时旁路模块所包含的有源负载或无源负载会流过由恒流单元CC1提供的恒定电流。藉此可认为旁路模块接通分流情况下所流过的分流电流是预先设定的恒流值。
参见图10，旁路模块含公共恒流单元CC1和与其串联的负载，二极管LED5作为负载可以包括发光二极管例如白光发光二极管或不发光的常规二极管。图9中旁路模块包括公共的恒流单元CC1和与其串联的负载即电阻RX。图11中旁路模块包括非公共的而是独立的恒流单元CC5和与其串联的负载即电阻RX。
参见图11，本实施例和图10主要的区别是多路发光二极管和旁路模块不再共用相同的公共恒流单元CC1，每路发光二极管和旁路模块各自均配备有恒流单元。新设计方案要求每路发光二极管和与其对应的恒流单元串联连接。第一路发光二极管LED1和对应的恒流单元CC1串联在电源输入端及电势参照端之间、第二路发光二极管LED2和对应的恒流单元CC2串联在电源输入端及电势参照端之间、第三路发光二极管LED3和对应的恒流单元CC3串联在电源输入端及电势参照端之间。旁路模块的负载电阻RX和对应的恒流单元CC5串联在电源输入端及电势参照端之间。任意一路发光二极管对应的脉宽调制信号出现有效逻辑电平时则它所串联的恒流单元被启用、控制信号DX出现有效逻辑电平时则负载电阻RX串联的恒流单元被启用。第一路脉宽调制信号出现有效逻辑电平例如出现高电平时则恒流单元CC1被启用以及第一路发光二极管LED1因为接受源自与其串接的恒流单元CC1提供的恒定电流而点亮。第二路脉宽调制信号出现有效逻辑电平例如出现高电平时则恒流单元CC2被启用以及第二路发光二极管LED2因为接受源自与其串接的恒流单元CC2提供的恒定电流而点亮。第三路脉宽调制信号出现有效逻辑电平例如出现高电平时则恒流单元CC3被启用以及第三路发光二极管LED3因为接受源自与其串接的恒流单元CC3提供的恒定电流而点亮。以图2中恒流单元CC1的范例描述旁路模块的恒流单元CC5被接通或关断的可选案例。恒流单元CC5之误差放大器EA1的输出端和晶体管MQ的控制端之间设有未示意出的受控开关，控制信号DX可用于控制此受控开关的导通与否，控制信号DX出现有效逻辑电平如高电平则受控开关被导通并进一步导致该恒流单元CC5被启用以及负载电阻RX流过恒流单元CC5提供的恒定电流，相反的是如果控制信号DX出现非有效逻辑电平如低电平则受控开关被关断。第一至第三路脉宽调制信号DR和DG及DB分别输入到或非门300的数个输入端，第一至第三路脉宽调制信号执行或非逻辑运算得到的结果DX用来控制恒流单元CC5的导通与否。
参见图12，前文记载了计数器CNT输出的多位计数数据包括指定的高位数据和指定的低位数据，指定的低位数据包括Q<M>-Q<0>。组合逻辑电路LG中数值Q<0>通过图示的缓冲器BF输出脉冲信号O<M>。设定Q<M>取反为QN<M>，也即在本文当中定义任何数值Q被取反后的值为QN。仍然在组合逻辑电路中Q<0>经过反相器IV反相输出得到的QN<0>与数值Q<1>两者输入至与门A1及与门A1输出脉冲信号O<M-1>。在组合逻辑电路中数值Q<2>和QN<1>及QN<0>输入至与门A2，从而可由与门A2来输出脉冲信号O<M-2>。在组合逻辑电路中数值Q<3>和QN<2>及QN<1>和QN<0>输入至另外的与门A3中，从而可由与门A3来输出脉冲信号O<M-3>。按照相同的原理推算在组合逻辑电路中QN<M-1>、QN<M-2>、QN<M-3>、……QN<0>和数值Q<M>均被输入至图示的与门AM，相当于QN<M-1>至QN<0>合计M个取反数据和数值Q<M>均输入至图示的与门AM从而可由与门AM来输出脉冲信号O<0>。最终可以得到M+1个所谓的脉冲信号也即包含从O<M>至O<0>的一系列脉冲信号。这一系列M+1组脉冲信号可提供给多个脉宽调制模块，进而每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据和系列脉冲信号O<M>至O<0>来形成相应的一路脉宽调制信号。
参见图12，以红色光源的灰度数据R<M>-R<0>为例：此范例中数据R<M>和脉冲信号O<M>输入至第一个与门AND。而数据R<M-1>和脉冲信号O<M-1>则输入至另外的第二个与门AND。数据R<M-2>和脉冲信号O<M-2>输入至第三个与门AND并依此类推数据R<M-3>和脉冲信号O<M-3>输入至第四个与门AND。按照相同的原则来类推直至数据R<0>和脉冲信号O<0>输入至第M+1个与门AND。合计M+1个与门AND它们总共输出了M+1组相与的结果。使第一至第M+1个与门AND各自的输出均送入到图中记载的或门OR，而或门OR的输出视为红色光源的第一路脉宽调制信号DR。其他颜色的光源亦可通过这种模式得到第二和第三路脉宽调制信号DG-DB。生成脉宽调制信号的原理是先形成M+1组脉冲信号即O<0>、O<1>、O<2>、……O<M>，然后再利用譬如红色光源的灰度数据R<M>-R<0>来选择是否屏蔽脉冲信号：若数据R<0>取0时则脉冲信号O<0>被屏蔽而数据R<0>取1则脉冲信号O<0>不屏蔽，数据R<1>取0时则脉冲信号O<1>被屏蔽而若数据R<1>取1则脉冲信号O<1>不屏蔽，若数据R<2>取0时则脉冲信号O<2>被屏蔽而若数据R<2>取1时则脉冲信号O<2>不被屏蔽，按照相同的原则来类推若数据R<M>取0时则脉冲信号O<M>被屏蔽掉而若数据R<M>取1时则所述的脉冲信号O<M>不会被屏蔽掉。通过红色光源的灰度数据R<M>-R<0>的屏蔽选通作用来选择脉冲信号O<0>、O<1>、O<2>、……O<M>是否从或门OR予以输出，得到表征着灰度数据R<M>-R<0>所携带的占空比信息的第一路脉宽调制信号DR。
参见图13，在可选的实施例中多路发光二极管譬如三基色光源和白光对应着多路脉宽调制信号譬如第一至第四路脉宽调制信号DR和DG及DB和DW。该等脉宽调制信号的周期时间T划分成多个子时间段譬如划分成第一子时间段和第二子时间段及第三子时间段和第四子时间段，并且同时还可以将每一路脉宽调制信号的有效逻辑电平如高电平分配在相应的一个子时间段内。例如可以将第一路脉宽调制信号DR的有效逻辑高电平分配在相应的第一子时间段T1内、也可以将第二路脉宽调制信号DG的有效逻辑高电平分配在相应的第二子时间段T2内、还可以将第三路脉宽调制信号DB的有效逻辑高电平分配在相应的第三子时间段T3内、还可以将第四路脉宽调制信号DW的有效逻辑高电平分配在相应的第四子时间段T4内。结合图9-10和图11的实施例，设定将第一至第四路脉宽调制信号DR和DG及DB和DW分别输入到或非门300的几个输入端，第一至第四路脉宽调制信号DR和DG及DB和DW执行或非逻辑运算得到控制信号DX。那么会导致或非门300输出的控制信号DX控制图9-10的第五开关S5导通与否、控制图11中记载的恒流单元CC5导通与否。当所述控制信号DX出现有效逻辑电平时如高电平触发旁路模块接通。譬如在第一子时间段T1内当第一路脉宽调制信号DR出现的低电平时段导致控制信号DX为高电平、第二子时间段T2内第二路脉宽调制信号DG出现低电平时导致控制信号DX为高电平、第三子时间段T3内第三路脉宽调制信号DB出现低电平时导致控制信号DX为高电平，第四子时间段T4内第四路脉宽调制信号DW出现低电平时导致控制信号DX为高电平。高电平XH代表控制信号DX为有效逻辑值如高电平时的波形且控制信号DX出现高电平XH时段时，会导致旁路模块导通并分流。每路脉宽调制信号在相应子时间段内的有效逻辑值以连续的方式布置：第一路脉宽调制信号DR在T1内的有效逻辑值以连续的方式布置，第二路脉宽调制信号DG在T2内的有效逻辑值以连续的方式布置及第三路脉宽调制信号DB在T3内的有效逻辑值以连续的方式布置，以及第四路脉宽调制信号DW在T4内的有效逻辑值以连续的方式布置。
参见图14，图12的范例可使第一路脉宽调制信号DR在第一子时间段T1内的有效逻辑值即SRH以分散的方式布置。也还可以使得第二路脉宽调制信号DG在T2内的有效逻辑值SGH以分散的方式布置，也还可以使得第三路脉宽调制信号DB在T3内的有效逻辑值SBH以分散的方式布置，也还可以使得第四路脉宽调制信号DH在T4内的有效逻辑值SWH以分散的方式布置。对比图13-14，图14实质上可以将有效逻辑值为连续型的脉宽调制信号打散为几个较短的分散型或离散型有效逻辑值。例如可以将第一路脉宽调制信号DR在图13中的连续型有效逻辑值RH予以打散，变成图14中的第一路脉宽调制信号DR的数个较短的分散型有效逻辑值SRH，连续型有效逻辑值RH的占空比仍然等于分散型有效逻辑值SRH的占空比。同理第二路脉宽调制信号DG的连续型有效逻辑值GH打散成数个较短的分散型有效逻辑值SGH。第三路脉宽调制信号DB的连续型有效逻辑值BH打散成数个分散型有效逻辑值SBH。第四路脉宽调制信号DW的连续型有效逻辑值WH打散成数个分散型有效逻辑值SWH。注意图14中分散型的几路脉宽调制信号DR和DG及DB和DW仍然执行或非逻辑运算，运算结果视为与多路发光二极管并联的旁路模块的控制信号DX，控制信号DX出现有效逻辑值时触发旁路模块导通并实施分流。或非门300输出的控制信号DX控制图9-10中第五开关S5导通与否以及可以控制图11中记载的恒流单元CC5的导通与否。控制信号出现有效逻辑电平时如高电平触发旁路模块接通。如在第一子时间段T1内当第一路脉宽调制信号DR出现的低电平时段导致控制信号DX为高电平、第二子时间段T2内第二路脉宽调制信号DG出现低电平时导致控制信号DX为高电平、第三子时间段T3内第三路脉宽调制信号DB出现低电平时导致控制信号DX为高电平，第四子时间段T4内第四路脉宽调制信号DW出现低电平时导致控制信号DX为高电平。高电平XH代表控制信号DX为有效逻辑值如高电平时的波形且控制信号DX出现高电平XH时会引起旁路模块导通并分流。脉宽调制信号在相应子时间段内的有效逻辑值以离散的方式布置：第一路脉宽调制信号DR在T1内的有效逻辑值以离散的方式布置，第二路脉宽调制信号DG在T2内的有效逻辑值以离散的方式布置及第三路脉宽调制信号DB在T3内的有效逻辑值以离散的方式布置，以及第四路脉宽调制信号DW在T4内的有效逻辑值以离散的方式布置。脉宽调制信号的高电平打散为几个较短的高电平，且打散后的高电平之和等于打散前高电平，打散后的高电平占空比之和等于打散前的占空比，这属于影像增强技术Scrambled-PWM。应用到本申请中可使显示***具有更细腻的画面和等级更高的色彩灰度：设计思想是在不改变原始脉宽信号的占空比的前提下，原始脉宽信号打散为诸多的小型次级脉宽信号或说子脉宽信号，每个小型次级脉宽信号或子脉宽信号的占空比和原始的整体性脉宽信号的占空比完全相同。
参见图14，在图14中的第一子时间段T1内的有效逻辑值即SRH的占空比实质上是等于图13中第一子时间段T1内有效逻辑值即RH的占空比。在图14中同理可知第二子时间段T2内的有效逻辑值即SGH的占空比实质上是等于图13中第二子时间段内有效逻辑值即GH的占空比。在图14中的第三子时间段T3内的有效逻辑值即SBH的占空比实质上也是等于图13中第三子时间段T3内有效逻辑值即BH的占空比。图14中的第四子时间段T4内的有效逻辑值SWH的占空比同理等于图13中第四子时间段T4内有效逻辑值即WH的占空比。该范例中离散型控制信号DX控制旁路模块是否接通，且脉宽调制信号DR-DW执行或非逻辑运算得到的结果定义为控制信号DX。相比图13发现旁路模块的也具有极高的通断频率：因为控制信号DX在图13中较长的高电平有效逻辑值亦被打散成图14中诸多离散型的有效逻辑值。可认为图14中每个子时间段的控制信号的有效逻辑值是以分散的方式布置，而在图13中每个子时间段的控制信号的有效逻辑值是以连续的方式布置。旁路模块在接通分流情况下的电流是预先设定的恒流值。如果旁路模块的负载是发光二极管例如图10的二极管LED5，则控制信号DX被打散设置成诸多离散型的有效逻辑值是具有极大益处的。因为相当于提高了LED5的显示刷新率，倘若旁路模块的负载二极管LED5长时间处于图13那样的关断或接通状态，在视觉感官上显示的画面就会呈现出闪烁现象，离散型的控制信号可提高屏幕刷新率并避免该现象。
参见图15、计数器CNT配置有数据选择器MUX，为诸多子时间段T1-T3分配的诸多时钟信号CK1-CK3输入到数据选择器MUX的多个数据输入端。指定的高位数据视为数据选择器MUX的通道选择信号，如高位数据Q<M+1>-Q<M+2>视为数据选择器的通道选择信号SL1/SL2或称地址码输入。若高位数据Q<M+1>-Q<M+2>为00则会触发数据选择器MUX切换到输出时钟信号CK1，高位数据Q<M+1>-Q<M+2>为01则会触发数据选择器MUX切换到输出时钟信号CK2，高位数据Q<M+1>-Q<M+2>为10则会触发数据选择器MUX切换到输出时钟信号CK3。在第一时间段T1结束之后会导致高位数据从初始的00进位一次到01，第二时间段T2结束后使高位数据从01进位到10。在每个循环周期T内指定的低位数据Q<M>-Q<0>每次从全0计数到全1而计满后，都会触发引起该指定的高位数据Q<M+1>-Q<M+2>执行进位一次的操作，进而触发数据选择器切换输出不同的时钟信号。例如Q<M+1>-Q<M+2>的三个状态也即三个通道选择信号映射着数据选择器输出的不同时钟信号CK1-CK3，藉此可以为T1-T3中的每一个子时间段分配对应的一个时钟信号并用于触发计数器CNT进行计数。该实施例中只使用到了红绿蓝基色的三路发光二极管，以至于循环周期T＝T1+T2+T3，不同的通道选择信号例如高位数据的三个状态同样也映射着数据选择器输出三个不同的时钟信号。
参见图15，该实施例中同样也是设计满足每一个子时间段的时间长度由与其相配的时钟信号触发计数器进行计数：第一个子时间段T1的时间长度由时钟信号CK1触发计数器CNT进行计数，以及第二个子时间段T2的时间长度由时钟信号CK2触发所述的计数器CNT进行计数，而且第三个子时间段T3的时间长度由时钟信号CK3触发所述的计数器CNT进行计数。在该实施例中脉宽调制信号的产生机制与图4有所不同。第一个子时间段T1内该指定的低位数据Q<M>-Q<0>按照权重从低到高的规则重新排序，得到倒序数据Q<0>-Q<M>。可理解为低位数据Q[M:0]的原始权重是从高到低排序但是如果按照权重从低到高的规则重新排序则倒序数据为Q[0:M]。以八位数据01001010的低位数据为例它的权重是从高到低，但是如果按照权重从低到高的规则重新排序则可以得到所谓的倒序数据01010010。再以四位的低位数据1010为例，它的原始权重是从高到低但是如果按照权重从低到高的规则重新排序，则得到倒序数据0101。依照倒序规则可以认为低位数据Q<M>、Q<M-1>、Q<M-2>、……Q<0>即Q[M:0]按权重从低到高的规则重新排序得到倒序数据Q<0>、Q<1>、Q<2>、……Q<M-1>，Q<M>记作Q[0:M]。
参见图15，在第一个子时间段T1由相应的第一个脉宽调制模块PWM1带有的数据比较器CMP10将与PWM1配对的红色发光二极管所匹配的灰度数据R[M:0]和该第一个子时间段T1内的倒序数据Q[0:M]进行比较：这会导致在倒序数据Q[0:M]低于红色光源的灰度数据R[M:0]时第一路脉宽调制信号DR具有有效逻辑值如高电平，否则第一路脉宽调制信号DR是非有效逻辑的低电平。由于倒序数据Q[0:M]不像低位数据那样是由小到大的规律来增长，随着时间的推移该倒序数据Q[0:M]可能出现较大的值也可能出现较小的值。换而言之随着时钟信号CK1由少至多的计数，倒序数据Q[0:M]既可能高于红色光源的灰度数据又可能低于红色光源的灰度数据，以至于第一路脉宽调制信号DR在相应的第一个子时间段T1内的有效逻辑值天然地呈现为离散分布。
参见图15，在第二个子时间段T2内由相应的第二个脉宽调制模块PWM2带有的数据比较器CMP20将与PWM2配对的绿色发光二极管匹配的灰度数据G[M:0]和该第二个子时间段T2内的倒序数据Q[0:M]进行比较：这会导致在倒序数据Q[0:M]低于绿色光源的灰度数据G[M:0]时第二路脉宽调制信号DG具有有效逻辑值如高电平，否则第二路脉宽调制信号DG是非有效逻辑的低电平。随着时钟信号CK2由少至多的计数，所述的倒序数据Q[0:M]既可能高于绿色光源的灰度数据又可能低于绿色光源的灰度数据，第二路脉宽调制信号DG在第二个子时间段T2内的有效逻辑值天然地呈现为离散分布。
参见图15，在第三个子时间段T3内由相应的第三个脉宽调制模块PWM3带有的数据比较器CMP30将与PWM3配对的蓝色发光二极管匹配的灰度数据B[M:0]和该第三个子时间段T3内的倒序数据Q[0:M]进行比较：这会导致在倒序数据Q[0:M]低于蓝色发光的灰度数据G[M:0]时第三路脉宽调制信号DB具有有效逻辑值如高电平，否则第三路脉宽调制信号DB是非有效逻辑的低电平。随着时钟信号CK3由少至多的计数，所述的倒序数据Q[0:M]既可能高于蓝色光源的灰度数据又可能蓝色绿色光源的灰度数据，第三路脉宽调制信号DB在第三个子时间段T3内的有效逻辑值天然地呈现为离散分布。
参见图15，根据该实施例，可以使得第一路脉宽调制信号DR在T1内的有效逻辑值以分散/离散的方式布置，同样也还会使得第二路脉宽调制信号DG在T2内的有效逻辑值以分散/离散的方式布置，同样也还会使得第三路脉宽调制信号DB在T3内的有效逻辑值以分散/离散的方式布置。脉宽调制信号的离散波形与图14类似但实现机制不同。
参见图15，可选的范例中驱动电路含脉宽调制模块PWM1-PWM3中之一，此脉宽调制模块如PWM1根据发光二极管如红色光源所匹配的灰度数据如R[M:0]来形成相应的脉宽调制信号如DR。主张舍去PWM2-PWM3和舍去蓝色光源及绿色光源。则脉宽调制信号如DR可用于驱动红色光源进行显示控制。脉宽调制模块PWM1配置有一个计数器如图中的CNT和一个数据比较器如图中的CMP10。该范例中只有第一时间段T1但是没有第二和第三时间段且假设循环周期T＝T1。由时钟信号如CK1触发计数器进行计数并得到第一时间段T1的计数值Q[M:0]。原始计数值Q[M:0]按照权重从低到高的规则重新排序则得到倒序数据Q[0:M]。脉宽调制模块PWM1将光源匹配的灰度数据R[M:0]和该倒序数据Q[0:M]送入数据比较器CMP10进行比较：经过比较在倒序数据Q[0:M]低于该灰度数据R[M:0]时脉宽调制信号DR为高电平逻辑值，否则脉宽调制信号DR具有低电平的非有效逻辑值。计数值又称计数数据。此时有效逻辑值呈现为诸多离散的高电平。
参见图16，根据图15的实施例，假设第二个子时间段T2内时钟信号CK2的时钟数目为从0-255的256个即第二个子时间段T2时钟信号的预设值为256，则M＝7并且每个子时间段合计会计数256次，灰度数据具有比较对象的倒序数据Q[0:7]。第一个实施例中当绿色光源的灰度数据为G[7:0]＝00000010时，第二路脉宽调制信号DG1的实际波形如图所示，只有Q[0:7]＝00000000或Q[0:7]＝00000001这2个值时第二路脉宽调制信号才具有有效逻辑值，Q[0:7]总共存在256个值，而在Q[0:7]的余下其他254个值的情况下Q[0:7]都是不低于G[7:0]的所以第二路脉宽调制信号为非有效逻辑值。第二个实施例中当绿色光源的灰度数据为G[7:0]＝00011101时，在Q[0:7]低于G[7:0]时第二路脉宽调制信号DG2为有效逻辑值而其他情况第二路脉宽调制信号为非有效逻辑值。第三个实施例中当绿色光源的灰度数据为G[7:0]＝01001111时，在Q[0:7]低于G[7:0]时第二路脉宽调制信号DG3为有效逻辑值而其他情况第二路脉宽调制信号为非有效逻辑值。第四个实施例中当绿色光源的灰度数据为G[7:0]＝01111111时，在Q[0:7]低于G[7:0]时第二路脉宽调制信号DG4为有效逻辑值而其他情况第二路脉宽调制信号为非有效逻辑值。第五个实施例中当绿色光源的灰度数据为G[7:0]＝11101000时，Q[0:7]低于G[7:0]时则第二路脉宽调制信号DG5为有效逻辑值而其他情况第二路脉宽调制信号为非有效逻辑值。根据该实施例可知第二个脉宽调制模块PWM2所产生的第二路脉宽调制信号DG1-DG5在相应的第二个子时间段T2内的有效逻辑值呈现为离散分布。
参见图17，每个脉宽调制模块每隔数个循环周期输出一次为有效逻辑值的抖动信号藉此每路脉宽调制信号在数个所述循环周期内的占空比平均值被抖动信号调整。例如脉宽调制模块PWM1每隔时间TX输出一次为有效逻辑值的抖动信号RD，时间TX等于数个循环周期T例如时间TX等于4个或8个或16个循环周期T。抖动DITHER技术归属于抖动型数字脉宽调制DPWM的功能。脉宽调制模块PWM2每隔时间TX输出一次为有效逻辑值的抖动信号GD，以及脉宽调制模块PWM3每隔时间TX输出一次为有效逻辑值的抖动信号BD。藉此每路脉宽调制信号在数个循环周期内的占空比平均值就会被抖动信号所调整。第一路脉宽调制信号DR在时间TX内的占空比平均值被抖动信号RD所调整及第二路脉宽调制信号DG在时间TX内的占空比平均值被抖动信号GD所调整且第三路脉宽调制信号DB在时间TX内的占空比平均值被抖动信号BD所调整。
参见图17，以上是每路脉宽调制信号在相应的一个子时间段内的有效逻辑值以连续的方式布置。例如图5-7和图13的范例中有效逻辑值以连续的方式布置。任一脉宽调制模块在输出抖动信号时：若脉宽调制信号的有效逻辑值以连续的方式布置，则任一脉宽调制模块产生的脉宽调制信号的有效逻辑值结束后立即输出抖动信号。在可选范例中第一路脉宽调制信号DR在T1内的有效逻辑值RH结束时，脉宽调制模块PWM1在其第一路脉宽调制信号DR的有效逻辑值RH结束后立即输出抖动信号RD，抖动信号RD也是分布在第一子时间段T1内，可设抖动信号RD的时间长度等于一个时钟信号CK1自身的周期时间。在可选范例中第二路脉宽调制信号DG在T2内的有效逻辑值GH结束时脉宽调制模块PWM2在第二路脉宽调制信号DG的有效逻辑值GH结束后，同样也立即输出抖动信号GD，抖动信号GD分布在第二子时间段T2内而且设置抖动信号GD的时间长度是等于一个时钟信号CK2自身的周期时间。第三路脉宽调制信号DB在T3内的有效逻辑值BH结束时，脉宽调制模块PWM3在脉宽调制信号DB的有效逻辑值BH结束后立即输出抖动信号BD，则抖动信号BD分布在第三子时间段T3内，抖动信号BD的时间长度是等于一个时钟信号CK3自身的周期时间。在可选范例中时间TX内具有预定义数量的若干个循环周期T。在图17的范例中仅在时间TX内的第一个循环周期T存在抖动信号而余下的其他循环周期T并没有输出任何抖动信号。
参见图18，每个脉宽调制模块每隔数个循环周期输出一次为有效逻辑值的抖动信号藉此每路脉宽调制信号在数个所述循环周期内的占空比平均值被抖动信号调整。例如脉宽调制模块PWM1每隔时间TX输出一次为有效逻辑值的抖动信号RD，时间TX等于数个循环周期T例如时间TX等于4个或8个或16个循环周期T。脉宽调制模块PWM2每隔时间TX输出一次为有效逻辑值的抖动信号GD，脉宽调制模块PWM3每隔时间TX则输出一次为有效逻辑值的抖动信号BD。藉此每路脉宽调制信号在数个所述循环周期内的占空比平均值会被抖动信号所调整。例如第一路脉宽调制信号DR在时间TX内的占空比平均值被抖动信号RD所调整，以及第二路脉宽调制信号DG在时间TX内的占空比平均值被抖动信号GD所调整，而且第三路脉宽调制信号DB在时间TX内的占空比平均值被抖动信号BD所调整。图18是有效逻辑值离散型的脉宽调制信号组合抖动信号，而作为对比在图17中是有效逻辑值连续型的脉宽调制信号组合抖动信号。
参见图18，以上是每路脉宽调制信号在相应的一个子时间段内的有效逻辑值以分散或离散的方式布置。如图12和图14-16的范例中有效逻辑值以离散的方式布置。脉宽调制模块在输出抖动信号时：若脉宽调制信号的有效逻辑值以分散的方式布置，则脉宽调制模块产生的脉宽调制信号中最后一个有效逻辑值结束后立即输出抖动信号。第一路脉宽调制信号DR在T1内具有多个有效逻辑值RH而且脉宽调制模块PWM1在第一路脉宽调制信号DR的最后一个有效逻辑值RH结束后立即输出抖动信号RD，抖动信号RD分布在第一子时间段T1内，可设置抖动信号RD的时间长度是等于一个时钟信号CK1自身的周期时间。可选范例中第二路脉宽调制信号DG在T2内有多个有效逻辑值GH且脉宽调制模块PWM2在第二路脉宽调制信号DG的最后一个有效逻辑值GH结束后立即输出抖动信号GD，抖动信号GD分布在第二子时间段T2内，可设置抖动信号GD的时间长度是等于一个时钟信号CK2的周期时间。第三路脉宽调制信号DB在T3内具有多个有效逻辑值BH且脉宽调制模块PWM3在它产生的第三路脉宽调制信号DB的最后一个有效逻辑值BH结束后立即输出抖动信号BD，抖动信号BD分布在第三子时间段T3内而且可设置抖动信号BD的时间长度是等于一个时钟信号CK3的周期时间。在图18的实施例中仅在时间TX内的第一个循环周期T存在抖动信号，时间TX内余下的其他循环周期并没有输出任何抖动信号。抖动技术允许用较小数量的颜色模拟出更多数量的颜色。
参见图19，电流源模块PCS之核心作用是提供高精准度和稳定的输出电流输送给具有恒定电流需求的目标对象。电流源模块PCS暂且以基于线性调整器的电路架构作为可选的实施例来进行阐释说明。电流源模块PCS之恒流源部分的功率调整晶体管主要工作于线性状态或称非开关状态。功率调整晶体管TQ具有第一端和第二端及控制端，若功率调整晶体管采用金属氧化物半导体场效应晶体管则功率调整晶体管的三个端子通常称作漏极和源极及栅极控制端，功率调整晶体管采用双极性结型晶体管则三个端子通常称作集电极和发射极及基极控制端。功率调整晶体管TQ第一端耦合至电源接收端VI而第二端则耦合到需取样电压的节点NT处。用反馈网络对节点NT处的电压进行取样而第一端接收输入电压并且电位参照端VR或曰参考地端是恒流源的电流输出端。串联连接在取样电压的节点NT与电位参照端VR之间的电阻R1和R2属于反馈网络，又称作反馈电阻且两者的互连节点ND视为反馈网络的电压反馈节点。互连节点ND处提供的反馈电压耦合输送到误差放大器AP的反相端，带隙基准源BG0提供的基准电压VB0则输送至所述误差放大器AP的正相端。误差放大器AP将基准电压VB0和反馈节点处的反馈电压进行比较放大同时误差放大器AP的输出端还耦合到功率调整晶体管TQ的控制端并操作功率调整晶体管工作在线性区。藉此维持节点NT处的电压是稳定的。基于形成稳定输出电流的需求在电位参照端VR和节点NT之间连接有负载电阻RL。负载电阻RL两端的电压被确定则流经它的电流也是确定的，依据该方案可确保电位参照端VR处流出的电流是恒定电流并符合恒流源能够提供稳定输出电流的要求。负极接到电源接收端VI而正极则接到电位参照端VR的稳压二极管ZD起到过压保护的作用。
参见图19，含功率调整晶体管TQ和误差放大器AP及负载电阻RL甚至反馈网络的恒流源已经具备提供稳定输出电流之能力，若单纯以此电路构建电流源模块则毫无疑虑恒流源流出的输出电流是固定的和难以被在线修改。试图灵活地调节恒流源的输出电流则需要更改反馈网络中电阻R1或R2的电阻值或者是更改负载电阻RL的电阻值或者是需要更改供基准电压VB0的电压值。考虑到电流源模块PCS的实际应用场景往往是电路板或类似的元器件载体，直接在载体上更换元器件存在操作复杂和高成本等劣势。较佳的应当以输出电流可调的模式设计可编程式的恒流源来替代输出电流固定的恒流源，则恒流源流出的输出电流不再固定而是可以被在线编程。当电流源模块PCS以集成电路的形式被设计成电流源芯片则在集成电路晶片内部更改元器件参数的动作更复杂。面临此情况下额外的为电流源模块PCS配置有数据传输模块DAT2，其具有解码器并可以按照预设的通信协议对输入的串行数据予以解码，数据传输模块DAT2从接收到的通讯数据当中译码出电流调节数据则电流源模块PCS据此可以根据电流调节数据来在线调节可编程式的恒流源的输出电流的大小值。电流调节数据之意义在于改变恒流源的输出电流的大小，典型的例如反馈网络中电阻R1或R2的阻值可以依据电流调节数据来微调，基准电压VB0的电压值甚至是负载电阻RL的电阻值均可以依据电流调节数据来微调。该等任何在线调整或说编程动作都会致使恒流源流出的输出电流之大小值被调节。
参见图19，尽管电流源模块PCS利用线性调制器架构作为阐释范例但实质上本申请所谓的电流源模块PCS之电路架构并不唯一，任何能够提供稳定输出电流的电流源模块均能作为替代方案将驱动电路的总输入电流维持在预设值。例如三端可编程并联稳压器可被应用电流源模块PCS的替代方案中：功率调整晶体管TQ用双极性结型晶体管并将带隙基准源和反馈网络及误差放大器AP移除掉，功率调整晶体管TQ第一端和控制端之间连接未示意出的电阻、将三端可编程并联稳压器的阴极连接到功率调整晶体管的控制端和将三端可编程并联稳压器的阳极连接到电位参照端VR、以及将三端可编程并联稳压器的参考端连接图示的节点NT位置处，该替代性电流源模块PCS的恒流源是基于双极性结型晶体管和三端可编程并联稳压器及负载电路RL。负载电路RL无需修调则以输出电流固定的模式设置恒流源。若使用数据传输模块DAT2微调负载电路RL的电阻值则替代方案是以输出电流可调的模式设置可编程式的恒流源。电流源模块PCS在其他可选类型的替代方案中再譬如：功率调整晶体管TQ用双极性结型晶体管并直接将带隙基准源和误差放大器移除掉，三端可编程并联稳压器的阴极连到功率调整晶体管的控制端而三端可编程并联稳压器的阳极连到电位参照端VR、在功率调整晶体管TQ第一端和控制端之间连接未示意出的电阻、注意图中未示意出的三端可编程并联稳压器的参考端则连接到保留下来的反馈网络中的节点ND处。负载电路RL和反馈网络之电阻R1或R2不做任何修调则是以输出电流固定的模式设置恒流源，若使用数据传输模块DAT2微调反馈网络中具有串联关系的电阻R1或R2的阻值甚至微调负载电路RL的阻值，则替代方案是以输出电流可调的模式设置可编程式的恒流源。该替代性电流源模块PCS的恒流源是基于双极性结型晶体管和三端可编程并联稳压器及负载电路RL和反馈网络。很容易获悉提及的带有恒流源的电流源模块或带有恒流源的电流源芯片之方案是多样化的，只要其产生的输出电流能够将驱动电路的总输入电流维持在预定值或预定范围均符合要求。
参见图20，如果以输出电流固定的模式设置恒流源则电流源模块PCS完全不需要起到通信作用的数据传输模块DAT2，相反如果是以输出电流可调的模式设置可编程式的恒流源则所述的数据传输模块DAT2必不可少。数据传输模块DAT1-DAT2均存在需要转发数据和不需要转发数据两种情况。无须转发数据的情形下电流源模块PCS单独接收通讯数据即可而在需要转发数据的情形下它可参与到和驱动电路的级联关系中。在可选的实施例中以设置的解码器210和数据转发模块220为例来阐释数据传输模块接收通讯数据和转发数据的工作机制。信号输入端DI接收外部提供的通讯数据，服务器或微处理器等典型的数据发射端都可以输出符合预编码规则的通讯数据。解码器210需解码或译码出通讯数据中所携带的数据信息。譬如利用曼彻斯特编解码技术或归零码编解码技术等编码得到的通讯数据需要由解码器210正确的对该等格式的数据予以解码处理。实质上数据传输模块亦可视为串行接口或串口接口电路。数据解码的意义在于可以将无法直接辨别的具有预编码格式的数据还原成最常规的容易被识别和执行的二进制码，譬如曼彻斯特编码以高低电平跳变表征1或0而归零码以高电平的时间宽度区别1或0。译码得到的二进制码被暂时保存到寄存器230当中，考虑到寄存器230的数据刷新速度比较快时常在更新则利用另外的缓存空间或锁存器250来保存解码后的数据。通讯数据的解码过程可以选择在数据中检测结束指令码或复位指令来判断数据是否完成传输和接收。以归零码为例用持续时间较长的长低电平来表示复位指令，归零码中无论1码或0码都存在事先定义好的编码周期时间只不过两者的高电平在编码周期时间内的持续时间不同，而复位指令的时间长度则远远超过常规1码和0码的单个编码周期时间。可利用图中没有示意的长低电平检测电路来监控表示复位指令RESET的长低电平，长低电平出现则电流源模块就会复位并将电流调节数据从锁存器250用于微调和改写电阻R2的电阻值。
参见图20，校正电阻R2的电流调节数据之码元位数为自然数U，相当于在系列微调电阻中选取数量为U的微调电阻RA0-RAU串联并等效为电阻R2。每个选取的微调电阻两端之间连接有选控开关从而每个微调电阻皆与一个选控开关并联，譬如该等微调电阻各自的两端分别并联有选控开关BS0-BSQ。电流调节数据B<U>至B<0>分别用来控制与每个微调电阻并联连接的选控开关是否被导通。作为范例假设B<U>为1则受该码元控制的微调电阻RAU的并联选控开关BSU接通并导致电阻R2的阻值减小。作为其他可选范例再假设B<1>为0则受该码元控制的微调电阻RA1的并联选控开关BS1被关断以至于导致电阻R2的总阻值增加。电流调节数据通过更改电阻R2的电阻值可以引发恒流源所流出的输出电流大小被调节。按照相同的道理，即便图中没有示意出来也很容易理解还可以替代性的利用电流调节数据来更改电阻R1的电阻值，甚至利用二进制电流调节数据来更改基准电压VB0的电压值，均可调节恒流源流出的输出电流之大小值。
参见图20，前文记载允许电流源模块PCS和驱动电路级联连接而基于单线通信协议的方式传递通讯数据是最简单的通信方案。曼彻斯特编码属于相位编码并且每个数据编码周期内以存在的高低电平跳变表征1或0，归零码则在每个编码周期时间内以高电平持续时间较长者表示1码而高电平持续时间较短者表示0码，它们常被应用于单线通信协议的编解码但却不是仅有的编解码方案。譬如甚至可以在单个编码周期内以出现高电平的次数差异来辨别1码或0码若出现两次高电平表示1而出现单次高电平表示0，因此凡符合能够利用单根数据线传递数据的单线通信协议均可被应用到本申请中。承担数据再生或数据转发功能在电流源模块PCS中是由数据转发模块220执行，由其完成数据发送任务譬如向后级驱动电路传递通讯数据。数据转发模块220最简单的转发模式是透传也即允许它将从信号输入端DI接收到的通讯数据直接从信号输出端DO转发输出，然后级联连接的驱动电路或者电流源模块PCS再按照地址分配规律各自分别从单根数据线上提取到与自身地址相符的并属于自己的通讯数据。然而实际应用中级联的驱动电路数量极多且长距离数据传输极易产生码元错误，数据信号的输入输出端口皆存在的寄生或负载电容等参数会不可避免的诱发传输数据产生衰减，级联衰减效应会累积。以归零码协议为范例其每个比特位之高电平经历任何一次转发都或多或少存在部分损耗，再者显示***本身所需要的像素点规模量十分庞大所以级联芯片愈多则数据失真态势愈严重，甚至引起芯片无法正常识别码元而导致级联的芯片数量受限。替代透传的第一种转发路径Sel1需要配合统计属于电流源模块PCS的电流调节数据B<0>至B<U>的总比特数是否完整接收，统计比特数的实施手段是多样的如使用计数器是最惯用的。一旦属于电流源模块PCS的电流调节数据被它译码和完整接收则产生一个有效的使能信号ENB，使能信号ENB有效时如高电平有效便触发数据转发模块220启用数据转发功能并将信号输入端DI接收到的通讯数据从它的信号输出端DO转发出去，该情况下数据转发模块220充当了是否允许接收的通讯数据被输出的开关角色。数据转发模块220除了充当开关角色以外，事实上为了解决数据级联衰减效应的疑虑数据转发模块220更应该重构每个比特位使其传输损耗被修调从而恢复成标准的传输编码。仍然以归零码为例鉴于每个比特位之高电平经历再转发都存在着部分损耗的问题，例如数据转发模块220监测到1码的比特位存在高电平时长过短的情况下则它可以适当的延长1码的高电平时长至能识别的地步，监测到0码的比特位存在高电平时长过短的情况下则它可以适当延长0码的高电平时长、但此延长操作不能致使高电平时长过度延长以防止被错误的识别为1码。数据转发模块220藉此可以重构每个归零码格式的比特位使其恢复成标准的传输编码。实质上无论通讯数据是何种预设的编码格式该数据转发模块220皆应当可以重构每个比特位，使每个比特位的传输损耗被修调从而恢复成容易被识别的符合预定编码格式的标准化传输编码。计数器260可以用于统计电流调节数据B<0>至B<U>的总比特数是否完整接收，当属于电流源模块的电流调节数据被译码和完整接收则计数器260产生一个有效的使能信号ENB。
参见图20，第二种转发路径Sel2略微有别于第一种转发路径Sel1，区别是通讯数据先行被数据传输模块DAT2的解码器210进行解码处理，数据转发模块220充当开关角色在受控于使能信号ENB的条件下决定是否允许解码后的数据被转发，此情况下解码和数据重构几乎是同步完成。如数据传输模块DAT2未示意出的本地时钟电路提供的具有预定数量的若干时钟信号可用于检测每个归零码比特位之高电平的时间长度。考虑到每个编码周期时间内1码的高电平持续时间比0码的高电平持续时间要长，解码处理可用具有预定数量的时钟信号检测每个编码周期时间内的高电平时间长度，预定数量的时钟信号还未结束的前提下归零码比特位的高电平已提前结束则解码结果是0码，相反预定数量的时钟信号在结束时归零码比特位的高电平还未结束则解码结果是1码。那么除了可以直观的反映出解码结果之外解码器210还输出重构数据：当通讯数据的归零码比特位的高电平上升沿到来会触发具有预定数量的系列时钟信号开始对比特位采样，归零码比特位的高电平被预定数量的系列时钟信号当中的首个时钟采样到则解码器210开始输出高电平并被数据转发模块220转发出去。在具有预定数量的系列时钟信号中选择排序确定的指定时钟信号如排序第二的时钟信号继续采样该归零码比特位的高电平，若排序确定的指定时钟信号采样到低电平则解码器210开始从输出高电平切换到输出低电平并且该输出同步被数据转发模块220转发出去，相反的采样结果是，若排序确定的指定时钟信号采样到高电平则解码器210依然输出高电平且被数据转发模块220转发出去。预定数量的系列时钟信号结束时不管归零码比特位是否为高电平都触发解码器210返回至输出低电平并由数据转发模块220转发低电平。经由对解码和数据重构的阐释，数据转发等效于是对输入数据进行解码和重新编码后再予以转发，通讯数据在数据传输模块时钟资源的采样下完全恢复成具有预定编码格式的编码数据并传输给与其级联的数据接受方。
参见图20，略微有别于第一种转发路径Sel1和第二种转发路径Sel2，数据转发的可选实施手段是再编码技术即第三种转发路径Sel3。数据传输模块DAT2实现再编码目的是利用额外配置的编码器240。与前述几种转发模式完全不同，通讯数据被解码后会先行短暂的暂存到数据传输模块DAT2的存储空间，后续规定由能够重新对二进制数据实施再编码的编码器240将暂存数据重新编码和输出，这种数据被译码保存和按预定编码格式再编码输出的中继作用保证了数据能顺利传递。无论哪一种转发路径实现数据修调或曰数据整形手段之目标是将修调好的正确数据转发给下级的数据接受方，从而保障通讯数据在传输转发阶段不失真，前文提及的数据传输衰减失真不再掣肘单线传输线路上的数据接受者的级联连接数量，撇开数据刷新率因素则理论上数据接受者可以无限级联。值得强调的是虽然是以单线通信作为范例来描述通讯数据的传递过程，实质上替代性的多线通信亦适用于本申请而将通讯数据传递到电流源模块PCS和驱动电路。显示技术通用的是采用四根或其他数量的传输线来实现级联信号的传输，时钟信号线和数据信号线和载入信号线及输出使能信号线同时工作，通讯数据分别依次串行传输下去并由四线信号的配合实现对各级联的数据接受者进行控制。使用数据线和时钟线以及锁存线共三条线的通信协议亦是显示技术的主流通信方案。像素点间距较大时是采用双线传输，数据线及时钟线双线传输是数据线条数与传输速率的折中。通用的IIC和SMBUS等双线协议要求从机并联而单线协议的优势是数据传输仅需单条信号线。第一至第三转发路径Sel1-Sel3及所谓的透传甚至多线通信可以任选其一作为数据传输模块DAT1-DAT2的通信方案。串行级联信号若采用单根级联传输线顺次连接所有数据接受者，传输过程无须考虑级联信号的时序配合而使级联信号传输过程更简洁，传输故障率低并减少了线缆的使用量和节约成本。
参见图21，以级联驱动芯片IC1至ICK(自然数K≥1)代表K级驱动电路或驱动装置来进行阐释。数据发送端向各级驱动芯片发送通讯数据GSD并且数据发送端可使用服务器或微处理器MCU等类似的数据发送端，驱动芯片又称显示控制芯片。
参见图21，级联驱动电路在供电途径上被设置成一列或多列。每一列中作为列首的第一个驱动电路如驱动芯片IC1的电源输入端IN耦合到电源VCC正极，作为列尾的最后一个驱动电路如驱动芯片ICK的电势参照端OUT耦合到电源VCC负极。每一列当中还设置后一个驱动电路的电源输入端耦合到前一个驱动电路的电势参照端。在可选范例中譬如在第一列CL1当中设置后一个驱动芯片IC2的电源输入端IN耦合到相邻的前一个驱动芯片IC1的电势参照端OUT，和后一个驱动芯片IC3的电源输入端IN耦合到前一个驱动芯片IC2的电势参照端OUT等。电源供应方式依此类推直至列尾的最后一个驱动电路如驱动芯片ICK的电源输入端IN耦合到它相邻前一个驱动电路也即第K-1个驱动芯片的电势参照端OUT等。级联驱动电路在供电关系上每一列当中后面驱动电路的电源输入端耦合到相邻前面驱动电路的电势参照端，直至每一列中所有驱动电路都串接或曰叠加在供电电源的正极和负极之间或串接在供电电源正极和接地端之间。作为稳压选项每个驱动电路的电源输入端IN和电势参照端OUT之间可以设置电容CZ。藉此可认为每一列当中将前一个驱动电路的总输出电流视为相邻后一个驱动电路的总输入电流。在可选范例中每列驱动电路如IC1-ICK的供电线路上设置电流源模块PCS以将这一列中的每个驱动电路的总输入电流维持在预定值。第一列CL1中是在供电电源的正极和负极之间串联连接起驱动电路譬如IC1-ICK和电流源模块PCS，驱动芯片IC1的电源输入端IN并非直接耦合到供电电源的正极而是通过电流源模块PCS间接耦合到电源的正极。设置电流源模块的电源接收端VI连接到电源VCC正极而其电位参照端VR则连接到驱动芯片IC1的所述电源输入端IN。每列驱动电路中任意一者的总输入电流等于电流源模块的输出电流。
参见图21，在每个驱动电路接收到的上一帧通讯数据刷新到下一帧通讯数据而调整多路发光二极管各自的灰度数据的阶段，电流源模块PCS接收的电流调节数据也按帧被刷新以至于电流源模块PCS之输出电流也按帧被刷新并流向驱动电路，每个驱动电路的总输入电流就会从与上一帧电流调节数据对应起来的预设值更新到与下一帧电流调节数据对应的预设值。注意上一帧电流调节数据是从上一帧通讯数据中译码出来的而下一帧电流调节数据则是从下一帧通讯数据中译码出来的。前述技术特征是以列作为基本单位来描述驱动电路和电流源模块PCS，即使不以列为基本单位来配置电流源模块PCS和驱动电路同样也是被允许的。单个驱动电路及其电流管理者电流源模块PCS组合作为单个像素点或曰点光源的典型应用是呼吸灯。故而无论是单个驱动电路或是以列作为基本单位均满足电流源模块PCS接收的电流调节数据按帧被刷新，驱动电路的总输入电流从与上一帧电流调节数据对应的预设值更新到与下一帧电流调节数据对应的预设值。所以即使是将单个电流源模块PCS配合单个驱动电路作为点光源，其电流源模块PCS流出的电流仍然等于驱动电路的总输入电流。再者本实施例中诸多驱动电路串联连接成列，若诸多驱动电路均设置成并联连接即每个驱动电路的电源输入端IN耦合到电源VCC正极、同时设置每个驱动电路的电势参照端OUT均耦合到电源负极GND也是备选的实施例，只不过此情况下电源电压要适应性的降低来满足驱动电路的耐压程度。
参见图21，前文解决了级联驱动芯片IC1-ICK之供电问题。在通信问题上多级驱动电路中设后级驱动电路的信号输入端耦合到前级驱动电路的信号输出端。典型的如设置后级驱动芯片IC2的信号输入端DI耦合到首级驱动芯片IC1的信号输出端DO以及设置后级驱动芯片IC3的信号输入端DI耦合到前级驱动芯片IC2的信号输出端DO直至单线通信方式依此类推：级联连接关系中的最后一级如驱动芯片ICK的信号输入端DI耦合到它相邻前一级驱动电路即第K-1级驱动芯片的信号输出端DO等。根据该实施例的描述可以获悉每一帧通讯数据是从列首传递到列尾也即从IC1向ICK传递。可选的后级驱动电路的信号输入端可通过耦合电容C耦合到前级驱动电路的信号输出端。如可以设置后级驱动芯片IC2的信号输入端DI通过电容C耦合到驱动芯片IC1的信号输出端，及还设置驱动芯片IC3的信号输入端DI通过电容C耦合到驱动芯片IC2的信号输出端。具数据转发功能的电流源模块PCS的信号输入端DI接收通讯数据，电流源模块PCS转发数据的信号输出端DO通过电容C耦合到首级驱动芯片IC1的信号输入端DI。实质上具有数据转发功能的电流源模块和驱动电路皆可以向对方转发通讯数据。
参见图21，级联驱动芯片IC1-ICK在传递串行数据的方式上是从列首传向列尾即串行数据最先给到IC1及第二给IC2和第三给到IC3至最后才给到ICK。这种传递串行数据的方向还可以被修正为：串行数据最先给到列尾的ICK、第二是第K-1级的倒数第二个驱动芯片和第三是给到第K-2级的倒数第三个驱动芯片至最后才给到IC1。此时认为串行数据从列尾传递到列首是反向传递的也即从ICK向IC1传递。因此图21的信号收发端连接关系需要修正为：末级驱动芯片IC1的信号输入端DI耦合到前级驱动芯片IC2的信号输出端DO以及后级驱动芯片IC2的信号输入端DI耦合到其前级的驱动芯片IC3的信号输出端DO直至单线通信方式依此类推，级联关系中首个第一级如驱动芯片ICK的信号输出端DO耦合到它后一级驱动电路即第K-1级驱动芯片的信号输入端DI。电流源模块的信号输入端DI通过电容C耦合到末级驱动芯片IC1的信号输出端DO。根据该实施例的描述可以获悉每一帧灰度数据是从列尾传递到列首。同样后级驱动电路的信号输入端可通过耦合电容耦合到前级驱动电路的信号输出端。驱动芯片IC1-ICK当中无论串行数据从列首传递到列尾还是从列尾传递到列首，可设置它们这一列驱动电路均和提供恒流源的电流源模块PCS串联连接，电流源模块PCS将IC1-ICK这一列驱动芯片当中每个驱动芯片的电源输入端IN流向其电势参照端OUT的电流维系在预定值。电流源模块的具***置可以从IC1-ICK之IC1的电源输入端与电源正极之间调整到ICK的电势参照端与电源负极之间，电流源模块的电源接收端VI连到驱动芯片ICK电势参照端OUT以及电流源模块的电位参照端VR则连到电源负极GND。或在每一列驱动芯片中将电流源模块设在任意相邻两个驱动芯片之间即位于前一个驱动芯片的电势参照端和相邻后一个驱动芯片的电源输入端之间，例如电流源模块的电源接收端VI连到驱动芯片IC2的电势参照端以及电流源模块的电位参照端VR则连到驱动芯片IC3的电源输入端。
参见图21，前文是以单列的级联驱动芯片IC1-ICK来表征级联连接的多级驱动电路但实际上以多列驱动芯片构建的显示***可显示更复杂的内容。多级驱动电路设置成多列的形式而且除了驱动芯片IC1-ICK之第一列CL1之外，第二列驱动芯片CL2也属于多级驱动电路的一部分，受限于篇幅限制图中并未展示更多的列。本质上级联的多级驱动电路可以被划分成除图示的两列之外的更多列，只不过暂且以两列作为范例。在供电方式上和在通信方面第二列驱动芯片CL2和第一列驱动芯片CL1并无较大的区别，因此不予赘述但是值得强调的是，第二列驱动芯片CL2当中的每一个驱动电路均和提供恒流源的诸多电流源模块PCS串联连接。电流源模块PCS将第二列驱动芯片CL2中的每个驱动芯片的电源输入端IN流向其电势参照端OUT的电流维系在预定值。各个电流源模块的具***置可以是IC1-ICK之IC1的电源输入端与电源正极之间或调整到ICK的电势参照端与电源负极之间，或在第二列驱动芯片中将电流源模块设在任意相邻两个驱动芯片之间也即位于前一个驱动芯片的电势参照端和相邻后一个驱动芯片的电源输入端之间。
参见图21，第一列驱动芯片CL1与第二列驱动芯片CL2两列驱动电路作为整个级联驱动电路的局部部分，串行数据需要从第一列驱动芯片传递给第二列驱动芯片或从第二列驱动芯片传递给第一列驱动芯片。每一帧通讯数据可以从任意一列驱动电路的列首或列尾传递到另一列驱动电路的列首或列尾。每一帧通讯数据从第一列驱动芯片CL1的列首譬如驱动芯片IC1传递到第二列驱动芯片CL2的列首驱动芯片IC1或者可以传递到第二列的驱动芯片CL2的列尾驱动芯片ICK。第一列驱动电路CL1的驱动芯片IC1的信号输出端耦合到第二列驱动芯片CL2中驱动芯片IC1信号输入端或第一列驱动电路CL1的列首驱动芯片IC1信号输出端耦合到第二列驱动芯片CL2的列尾ICK信号输入端。若第二列驱动芯片CL2的列首或列尾不是驱动芯片而是电流源模块PCS，则更改成每一帧通讯数据从第一列驱动芯片CL1的列首譬如驱动芯片IC1传递到第二列驱动芯片CL2的列首的电流源模块或可以传递到第二列的驱动芯片CL2的列尾的电流源模块。
参见图21，在替代性的范例中可将每一帧通讯数据从第一列驱动芯片CL1中的列尾驱动芯片ICK传到第二列驱动芯片CL2的列首驱动芯片IC1，每一帧通讯数据从第一列驱动芯片CL1中列尾驱动芯片ICK传到第二列驱动芯片CL2的列尾ICK亦可。此种情况下则第一列驱动芯片CL1中的驱动芯片ICK的信号输出端可设置为通过耦合电容耦合连接到第二列驱动芯片CL2中列首的驱动芯片IC1的信号输入端，或者是通过耦合电容耦合到第二列驱动芯片CL2中列尾的驱动芯片ICK的信号输入端。若第二列驱动芯片的列首或列尾不是驱动芯片而是替代性的电流源模块PCS，则改成每一帧通讯数据从第一列驱动芯片CL1的列尾譬如驱动芯片ICK传递到第二列驱动芯片CL2的列首的电流源模块或可以传递到第二列的驱动芯片CL2的列尾的电流源模块。当然也允许每一帧通讯数据从第二列驱动芯片CL2反向地传递到第一列驱动芯片CL1。
参见图21，显示***或独立像素点之通讯数据GSD均按帧送显则每一帧通讯数据以发给电流源模块PCS的电流调节数据设定其恒流源的输出电流的大小、每一帧通讯数据以发给驱动电路的恒流调节数据设定其恒流单元提供的恒定电流的大小。本申请中发给驱动电路的恒流调节数据又可称作第一电流调节数据、发给电流源模块PCS的电流调节数据又可称作第二电流调节数据。驱动电路可根据第一电流调节数据来调节驱动电路中恒流单元所提供的恒定电流的大小、电流源模块PCS可根据第二电流调节数据调节电流源模块中可编程式的恒流源的输出电流的大小。同一帧通讯数据条件下设定第一电流调节数据和第二电流调节数据时，较佳的应该在每一帧通讯数据中以发给驱动装置的第一电流调节数据设定恒流单元提供的恒定电流的大小、以发给电流源模块的第二电流调节数据设定恒流源的输出电流的大小，设定第一电流调节数据和第二电流调节数据时，限定任意一路发光二极管所流过的电流不超过电流源模块中恒流源的输出电流。
参见图21，以第一至第三路发光二极管LED1-LED3为例。在同一帧通讯数据当中主张将分配给电流源模块PCS的电流调节数据用于设定电流源模块PCS之恒流源产生的输出电流IT、分配给驱动电路的恒流调节数据用于设定恒流单元CC1-CC3它们各自提供的恒定电流I1-I3的值。第一至第三路发光二极管LED1-LED3在驱动电路的驱动之下它们各自分别流过的电流记作I1和I2及I3。那么在设计第一电流调节数据和第二电流调节数据时应要求LED1-LED3这三者各自流过的电流I1或I2或I3不超过电流源模块之恒流源的输出电流IT。这适用于单个驱动电路及单个电流源模块的组合点光源的实施例也适用于以列为基本单位所配置的诸多驱动电路和电流源模块的实施例。鉴于多路脉宽调制信号执行或非逻辑运算的结果视为与多路发光二极管LED1-LED3并联的一个旁路模块的控制信号DX，控制信号DX为有效逻辑值时使旁路模块导通并实施分流。已知旁路模块分流时的分流电流由恒流单元例如图9-10的CC1或图11的CC5确定。设定第一和第二电流调节数据时，限定流经旁路模块的分流电流或曰分流值不超过电流源模块中恒流源的输出电流，也即图9-10中流过电阻RX或LED5的由CC1提供的分流电流不超过恒流源的输出电流IT，或者是图11当中流过电阻RX的由CC5提供的分流电流不超过恒流源的输出电流IT。考虑到恒流单元CC1和CC5提供的电流允许驱动电路通过接收的通讯数据来在线修改，所以限定分流电流不超过恒流源的输出电流很容易实现。
参见图21，和前文相同的部分是同样也在向驱动电路供电的线路上设置了带有恒流源的电流源模块PCS并用于将驱动电路的总输入电流维持在预设值，恒流源的输出电流也即电流源模块PCS的输出电流流向每个驱动电路，每个驱动电路的总输入电流等于电流源模块流出的输出电流。但是却以输出电流固定的模式设置恒流源来替代之前以输出电流可调的模式设置可编程式的恒流源。此种情况下电流源模块PCS可以不使用解码和数据转发功能，电流源模块PCS的恒流源提供的输出电流是固定的而无须具备可编程性但仍能钳制驱动电路的总输入电流。为了以示区别不至于造成术语的混淆，可定义驱动电路之恒流单元为第一恒流模块及定义电流源模块PCS之恒流源为第二恒流模块、可定义发给驱动电路的恒流调节数据为第一电流调节数据、定义发给电流源模块PCS的电流调节数据为第二电流调节数据，该定义适用于本申请的上下文内容。另外还可以观察到显示***之第一列驱动芯片CL1与第二列驱动芯片CL2两列驱动电路各自使用到的电流源模块的数量是允许存在差异的，当然使用相同数量的电流源模块也可以，只不过当不同列的供电电压存在差异时便可引入不同数量的电流源模块来平衡这种电压差异。提供电源的供电线路存在分布寄生电阻并进一步导致不同的列的供电电压略有不同，供电电压较大的列采用数量多的电流源模块而供电电压较小的列采用数量少的电流源模块，即所谓的引入不同数量的电流源模块来平衡这种不同列之间的供电电压差异。
以上通过说明和附图的内容，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言阅读上述说明后，各种变化和修正无疑将显而易见。因此所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种驱动装置，驱动发光二极管，其特征在于，包括：
脉宽调制模块，其根据发光二极管所匹配的灰度数据来形成相应的脉宽调制信号；
脉宽调制信号用于驱动该发光二极管进行显示控制；
脉宽调制模块配置有一个计数器和一个数据比较器；
由时钟信号触发所述计数器进行计数并得到计数值；
计数值按照权重从低到高的规则重新排序，得到倒序数据；
脉宽调制模块将灰度数据和该倒序数据送入数据比较器进行比较：
在该倒序数据低于灰度数据时脉宽调制信号具有有效逻辑值。
2.根据权利要求1所述的驱动装置，其特征在于：
具有多个脉宽调制模块，每个脉宽调制模块根据与其配对的一路发光二极管所匹配的灰度数据来形成相应的一路脉宽调制信号，多路发光二极管对应着多路脉宽调制信号；
还包括：
恒流单元，每一路恒流单元均和一路发光二极管设为串联；
任意一路发光二极管是否流过与其串联的恒流单元所提供的恒定电流，受控于与该任意一路发光二极管相对应的一路脉宽调制信号；
各路脉宽调制信号共有的循环周期被分割成多个子时间段，每路脉宽调制信号的有效逻辑值分布在相应的一个子时间段内，在循环周期内多路发光二极管被分时依次点亮；
每一个子时间段分配有一个时钟信号及每一个子时间段的时钟信号个数为预设值；
以时钟计数的方式，根据每一个子时间段所分配的时钟信号以及时钟信号的个数来确定每一个子时间段的时间长度；
为每个循环周期的多个子时间段所分配的多个时钟信号的频率设为相同或者不同。
3.根据权利要求2所述的驱动装置，其特征在于：
多个脉宽调制模块配置有一个计数器，计数器输出的多位计数数据包括指定的高位数据和指定的低位数据，由指定的高位数据的位数确定每个循环周期内子时间段的数目；
每一个子时间段的时间长度由与其相配的时钟信号触发计数器进行计数，由该指定的低位数据的位数确定每一个子时间段内关于时钟信号个数的预设值。
4.根据权利要求3所述的驱动装置，其特征在于：
设该指定的高位数据的位数Z和该指定的低位数据的位数F均为大于零的自然数；
则每个循环周期内子时间段的数目不超过2Z以及每个子时间段内的该预设值为2F。
5.根据权利要求3所述的驱动装置，其特征在于：
所述的计数器配置有一个数据选择器，为多个子时间段分配的多个时钟信号输入到数据选择器的多个数据输入端，该指定的高位数据视为数据选择器的通道选择信号；
在每个循环周期内，该指定的低位数据每次计数计满后都会触发该指定的高位数据进位一次，进而触发数据选择器切换输出不同的时钟信号；
不同的通道选择信号映射着数据选择器输出的不同时钟信号，藉此为每一个子时间段分配一个时钟信号并用于触发计数器进行计数。
6.根据权利要求2所述的驱动装置，其特征在于：
包括与多路发光二极管并联的分流模块，用于对供给驱动装置的输入电压进行稳压；
包括接收输入电压的电源输入端及电势参照端，每路发光二极管和一路恒流单元串联耦合在电源输入端与电势参照端之间，分流模块亦耦合在电源输入端与电势参照端之间；
分流模块包括可调并联型电压基准电路，其阴极通过电阻或不通过电阻耦合至电源输入端以及其阳极耦合至电势参照端，电源输入端和电势参照端之间设有电阻分压器；
可调并联型电压基准电路的参考端耦合到电阻分压器的分压节点处。
7.根据权利要求2所述的驱动装置，其特征在于：
设有与多路发光二极管并联的旁路模块，多路脉宽调制信号执行或非逻辑运算得到的结果视为旁路模块的一个控制信号，控制信号出现有效逻辑值时触发旁路模块对驱动装置的总输入电流实施分流。
8.根据权利要求7所述的驱动装置，其特征在于：
旁路模块具有的负载和一路恒流单元设为串联；
每路发光二极管、负载各自均配备有恒流单元，任意一路发光二极管对应的脉宽调制信号出现有效逻辑值时则它所串联的恒流单元被启用、控制信号出现有效逻辑值时则负载串联的恒流单元被启用；或者
多路发光二极管、负载共用一公共的恒流单元，任意一路发光二极管对应的脉宽调制信号出现有效逻辑值时则它切换到与该公共的恒流单元串联、控制信号出现有效逻辑值时则负载切换到与该公共的恒流单元串联。
9.根据权利要求2所述的驱动装置，其特征在于：
在向驱动装置供电的线路上设置带有恒流源的电流源模块，用于将驱动装置的总输入电流维持在预定值；
以输出电流固定的模式设置恒流源或以输出电流可调的模式设置可编程式的恒流源。
10.根据权利要求2所述的驱动装置，其特征在于：
每路脉宽调制信号在相应的一个子时间段内的有效逻辑值以连续的方式布置；或者
每路脉宽调制信号在相应的一个子时间段内的有效逻辑值以分散的方式布置。
CN202111025175.4A 2019-08-14 2019-08-14 驱动装置、显示控制芯片及显示设备、显示控制方法 Active CN113707078B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111025175.4A CN113707078B (zh) 2019-08-14 2019-08-14 驱动装置、显示控制芯片及显示设备、显示控制方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910749350.0A CN112397015B (zh) 2019-08-14 2019-08-14 驱动装置、显示控制芯片及显示设备、显示控制方法
CN202111025175.4A CN113707078B (zh) 2019-08-14 2019-08-14 驱动装置、显示控制芯片及显示设备、显示控制方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910749350.0A Division CN112397015B (zh) 2019-08-14 2019-08-14 驱动装置、显示控制芯片及显示设备、显示控制方法

Publications (2)

Publication Number Publication Date
CN113707078A true CN113707078A (zh) 2021-11-26
CN113707078B CN113707078B (zh) 2024-02-27

Family

ID=74601386

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111025175.4A Active CN113707078B (zh) 2019-08-14 2019-08-14 驱动装置、显示控制芯片及显示设备、显示控制方法
CN201910749350.0A Active CN112397015B (zh) 2019-08-14 2019-08-14 驱动装置、显示控制芯片及显示设备、显示控制方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910749350.0A Active CN112397015B (zh) 2019-08-14 2019-08-14 驱动装置、显示控制芯片及显示设备、显示控制方法

Country Status (1)

Country Link
CN (2) CN113707078B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024114200A1 (zh) * 2022-12-01 2024-06-06 深圳市恒运昌真空技术股份有限公司 一种脉冲信号处理方法、装置及匹配电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI714392B (zh) * 2019-12-13 2020-12-21 點晶科技股份有限公司 移動裝置的顯示模組調整方法以及發光二極體陣列驅動系統
CN113207209B (zh) * 2021-04-30 2022-08-30 深圳市美矽微半导体有限公司 一种单线级联电路的数据传输方法及led芯片级联***
CN113692088A (zh) * 2021-08-13 2021-11-23 广州腾龙健康实业股份有限公司 一种led灯***及其降低瞬时功率的led灯控制方法
CN115424594B (zh) * 2022-09-16 2023-03-28 北京显芯科技有限公司 数据传输方法和控制器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070076019A1 (en) * 2005-09-30 2007-04-05 Randall Martin J Modulating images for display
CN101114440A (zh) * 2007-08-27 2008-01-30 重庆大学 户外全彩led大屏幕显示屏的自动亮度控制装置及方法
CN102157130A (zh) * 2011-04-14 2011-08-17 苏州和迈微电子科技有限公司 Led驱动集成电路的脉冲宽度调制方法
CN102193191A (zh) * 2010-03-11 2011-09-21 株式会社理光 像素时钟生成器件和成像装置
JP2012186441A (ja) * 2011-02-14 2012-09-27 New Japan Radio Co Ltd Ｌｅｄ駆動方法およびｌｅｄ駆動回路
CN103347337A (zh) * 2013-07-02 2013-10-09 苏州和迈微电子技术有限公司 一种led驱动集成电路的脉冲宽度调制方法
CN104159355A (zh) * 2014-06-13 2014-11-19 矽力杰半导体技术(杭州)有限公司 Led驱动电路及其控制电路以及控制方法
WO2014187004A1 (zh) * 2013-05-20 2014-11-27 深圳市华星光电技术有限公司 一种led背光驱动电路、背光模组和液晶显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150061522A1 (en) * 2013-08-27 2015-03-05 Texas Instruments Incorporated Method and apparatus for calculating an average value of an inaccessible current from an acessible current
JP6681550B2 (ja) * 2014-09-30 2020-04-15 パナソニックＩｐマネジメント株式会社 点灯装置
CN107507557B (zh) * 2016-06-14 2019-10-11 深圳市富满电子集团股份有限公司 一种led驱动脉冲宽度分割方法及***
CN106251806B (zh) * 2016-09-29 2019-04-02 北京集创北方科技股份有限公司 Led显示装置及其驱动方法
CN109147653B (zh) * 2018-10-09 2020-04-10 中国电子科技集团公司第五十八研究所 一种led驱动芯片显示控制os-pwm方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070076019A1 (en) * 2005-09-30 2007-04-05 Randall Martin J Modulating images for display
CN101114440A (zh) * 2007-08-27 2008-01-30 重庆大学 户外全彩led大屏幕显示屏的自动亮度控制装置及方法
CN102193191A (zh) * 2010-03-11 2011-09-21 株式会社理光 像素时钟生成器件和成像装置
JP2012186441A (ja) * 2011-02-14 2012-09-27 New Japan Radio Co Ltd Ｌｅｄ駆動方法およびｌｅｄ駆動回路
CN102157130A (zh) * 2011-04-14 2011-08-17 苏州和迈微电子科技有限公司 Led驱动集成电路的脉冲宽度调制方法
WO2014187004A1 (zh) * 2013-05-20 2014-11-27 深圳市华星光电技术有限公司 一种led背光驱动电路、背光模组和液晶显示装置
CN103347337A (zh) * 2013-07-02 2013-10-09 苏州和迈微电子技术有限公司 一种led驱动集成电路的脉冲宽度调制方法
CN104159355A (zh) * 2014-06-13 2014-11-19 矽力杰半导体技术(杭州)有限公司 Led驱动电路及其控制电路以及控制方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024114200A1 (zh) * 2022-12-01 2024-06-06 深圳市恒运昌真空技术股份有限公司 一种脉冲信号处理方法、装置及匹配电路

Also Published As

Publication number Publication date
CN112397015A (zh) 2021-02-23
CN112397015B (zh) 2021-12-14
CN113707078B (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
CN110191539B (zh) 驱动电路、驱动芯片及显示***、显示方法
CN112397015B (zh) 驱动装置、显示控制芯片及显示设备、显示控制方法
CN211457461U (zh) 发光二极管驱动芯片
TWI697883B (zh) 顯示系統及其驅動電路
KR100778487B1 (ko) 변조 회로 및 이것을 사용한 화상 표시 장치와 변조 방법
CN104115564A (zh) 具有嵌入式反馈的串行照明接口
CN213583061U (zh) 一种带地址可任意串并联数字led控制电路
CN102568391A (zh) Pwm信号产生电路和使用pwm信号产生电路的led驱动器电路
GB2452210A (en) Control circuit and method for controlling LEDs
CN110784962B (zh) 级联式照明***和照明方法
CN110868773B (zh) 三基色显示单元、三基色灯珠以及三基色混色方法
TW202036512A (zh) 顯示系統及其共用驅動電路
TWI430710B (zh) 發光二極體之驅動電路及其方法
CN212183780U (zh) 驱动电路及灯具
CN104780653B (zh) 发光元件控制电路及控制方法
GB1585328A (en) Numerical displays
CN102157130A (zh) Led驱动集成电路的脉冲宽度调制方法
CN111010763B (zh) 一种大功率led恒流驱动装置的调光方法
CN202454226U (zh) 一种亮度控制电路、芯片及装置
CN113891524A (zh) 支持宽电压输入的驱动电路、驱动芯片及***、方法
US20140111565A1 (en) Display driving circuit and display driving system
CN214381497U (zh) 一种可任意串并的数字led模块
CN213305808U (zh) 一种分体式拨码开关色温调节器及led灯具控制***
US11386834B2 (en) Light-emitting diode (LED) display driver with programmable scan line sequence
US9320095B2 (en) Controller system, integrated circuit and method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant