CN113702816A - 一种基于边界扫描的寄存器单元设计方法 - Google Patents

一种基于边界扫描的寄存器单元设计方法 Download PDF

Info

Publication number
CN113702816A
CN113702816A CN202110991352.8A CN202110991352A CN113702816A CN 113702816 A CN113702816 A CN 113702816A CN 202110991352 A CN202110991352 A CN 202110991352A CN 113702816 A CN113702816 A CN 113702816A
Authority
CN
China
Prior art keywords
data
pad
capture
output
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110991352.8A
Other languages
English (en)
Other versions
CN113702816B (zh
Inventor
孙诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202110991352.8A priority Critical patent/CN113702816B/zh
Publication of CN113702816A publication Critical patent/CN113702816A/zh
Application granted granted Critical
Publication of CN113702816B publication Critical patent/CN113702816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及集成电路技术领域，具体涉及一种基于边界扫描的寄存器单元设计方法，在传统边界扫描寄存器单元结构的基础上增加capture_en和update_en信号作为捕获触发器和更新触发器的使能端，本技术方案从复杂的电路结构逐步到最优化电路的过程中，依据门电路的性能参数，尽可能组合出性能最优的门电路，形成优化的bc_2单元；此外，在针对bc_7单元的优化过程中，采取了独立功能数据流分析的方法，将单一电路所要实现的功能逐个拆分，针对每一种功能分析出其数据流通路，最终将各种独立的数据流进行结合，从而舍弃原先电路结构中冗余的信号或电路结构。

Description

一种基于边界扫描的寄存器单元设计方法
技术领域
本发明涉及集成电路技术领域，具体涉及一种基于边界扫描的寄存器单元设计方法。
背景技术
边界扫描，作为一个IEEE（1149.1）或JTAG（Joint Test Action Group）标准，旨在实现对芯片输入输出管脚的可控性和可观测性，进而测试芯片内部逻辑及其互联。
基本的边界扫描链结构包含通用数据端口和测试数据端口，通用数据端口用于外部引脚（PAD）和内部逻辑交互；测试数据端口用于初始测试数据的串行移入以及测试反馈数据的串行移出。
边界扫描寄存器被认为是IEEE 1149.1标准内所有寄存器中最重要的寄存器，放置于被测内核逻辑电路的边界处。寄存器单元会进入外部引脚（PAD）和内核逻辑端口之间，这种机制能够提高内核逻辑输入和输出的可控性及可观测性。图1展示了一个传统的边界扫描寄存器单元结构，其中DataIn和DataOut为通用数据端口，ScanIn和ScanOut为测试数据端口。
发明内容
针对现有技术中存在的不足，本发明提供一种基于边界扫描的寄存器单元设计方法，所要解决的技术问题是如何在传统的边界扫描寄存器单元基础上，根据设计改变信号、门电路数量，来优化BC单元。
为解决上述技术问题，本发明提供的技术方案是：一种基于边界扫描的寄存器单元设计方法，在传统边界扫描寄存器单元结构的基础上增加capture_en和update_en信号作为捕获触发器和更新触发器的使能端；
在仿真模式启动后，测试数据在shift_dr信号和capture_en信号的控制下依次通过每一级的bc_2单元串行移位进入扫描链，捕获的测试数据在update_en信号和mode信号的使能下从数据输出端口输出。当数据输出端口分别连接PAD的OEN和I端时，在OEN数值为0的情况下，可完成输出功能仿真；
在OEN端数值为1的情况下，此时对PAD端口进行赋值，PAD的C端口数值将位于捕获寄存器的D输入端，然后在capture_en信号和shift_dr信号的控制下，处于捕获状态的数据通过每一级bc_2单元的ScanIn和ScanOut端口串行移出扫描链，实现对PAD输出端数据的观测，可完成输入功能仿真。
利用bc_2单元对PAD的双向测试功能，分析出测试模式下输入和输出仿真过程的数据流向，进而将两者进行融合，形成bc_7单元。测试数据移位完成后，bc_2单元中更新的输出数据用于控制对应PAD的OEN端口数值，从而决定对PAD进行输入或输出功能的仿真，后一级的bc_7单元同时实现PAD端口数据和内部逻辑数据的双向通路，从而根据OEN数值进行相应的仿真。
本技术方案所带来的有益效果是：本技术方案从复杂的电路结构逐步到最优化电路的过程中，依据门电路的性能参数，尽可能组合出性能最优的门电路；此外，在针对bc_7单元的优化过程中，采取了独立功能数据流分析的方法，将单一电路所要实现的功能逐个拆分，针对每一种功能分析出其数据流通路，最终将各种独立的数据流进行结合，从而舍弃原先电路结构中冗余的信号或电路结构。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为传统边界扫描寄存器单元结构图；
图2为Synopsys DW系列DW_bc_2单元结构图；
图3为带有低电平有效使能信号D触发器的bc_2单元结构图；
图4为带有4输入多路选择器的bc_2单元结构图；
图5为本发明中优化的bc_2单元结构图；
图6为Synopsys DW系列DW_bc_7单元结构图；
图7为简化结构的bc_7单元结构图；
图8为本发明中输出功能仿真数据流向图；
图9为本发明中输入功能仿真数据流向图；
图10为本发明中优化的bc_7单元结构图；
图11为基于单一的bc_2单元的边界扫描链电路结构图；
图12为基于bc_2与bc_7单元合并的边界扫描链电路结构图；
图13为本发明中优化的边界扫描链电路结构图。
具体实施方式 以下结合附图对本发明的优选实例进行说明，应当理解，此处所描述的优选实例仅用于说明和解释本发明，并不用于限定本发明。
Synopsys DW系列BC单元DW_bc_2如图2所示，在传统边界扫描寄存器单元结构的基础上，增加了两个多路选择器，由capture_en和update_en信号作为各自的选择端，并分别作为捕获触发器和更新触发器的D端输入。
在此基础上，将capture_en控制下的多路选择器和capture_clk控制下的捕获触发器进行合并，形成一个带有低电平有效使能信号的D触发器，也可以将capture_en和shift_dr控制下的两个二输入多路选择器合并为一个四输入多路选择器。上述变形过程分别如图3和图4所示，这两种单元结构即为目前DW系列所出现的两种边界扫描bc_2单元结构。
由此，可以基于最初的DW_bc_2单元，最大限度合并多路选择器和触发器，即将capture_en、update_en控制下的多路选择器分别和capture_clk、update_clk控制下的触发器进行合并，优化之后的电路如图5所示。
为了实现外部引脚（PAD）和内部逻辑双向交互，此处引入另一种Synopsys DW系列BC单元DW_bc_7，如图6所示。
在此基础上处于简化数据通路的目的，可以省略mode2控制下的多路选择器，此种单元结构即为目前DW系列所出现的边界扫描bc_7单元，如图7所示。
在仿真模式中，输出功能和输入功能的仿真数据流向如图8和图9所示，在外部引脚和内部逻辑数据交互通路中，省略中间的冗余逻辑；仿真模式依据图中的数据通路，实现在同一边界扫描寄存器单元中对双向数据流的控制和观测，优化后的bc_7单元电路如图10所示。
现阶段所使用的两种边界扫描链电路结构设计分别基于单一的bc_2单元和bc_2与bc_7单元的合并。前者的电路结构如图11所示。在仿真模式启动后，测试数据在shift_dr信号和capture_en信号的控制下依次通过每一级的bc_2单元串行移位进入扫描链，捕获的测试数据在update_en信号和mode信号的使能下从数据输出端口输出。当数据输出端口分别连接PAD的OEN和I端时，在OEN数值为0的情况下，可完成输出功能仿真；在OEN端数值为1的情况下，此时对PAD端口进行赋值，PAD的C端口数值将位于捕获寄存器的D输入端，然后在capture_en信号和shift_dr信号的控制下，处于捕获状态的数据通过每一级bc_2单元的ScanIn和ScanOut端口串行移出扫描链，实现对PAD输出端数据的观测，可完成输入功能仿真。
另外一种电路结构的扫描链如图12所示，测试数据移位完成后，bc_2单元中更新的输出数据控制对应PAD的OEN端口数值，从而决定对PAD进行输入或输出功能的仿真。而后一级的bc_7单元可以同时实现PAD端口数据和内部逻辑数据的双向通路。
根据此前的BC单元优化分析，bc_7单元由PAD的OEN端口控制的多路选择器选择信号可以被忽略，因此结合优化的bc_2和bc_7单元，最终优化之后的边界扫描链电路如图13所示。
本技术方案从复杂的电路结构逐步到最优化电路的过程中，依据门电路的性能参数，尽可能组合出性能最优的门电路；此外，在针对bc_7单元的优化过程中，采取了独立功能数据流分析的方法，将单一电路所要实现的功能逐个拆分，针对每一种功能分析出其数据流通路，最终将各种独立的数据流进行结合，从而舍弃原先电路结构中冗余的信号或电路结构。
最后应说明的是：以上所述仅为本发明的优选实例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种基于边界扫描的寄存器单元设计方法，其特征在于，在传统边界扫描寄存器单元结构的基础上增加capture_en和update_en信号作为捕获触发器和更新触发器的使能端；
在仿真模式启动后，测试数据在shift_dr信号和capture_en信号的控制下依次通过每一级的bc_2单元串行移位进入扫描链，捕获的测试数据在update_en信号和mode信号的使能下从数据输出端口输出；当数据输出端口分别连接PAD的OEN和I端时，在OEN数值为0的情况下，可完成输出功能仿真；
在OEN端数值为1的情况下，此时对PAD端口进行赋值，PAD的C端口数值将位于捕获寄存器的D输入端，然后在capture_en信号和shift_dr信号的控制下，处于捕获状态的数据通过每一级bc_2单元的ScanIn和ScanOut端口串行移出扫描链，实现对PAD输出端数据的观测，可完成输入功能仿真。
2.根据权利要求1所述的一种基于边界扫描的寄存器单元设计方法，其特征在于，利用bc_2单元对PAD的双向测试功能，分析出测试模式下输入和输出仿真过程的数据流向，进而将两者进行融合，形成bc_7单元；
测试数据移位完成后，bc_2单元中更新的输出数据用于控制对应PAD的OEN端口数值，从而决定对PAD进行输入或输出功能的仿真，后一级的bc_7单元同时实现PAD端口数据和内部逻辑数据的双向通路，从而根据OEN数值进行相应的仿真。
CN202110991352.8A 2021-08-26 2021-08-26 一种基于边界扫描的寄存器单元设计方法 Active CN113702816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110991352.8A CN113702816B (zh) 2021-08-26 2021-08-26 一种基于边界扫描的寄存器单元设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110991352.8A CN113702816B (zh) 2021-08-26 2021-08-26 一种基于边界扫描的寄存器单元设计方法

Publications (2)

Publication Number Publication Date
CN113702816A true CN113702816A (zh) 2021-11-26
CN113702816B CN113702816B (zh) 2024-05-10

Family

ID=78655553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110991352.8A Active CN113702816B (zh) 2021-08-26 2021-08-26 一种基于边界扫描的寄存器单元设计方法

Country Status (1)

Country Link
CN (1) CN113702816B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117272893A (zh) * 2023-11-21 2023-12-22 芯来智融半导体科技(上海)有限公司 芯片信号接收电路及方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141790A (en) * 1997-10-30 2000-10-31 Synopsys, Inc. Instructions signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker
KR20030030519A (ko) * 2001-10-11 2003-04-18 엘지전자 주식회사 프로세서 디버깅을 위한 레지스터 스캔 셀
US6658632B1 (en) * 2000-06-15 2003-12-02 Sun Microsystems, Inc. Boundary scan cell architecture with complete set of operational modes for high performance integrated circuits
US20040098648A1 (en) * 2002-11-14 2004-05-20 Sunter Stephen K. Boundary scan with strobed pad driver enable
CN1501090A (zh) * 2002-09-05 2004-06-02 �����ɷ� 边界扫描设备
KR100669073B1 (ko) * 2005-11-14 2007-01-16 (주)알파칩스 패키지 옵션을 고려한 경계 스캔 방법
CN102419415A (zh) * 2011-08-31 2012-04-18 北京时代民芯科技有限公司 一种基于边界扫描电路的tap接口优化电路
US20140208178A1 (en) * 2010-02-15 2014-07-24 Mentor Graphics Corporation Circuit and Method for Measuring Delays between Edges of Signals of a Circuit
CN110007217A (zh) * 2019-05-22 2019-07-12 哈尔滨工业大学（威海） 一种低功耗边界扫描测试方法
CN110020558A (zh) * 2019-04-09 2019-07-16 长沙理工大学 边界扫描设计环境下一种安全的密码芯片可测试性设计结构
CN111722096A (zh) * 2020-07-01 2020-09-29 无锡中微亿芯有限公司 一种具有内建测试电路的通用结构的硅连接层
CN112526328A (zh) * 2020-10-28 2021-03-19 深圳市紫光同创电子有限公司 边界扫描测试方法
CN112526327A (zh) * 2020-10-28 2021-03-19 深圳市紫光同创电子有限公司 边界扫描测试方法及存储介质
CN112763898A (zh) * 2020-12-22 2021-05-07 中国电子科技集团公司第五十八研究所 一种基于bsc单元特性的***级边界扫描链的集成设计方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141790A (en) * 1997-10-30 2000-10-31 Synopsys, Inc. Instructions signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker
US6658632B1 (en) * 2000-06-15 2003-12-02 Sun Microsystems, Inc. Boundary scan cell architecture with complete set of operational modes for high performance integrated circuits
KR20030030519A (ko) * 2001-10-11 2003-04-18 엘지전자 주식회사 프로세서 디버깅을 위한 레지스터 스캔 셀
CN1501090A (zh) * 2002-09-05 2004-06-02 �����ɷ� 边界扫描设备
US20040098648A1 (en) * 2002-11-14 2004-05-20 Sunter Stephen K. Boundary scan with strobed pad driver enable
KR100669073B1 (ko) * 2005-11-14 2007-01-16 (주)알파칩스 패키지 옵션을 고려한 경계 스캔 방법
US20140208178A1 (en) * 2010-02-15 2014-07-24 Mentor Graphics Corporation Circuit and Method for Measuring Delays between Edges of Signals of a Circuit
CN102419415A (zh) * 2011-08-31 2012-04-18 北京时代民芯科技有限公司 一种基于边界扫描电路的tap接口优化电路
CN110020558A (zh) * 2019-04-09 2019-07-16 长沙理工大学 边界扫描设计环境下一种安全的密码芯片可测试性设计结构
CN110007217A (zh) * 2019-05-22 2019-07-12 哈尔滨工业大学（威海） 一种低功耗边界扫描测试方法
CN111722096A (zh) * 2020-07-01 2020-09-29 无锡中微亿芯有限公司 一种具有内建测试电路的通用结构的硅连接层
CN112526328A (zh) * 2020-10-28 2021-03-19 深圳市紫光同创电子有限公司 边界扫描测试方法
CN112526327A (zh) * 2020-10-28 2021-03-19 深圳市紫光同创电子有限公司 边界扫描测试方法及存储介质
CN112763898A (zh) * 2020-12-22 2021-05-07 中国电子科技集团公司第五十八研究所 一种基于bsc单元特性的***级边界扫描链的集成设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙诚，邵健: ""边界扫描寄存器电路的性能分析和优化设计"", 《电子与封装》, vol. 22, no. 3, 15 March 2022 (2022-03-15), pages 030302 - 1 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117272893A (zh) * 2023-11-21 2023-12-22 芯来智融半导体科技(上海)有限公司 芯片信号接收电路及方法
CN117272893B (zh) * 2023-11-21 2024-03-15 芯来智融半导体科技(上海)有限公司 芯片信号接收电路及方法

Also Published As

Publication number Publication date
CN113702816B (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
US5592493A (en) Serial scan chain architecture for a data processing system and method of operation
KR0156547B1 (ko) 집적 회로용 검사셀
JP3691170B2 (ja) テスト回路
US20080005634A1 (en) Scan chain circuitry that enables scan testing at functional clock speed
EP0822497B1 (en) Boundary scan cell
US7082560B2 (en) Scan capable dual edge-triggered state element for application of combinational and sequential scan test patterns
JP3996055B2 (ja) 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法
US7779322B1 (en) Compacting test responses using X-driven compactor
CN116594692B (zh) 一种基于标准状态机功能扩展的快速配置寄存器方法
CN113702816B (zh) 一种基于边界扫描的寄存器单元设计方法
US20080195991A1 (en) Methods for forming area-efficient scan chains in integrated circuits, and integrated circuits embodying the same
CN104903736A (zh) 用于动态分配扫描测试资源的电路和方法
US7219281B2 (en) Boundary scan of integrated circuits
US20050166109A1 (en) Enhanced JTAG interface
US10288682B2 (en) Integrated electronic device having a test architecture, and test method thereof
Tran et al. Design-for-test approach of an asynchronous network-on-chip architecture and its associated test pattern generation and application
US7761760B2 (en) Integrated circuit and a method for designing a boundary scan super-cell
JP4549701B2 (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
JPH05180911A (ja) Ｊｔａｇアーキテクチャのための回路
US6381720B1 (en) Test circuit and method for system logic
Tran et al. A design-for-test implementation of an asynchronous network-on-chip architecture and its associated test pattern generation and application
US7437635B1 (en) Testing hard-wired IP interface signals using a soft scan chain
KR100571633B1 (ko) 내장된 코아 회로부를 테스트하기 위한 쉬프트 레지스터체인 회로부를 구비한 시스템-온 칩
JP4416469B2 (ja) 半導体集積回路およびその設計方法
US20220187370A1 (en) Circuits And Methods For Configurable Scan Chains

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant