CN113690297B - 氮化物器件及其制备方法 - Google Patents
氮化物器件及其制备方法 Download PDFInfo
- Publication number
- CN113690297B CN113690297B CN202110984217.0A CN202110984217A CN113690297B CN 113690297 B CN113690297 B CN 113690297B CN 202110984217 A CN202110984217 A CN 202110984217A CN 113690297 B CN113690297 B CN 113690297B
- Authority
- CN
- China
- Prior art keywords
- type region
- region
- type
- pad
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- -1 silicon ions Chemical class 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- JLVVSXFLKOJNIY-UHFFFAOYSA-N Magnesium ion Chemical compound [Mg+2] JLVVSXFLKOJNIY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910001425 magnesium ion Inorganic materials 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract 2
- 238000012360 testing method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
- H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种氮化物器件及其制备方法，涉及半导体器件技术领域。该制备方法包括：提供外延结构；通过离子注入在外延结构上形成第一有源区、第二有源区和无源区；通过光刻工艺在第二有源区形成露出外延结构的介质层的第一窗口；通过第一窗口离子注入以在第二有源区内形成N型区；通过光刻工艺在第二有源区形成露出介质层的第二窗口；通过第二窗口在N型区内形成P型区，P型区和N型区串联形成PN结二极管结构；在第一有源区形成源极、栅极和漏极，在无源区形成源极焊盘、栅极焊盘和漏极焊盘；其中，PN结二极管结构的阳极与源极焊盘接触连接、阴极与栅极焊盘接触连接。该制备方法能够提高器件的栅极和源极之间的反向电压的耐受等级。
Description
技术领域
本公开涉及半导体器件技术领域，具体而言，涉及一种氮化物器件及其制备方法。
背景技术
静电放电(Electro-Staticdischarge，ESD)是集成电路芯片与外部物体之间的电荷释放和转移现象。当芯片的外部环境或者芯片内部累积一定量的静电荷时，其通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，就会损坏集成电路，使芯片功能失效。随着半导体行业的发展，特征尺寸的进一步缩小，元件密度越来越大，电子元器件遭受静电损伤的可能性也越来越大，为了尽量避免静电对集成电路的损坏，静电释放防护设计在提高产品的可靠性和良率方面就显得非常重要。
尤其对于氮化物射频器件而言，因其采用的SiC衬底为高绝缘型衬底，所以在工艺过程中产生的静电无法快速耗散掉；同时，通过ESD-HBM测试发现，氮化物射频器件所能承受的栅源反向电压的等级最低。因此，如何提高氮化物射频器件的栅源反向电压的耐受等级，以提高器件的ESD防护能力成为了目前亟待解决的技术难题。
发明内容
本发明的目的在于提供一种氮化物器件及其制备方法，其能够提高器件的栅极和源极之间的反向电压的耐受等级，从而提高器件的ESD防护能力。
本公开的实施例是这样实现的：
本公开的一方面，提供一种氮化物器件的制备方法，该氮化物器件的制备方法包括：提供外延结构，外延结构包括衬底和依次形成于衬底上的缓冲层、沟道层、势垒层和介质层；通过离子注入在外延结构上形成第一有源区、第二有源区和位于第一有源区和第二有源区之外的无源区，其中，无源区具有源极焊盘区域和栅极焊盘区域，第二有源区位于源极焊盘区域和栅极焊盘区域之间；在介质层上涂覆第一光刻胶层；曝光、显影第一光刻胶层，以在第二有源区形成露出介质层的第一窗口；通过第一窗口离子注入以在第二有源区内形成N型区；在露出的介质层上涂覆第二光刻胶层，并曝光、显影第二光刻胶层，以在第二有源区形成露出介质层的第二窗口；通过第二窗口在N型区内形成P型区，其中，P型区的深度大于或等于N型区的深度，且P型区和N型区沿第一方向排布，P型区沿第二方向的长度与N型区沿第二方向的长度相同，P型区与N型区沿第一方向组成PN结二极管结构，第一方向为源极焊盘区域和栅极焊盘区域的连线方向，第二方向分别与第一方向以及衬底和缓冲层的层叠方向垂直；在第一有源区形成源极、栅极和漏极，在无源区形成与源极金属互连的源极焊盘、与栅极金属互连的栅极焊盘和与漏极金属互连的漏极焊盘；其中，PN结二极管结构的阳极与源极焊盘接触连接，PN结二极管结构的阴极与栅极焊盘接触连接。该氮化物器件的制备方法能够提高器件的栅极和源极之间的反向电压的耐受等级，从而提高器件的ESD防护能力。
可选地，通过第二窗口在N型区内形成P型区，包括：通过第二窗口离子注入以在N型区内形成P型区。
可选地，P型区的掺杂离子为镁离子。
可选地，通过第二窗口在N型区内形成P型区，包括：通过第二窗口依次刻蚀介质层和N型区，以在N型区内形成第三窗口，第三窗口位于N型区靠近源极焊盘的一侧，且第三窗口的深度大于或等于N型区的深度；通过二次GaN外延工艺在第三窗口内形成P型区。
可选地，N型区和P型区均包括至少两个，其中，N型区和P型区呈交替排布以形成串联连接的至少两个PN结二极管结构。
可选地，N型区的掺杂离子为硅离子。
可选地，N型区和P型区的深度等于或大于势垒层的厚度。
可选地，N型区的掺杂浓度在1017cm-3至1022cm-3之间，P型区的掺杂浓度为1017cm-3至1023cm-3之间。
本公开的另一方面，提供一种氮化物器件，该氮化物器件包括衬底、形成于衬底上的缓冲层、形成于缓冲层上的沟道层、形成于沟道层上的势垒层以及形成于势垒层上的介质层；氮化物器件具有第一有源区、第二有源区和位于第一有源区和第二有源区之外的无源区，氮化物器件还包括位于有源区的源极、栅极和漏极，以及形成于无源区的与源极金属互连的源极焊盘、与栅极金属互连的栅极焊盘和与漏极金属互连的漏极焊盘；其中，在第二有源区位于源极焊盘和栅极焊盘之间，且第二有源区内设有沿源极焊盘和栅极焊盘的连线方向排布的P型区和N型区，P型区与源极焊盘接触连接，N型区与栅极焊盘接触连接，P型区和N型区共同形成能够在栅极焊盘和源极焊盘之间反向导通的PN结二极管结构。
可选地，N型区和P型区的数量相同且均包括至少两个，其中，N型区和P型区交替设置以形成串联连接的至少两个PN结二极管结构。
本公开的有益效果包括：
本申请提供的氮化物器件的制备方法，包括：提供外延结构，外延结构包括衬底和依次形成于衬底上的缓冲层、沟道层、势垒层和介质层；通过离子注入在外延结构上形成第一有源区、第二有源区和位于第一有源区和第二有源区之外的无源区，其中，无源区具有源极焊盘区域和栅极焊盘区域，第二有源区位于源极焊盘区域和栅极焊盘区域之间；在介质层上涂覆第一光刻胶层；曝光、显影第一光刻胶层，以在第二有源区形成露出介质层的第一窗口；通过第一窗口离子注入以在第二有源区内形成N型区；在露出的介质层上涂覆第二光刻胶层，并曝光、显影第二光刻胶层，以在第二有源区形成露出介质层的第二窗口；通过第二窗口在N型区内形成P型区，其中，P型区的深度大于或等于N型区的深度，且P型区和N型区沿第一方向排布，P型区沿第二方向的长度与N型区沿第二方向的长度相同，P型区与N型区沿第一方向组成PN结二极管结构；第一方向为源极焊盘区域和栅极焊盘区域的连线方向，第二方向分别与第一方向以及衬底和缓冲层的层叠方向垂直；在第一有源区形成源极、栅极和漏极，在无源区形成与源极金属互连的源极焊盘、与栅极金属互连的栅极焊盘和与漏极金属互连的漏极焊盘；其中，PN结二极管结构的阳极与源极焊盘接触连接，PN结二极管结构的阴极与栅极焊盘接触连接。这样，在栅极和源极之间进行ESD-HBM测试时，对器件的栅极和源极之间施加反向测试电压，则集成在栅极焊盘和源极焊盘之间的二极管结构可以在测试时导通，从而将瞬间电流导向栅极，进而提高器件的栅极和源极之间的反向电压的耐受等级，从而提高器件的ESD防护能力和器件的可靠性。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的氮化物器件的制备方法的流程示意图之一；
图2为本发明实施例提供的氮化物器件的制备过程示意图之一；
图3为本发明实施例提供的氮化物器件的结构示意图之一；
图4为本发明实施例提供的氮化物器件的制备过程示意图之二；
图5为本发明实施例提供的氮化物器件的制备过程示意图之三；
图6为本发明实施例提供的氮化物器件的制备过程示意图之四；
图7为本发明实施例提供的氮化物器件的结构示意图之二；
图8为本发明实施例提供的氮化物器件的制备过程示意图之五；
图9为本发明实施例提供的氮化物器件的制备过程示意图之六；
图10为本发明实施例提供的氮化物器件的制备方法的流程示意图之二。
图标：10-衬底；20-缓冲层；30-沟道层；40-势垒层；50-介质层；A1-第一有源区；A2-第二有源区；B-无源区；61-第一光刻胶层；611-第一窗口；62-第二光刻胶层；621-第二窗口；70-N型区；71-第三窗口；80-P型区；91-源极；92-栅极；93-漏极；94-源极焊盘；95-栅极焊盘；96-漏极焊盘；97-PN结二极管结构；98-外延结构。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一”、“一个”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外界定，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样界定。
请参照图1，本实施例提供了一种氮化物器件的制备方法，该氮化物器件的制备方法包括以下步骤：
S100、提供外延结构98，该外延结构98包括衬底10和依次形成于衬底10上的缓冲层20、沟道层30、势垒层40和介质层50。
其中，请结合参照图2所示，缓冲层20、沟道层30、势垒层40和介质层50依次形成于衬底10上，以形成如图2所示的堆叠结构。需要说明的是，本申请对衬底10的材质不做限制，示例地，其可以是碳化硅衬底10等。可选地，沟道层30的材质可以为氮化镓；势垒层40的材质可以为氮化铝镓；介质层50的材质可以为氮化硅。当然，上述材质仅为本申请给出的示例，不应当被看做是对本申请的限制或者对本申请的可实现的方案的唯一支持。
S200、通过离子注入在外延结构98上形成第一有源区A1、第二有源区A2和位于第一有源区A1和第二有源区A2之外的无源区B，其中，无源区B具有源极焊盘区域和栅极焊盘区域，第二有源区A2位于源极焊盘区域和栅极焊盘区域之间。
在本实施例中，第一有源区A1、第二有源区A2和无源区B在衬底10上的正投影无交叠区域。第一有源区A1和第二有源区A2是呈间隔设置的，无源区B可以将第一有源区A1和第二有源区A2隔离开来，如图3所示。在本实施例中，无源区B具有源极焊盘区域、栅极焊盘区域和漏极焊盘区域，其中，源极焊盘区域用于在后期制备源极焊盘94、栅极焊盘区域用于在后期制备栅极焊盘95、漏极焊盘区域用于在后期制备漏极焊盘96，第二有源区A2位于源极焊盘区域和栅极焊盘区域之间，这样，在氮化物器件制备完成之后第二有源区A2则位于源极焊盘94和栅极焊盘95之间。
另外，需要说明的是，第一有源区A1、第二有源区A2和无源区B的界定划分，可以通过离子注入以形成隔离区来实现，即通过在第一有源区A1和无源区B之间进行离子注入以形成隔离区，通过在第二有源区A2和无源区B之间进行离子注入以形成隔离区。
其中，第一有源区A1用于在后续步骤中制作源极91、栅极92和漏极93；第二有源区A2用于在后续步骤中制备二级管结构；无源区B用于在后续步骤中形成源极焊盘94、栅极焊盘95和漏极焊盘96。
还有，在本实施例中，上述第一有源区A1和第二有源区A2的面积，本领域技术人员可以根据所需形成的PN结二极管结构97的大小等实际情况而定，本申请不做限制。
S300、在介质层50上涂覆第一光刻胶层61。
S400、曝光、显影第一光刻胶层61，以在第二有源区A2形成露出介质层50的第一窗口611。
其中，在步骤S300中第一光刻胶层61覆盖介质层50的整个上表面。在步骤S400中，通过曝光、显影工艺在第一光刻胶层61上形成的第一窗口611(请参照图4所示)用于在后续步骤中通过该窗口形成PN结二极管结构97。其中，该第一窗口611的大小本申请不做限制，本领域技术人员可以根据所需制备的PN结二极管结构97的尺寸确定。
S500、通过第一窗口611离子注入以在第二有源区A2内形成N型区70。
可选地，在本实施例中，N型区70的掺杂离子为硅离子，即通过注入硅离子以在第二有源区A2内形成N型区70，如图4所示。应理解，硅离子仅为本申请提供的一种示例，并非是对注入第二有源区A2内以形成N型区70的特定离子的唯一限制。
S600、在露出的介质层50上涂覆第二光刻胶层62，并曝光、显影第二光刻胶层62，以在第二有源区A2形成露出介质层50的第二窗口621，如图6或图8所示。
需要说明的是，在执行步骤S600之前可以先去除完成步骤S500之后剩余的第一光刻胶层61，然后在介质层50的上表面整面形成第二光刻胶层62，如图5所示；也可以无需去除完成步骤S500之后剩余的第一光刻胶层61，而在执行步骤S500之后，直接在剩余的第一光刻胶层61上整面形成第二光刻胶层62，从而使得第二光刻胶层62覆盖第一窗口611。
其中，第二窗口621是用于在后续通过其进行离子注入或者二次GaN外延工艺以在第二有源区A2形成P型区80的。第二窗口621的尺寸可以根据所需形成的PN结二极管结构97的P型区80的大小而定。需要说明的是，当PN结二极管结构97包括多个二极管时，则需要在第二光刻胶层62上形成多个间隔设置的第二窗口621，如图6或者图7所示。
S700、通过第二窗口621在N型区70内形成P型区80，其中，P型区80的深度大于或等于N型区70的深度，且P型区80和N型区70沿第一方向排布，P型区80沿第二方向的长度与N型区70沿第二方向的长度相同，P型区80和N型区70沿第一方向组成PN结二极管结构97，第一方向为源极焊盘区域和栅极焊盘区域的连线方向，第二方向分别与第一方向以及衬底10和缓冲层20的层叠方向垂直，如图6和图9所示。
其中，上述第一方向为源极焊盘区域和栅极焊盘区域的连线方向，对应至图3中，则为图3所示的竖直方向；第二方向与第一方向垂直，且第二方向与衬底10和缓冲层20的层叠方向垂直，如此，对应至图3中，第二方向则为图3所述的水平方向；对应至图6和图9中，则第二方向为垂直纸面的方向。
需要说明的是，在本实施例中N型区70和P型区80均可以仅位于势垒层40内，也可以自势垒层40延伸至沟道层30内。还有，在一种可选的实施例中，N型区70和P型区80的深度等于或大于势垒层40的厚度(当等于势垒层40的厚度时，则N型区70和P型区80位于势垒层40内；当大于势垒层40的厚度时，则N型区70和P型区80一部分位于势垒层40内、另一部分自势垒层40朝向衬底10的方向延伸)。
另外，在一种可选的实施例中，N型区70的掺杂浓度在1017cm-3至1022cm-3之间，P型区80的掺杂浓度为1017cm-3至1023cm-3之间。
P型区80和N型区70共同形成PN结二极管结构97，在一种可行的实施例中，P型区80位于N型区70内且位于N型区70的一侧，且N型区70的深度与P型区80的深度相等。
可选地，P型区80的掺杂离子为镁离子。当然，在其他的实施例中，本领域技术人员也可以根据需要选择其他可行的离子以掺杂形成P型区80。
另外，在本实施例中，N型区70和P型区80是成对出现的，这样才可以形成PN结二极管结构97。具体地，本申请对N型区70和P型区80的数量不做限定。例如，N型区70和P型区80均只包括一个，则N型区70和P型区80邻接设置；当N型区70和P型区80均包括至少两个时，这时，N型区70和P型区80呈交替排布，如图6、图7和图9所示。这时，相当于在第二有源区A2内形成了多个PN结二极管结构97，多个PN结二极管结构97依次串联以形成呈链式的PN结二极管结构97。需要说明的是，当N型区70和P型区80均包括多个时，则多个N型区70可以是同时形成的，多个P型区80可以是同步形成的。
需要说明的是，本实施例对通过第二窗口621在N型区70内形成P型区80，从而使得P型区80和N型区70共同形成PN结二极管结构97的具体形式不做限制。下文将以离子注入和二次GaN外延的方式进行举例说明。
可选地，在第一种可行的实施例中，上述步骤S700、通过第二窗口621在N型区70内形成P型区80，可以通过以下步骤实现：
通过第二窗口621离子注入以在N型区70内形成P型区80。
如此，便可以得到如图6所示的PN结二极管结构97(图6示出的是PN结二极管结构97的其中一种，即包括多个依次串联的PN结二极管结构97的情况)。可选地，为便于制备，在本实施例中，通常上述P型区80的注入深度与N型区70的注入深度相同。
请参照图10，可选地，在第二种可行的实施例中，上述步骤S700、通过第二窗口621在N型区70内形成P型区80，还可以通过以下步骤实现：
S710、通过第二窗口621依次刻蚀介质层50和N型区70，以在N型区70内形成第三窗口71，第三窗口71位于N型区70靠近源极焊盘94的一侧，且第三窗口71的深度大于或等于N型区70的深度。
请参照图9所示，第三窗口71位于N型区70内，且第三窗口71位于一个N型区70的一侧。当P型区80的数量大于1时，则第三窗口71的数量与P型区80的数量相同。此时，多个第三窗口71可以将N型区70分割成多个(第三窗口71的数量和被分割的N型区70的数量相同)。该步骤S623形成的第三窗口71即为后续用于形成P型区80的区域。
S720、通过二次GaN外延工艺在第三窗口71内形成P型区80。
这样，P型区80便填充于第三窗口71，从而与N型区70之间接触连接，以形成PN结二极管结构97。
S800、在第一有源区A1形成源极91、栅极92和漏极93，在无源区B形成与源极91金属互连的源极焊盘94、与栅极92金属互连的栅极焊盘95和与漏极93金属互连的漏极焊盘96；其中，PN结二极管结构97的阳极与源极焊盘94接触连接，PN结二极管结构97的阴极与栅极焊盘95接触连接，如图3和图7所示。
需要说明的是，当P型区80和N型区70均只包括一个时，此时，P型区80和源极焊盘94互连，N型区70和栅极焊盘95互连；当P型区80和N型区70均包括多个时，则形成的链式的PN结二极管结构97的位于阳极端的P型区80(即如图7所示的最右边的P型区80)和源极焊盘94互连，链式的PN结二极管结构97的位于阴极端的N型区70(即如图7所示的最左边的N型区70)和栅极焊盘95互连。
此时，在源极焊盘94和栅极焊盘95之间便可以形成反向串联的PN结二极管结构97。本申请通过在氮化物器件上集成一组栅极92与源极91之间呈反向偏置的PN结二极管结构97，这样，通过调整PN结二极管结构97的导通电压，可以保证器件在栅极92和源极91之间进行反向ESD测试时使得PN结二极管结构97导通，从而将瞬间电流通过该PN结二极管结构97导向栅极92，从而保护器件，提高器件的可靠性。
综上，本申请提供的氮化物器件的制备方法，包括：提供外延结构98，该外延结构98包括衬底10和依次形成于衬底10上的缓冲层20、沟道层30、势垒层40和介质层50；通过离子注入在外延结构98上形成第一有源区A1、第二有源区A2和位于第一有源区A1和第二有源区A2之外的无源区B，其中，无源区B具有源极焊盘区域和栅极焊盘区域，第二有源区A2位于源极焊盘区域和栅极焊盘区域之间；在介质层50上涂覆第一光刻胶层61；曝光、显影第一光刻胶层61，以在第二有源区A2形成露出介质层50的第一窗口611；通过第一窗口611离子注入以在第二有源区A2内形成N型区70；在露出的介质层50上涂覆第二光刻胶层62，并曝光、显影第二光刻胶层62，以在第二有源区A2形成露出介质层50的第二窗口621；通过第二窗口621在N型区70内形成P型区80，其中，P型区80的深度大于或等于N型区70的深度，且P型区80和N型区70沿第一方向排布，P型区80沿第二方向的长度与N型区70沿第二方向的长度相同，P型区80与N型区70沿第一方向组成PN结二极管结构97，第一方向为源极焊盘区域和栅极焊盘区域的连线方向，第二方向分别与第一方向以及衬底10和缓冲层20的层叠方向垂直；在第一有源区A1形成源极91、栅极92和漏极93，在无源区B形成与源极91金属互连的源极焊盘94、与栅极92金属互连的栅极焊盘95和与漏极93金属互连的漏极焊盘96；其中，PN结二极管结构97的阳极与源极焊盘94接触连接，PN结二极管结构97的阴极与栅极焊盘95接触连接。这样，在栅极92和源极91之间进行ESD-HBM测试时，对器件的栅极92和源极91之间施加反向测试电压，则集成在栅极焊盘95和源极焊盘94之间的PN结二极管结构97可以在测试时导通，从而将瞬间电流导向栅极92，进而提高器件的栅极92和源极91之间的反向电压的耐受等级，从而提高器件的ESD防护能力和器件的可靠性。
请参照图3，本公开的另一方面，提供一种氮化物器件，该氮化物器件包括衬底10、形成于衬底10上的缓冲层20、形成于缓冲层20上的沟道层30、形成于沟道层30上的势垒层40以及形成于势垒层40上的介质层50；氮化物器件具有第一有源区A1、第二有源区A2和位于第一有源区A1和第二有源区A2之外的无源区B，氮化物器件还包括位于有源区的源极91、栅极92和漏极93，以及形成于无源区B的与源极91金属互连的源极焊盘94、与栅极92金属互连的栅极焊盘95和与漏极93金属互连的漏极焊盘96；其中，第二有源区A2位于源极焊盘94和栅极焊盘95之间，且第二有源区A2内设有沿源极焊盘94和栅极焊盘95的连线方向排布的P型区80和N型区70，P型区80与源极焊盘94接触连接，N型区70与栅极焊盘95接触连接，P型区80和N型区70共同形成能够在栅极焊盘95和源极焊盘94之间反向导通的PN结二极管结构97。
本申请由于在栅极焊盘95和源极焊盘94之间设置了电气连接的PN结二极管结构97，如此，在进行ESD-HBM测试时，对器件的栅极92和源极91之间施加反向测试电压，则集成在栅极焊盘95和源极焊盘94之间的PN结二极管结构97可以在测试时导通，从而将瞬间电流导向栅极92，进而提高器件的栅极92和源极91之间的反向电压的耐受等级，从而提高器件的ESD防护能力和器件的可靠性。由于前文已经对该氮化物器件的各层级关系以及PN结二极管结构97的各种形式已经做了详细阐述，故本申请不再重复说明，在不相矛盾的情况下，前文提到的氮化物器件的制备方法所涉及的所有的特性都可以适用于本申请的氮化物器件中。
可选地，N型区70和P型区80的数量相同且均包括至少两个，其中，N型区70和P型区80呈交替设置以形成串联连接的至少两个PN结二极管结构97。请参见前文氮化物器件的制备方法处的相关描述，该N型区70和P型区80成对出现。当N型区70和P型区80均只包括一个时，则N型区70和栅极焊盘95接触连接，P型区80和源极焊盘94接触连接；当N型区70和P型区80均包括多个时，则如图7所示，最左边的N型区70和栅极焊盘95接触连接，最右边的P型区80和源极焊盘94接触连接。
以上所述仅为本公开的可选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
Claims (10)
1.一种氮化物器件的制备方法，其特征在于，包括：
提供外延结构，所述外延结构包括衬底和依次形成于所述衬底上的缓冲层、沟道层、势垒层和介质层；
通过离子注入在所述外延结构上形成第一有源区、第二有源区和位于所述第一有源区和所述第二有源区之外的无源区，其中，所述无源区具有源极焊盘区域和栅极焊盘区域，所述第二有源区位于所述源极焊盘区域和所述栅极焊盘区域之间；
在所述介质层上涂覆第一光刻胶层；
曝光、显影所述第一光刻胶层，以在所述第二有源区形成露出所述介质层的第一窗口；
通过所述第一窗口离子注入以在所述第二有源区内形成N型区；
在露出的所述介质层上涂覆第二光刻胶层，并曝光、显影所述第二光刻胶层，以在所述第二有源区形成露出所述介质层的第二窗口；
通过所述第二窗口在所述N型区内形成P型区，其中，所述P型区的深度大于或等于所述N型区的深度，且所述P型区和所述N型区沿第一方向排布，所述P型区沿第二方向的长度与所述N型区沿所述第二方向的长度相同，所述P型区与所述N型区沿所述第一方向组成PN结二极管结构，所述P型区与所述N型区成对出现；所述第一方向为所述源极焊盘区域和所述栅极焊盘区域的连线方向，所述第二方向分别与所述第一方向以及所述衬底和所述缓冲层的层叠方向垂直；
在所述第一有源区形成源极、栅极和漏极，在所述无源区形成与所述源极金属互连的源极焊盘、与所述栅极金属互连的栅极焊盘和与所述漏极金属互连的漏极焊盘；其中，所述PN结二极管结构的阳极端的所述P型区与所述源极焊盘接触连接，所述PN结二极管结构的阴极端的所述N型区与所述栅极焊盘接触连接。
2.根据权利要求1所述的氮化物器件的制备方法，其特征在于，所述通过所述第二窗口在所述N型区内形成P型区，包括：
通过所述第二窗口离子注入以在所述N型区内形成P型区。
3.根据权利要求2所述的氮化物器件的制备方法，其特征在于，所述P型区的掺杂离子为镁离子。
4.根据权利要求1所述的氮化物器件的制备方法，其特征在于，所述通过所述第二窗口在所述N型区内形成P型区，包括：
通过所述第二窗口依次刻蚀所述介质层和所述N型区，以在所述N型区内形成第三窗口，所述第三窗口位于所述N型区靠近所述源极焊盘的一侧，且所述第三窗口的深度大于或等于所述N型区的深度；
通过二次GaN外延工艺在所述第三窗口内形成P型区。
5.根据权利要求1至4任意一项所述的氮化物器件的制备方法，其特征在于，所述N型区和所述P型区均包括至少两个，其中，所述N型区和所述P型区呈交替排布以形成串联连接的至少两个所述PN结二极管结构。
6.根据权利要求1所述的氮化物器件的制备方法，其特征在于，所述N型区的掺杂离子为硅离子。
7.根据权利要求1所述的氮化物器件的制备方法，其特征在于，所述N型区和所述P型区的深度等于或大于所述势垒层的厚度。
8.根据权利要求1所述的氮化物器件的制备方法，其特征在于，所述N型区的掺杂浓度在1017cm-3至1022cm-3之间，所述P型区的掺杂浓度为1017cm-3至1023 cm-3之间。
9.一种氮化物器件，其特征在于，包括衬底、形成于所述衬底上的缓冲层、形成于所述缓冲层上的沟道层、形成于所述沟道层上的势垒层以及形成于所述势垒层上的介质层；所述氮化物器件具有第一有源区、第二有源区和位于所述第一有源区和所述第二有源区之外的无源区，所述氮化物器件还包括位于所述第一有源区的源极、栅极和漏极，以及形成于所述无源区的与所述源极金属互连的源极焊盘、与所述栅极金属互连的栅极焊盘和与所述漏极金属互连的漏极焊盘；
其中，所述第二有源区位于所述源极焊盘和所述栅极焊盘之间，且所述第二有源区内设有沿源极焊盘和所述栅极焊盘的连线方向排布的P型区和N型区，所述P型区和所述N型区共同形成能够在所述栅极焊盘和所述源极焊盘之间反向导通的PN结二极管结构，所述P型区与所述N型区成对出现；所述PN结二极管结构的阳极端的所述P型区与所述源极焊盘接触连接，所述PN结二极管结构的阴极端的所述N型区与所述栅极焊盘接触连接。
10.根据权利要求9所述的氮化物器件，其特征在于，所述N型区和所述P型区的数量相同且均包括至少两个，其中，所述N型区和所述P型区交替设置以形成串联连接的至少两个所述PN结二极管结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110984217.0A CN113690297B (zh) | 2021-08-25 | 2021-08-25 | 氮化物器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110984217.0A CN113690297B (zh) | 2021-08-25 | 2021-08-25 | 氮化物器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113690297A CN113690297A (zh) | 2021-11-23 |
| CN113690297B true CN113690297B (zh) | 2023-07-28 |
Family
ID=78582807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110984217.0A Active CN113690297B (zh) | 2021-08-25 | 2021-08-25 | 氮化物器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113690297B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024634A (zh) * | 2016-07-06 | 2016-10-12 | 深圳深爱半导体股份有限公司 | 带静电放电保护二极管结构的功率晶体管及其制造方法 |
| CN107887382A (zh) * | 2016-09-29 | 2018-04-06 | 英飞凌科技德累斯顿有限责任公司 | 半导体器件和用于形成半导体器件的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9418983B2 (en) * | 2012-10-12 | 2016-08-16 | Chengdu Monolithic Power Systems Co., Ltd. | Semiconductor device and associated method for manufacturing |
| EP3686929B1 (en) * | 2019-01-24 | 2023-09-20 | Infineon Technologies Dresden GmbH & Co . KG | Semiconductor die |
-
2021
- 2021-08-25 CN CN202110984217.0A patent/CN113690297B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024634A (zh) * | 2016-07-06 | 2016-10-12 | 深圳深爱半导体股份有限公司 | 带静电放电保护二极管结构的功率晶体管及其制造方法 |
| CN107887382A (zh) * | 2016-09-29 | 2018-04-06 | 英飞凌科技德累斯顿有限责任公司 | 半导体器件和用于形成半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113690297A (zh) | 2021-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9236374B2 (en) | Fin contacted electrostatic discharge (ESD) devices with improved heat distribution | |
| KR101522455B1 (ko) | Ｅｓｄ 보호를 위한 장치 | |
| US20130277744A1 (en) | IO ESD Device and Methods for Forming the Same | |
| US9929137B2 (en) | Method for manufacturing ESD protection device | |
| US9019667B2 (en) | Protection device and related fabrication methods | |
| US8513764B2 (en) | Schottky diode | |
| US10672758B2 (en) | Electrostatic discharge protection structure, method for manufacturing an electrostatic discharge protection structure, and vertical thyristor structure | |
| US6392266B1 (en) | Transient suppressing device and method | |
| CN104465647A (zh) | 堆叠的保护装置及相关制造方法 | |
| US20120261804A1 (en) | Vertical substrate diode, method of manufacture and design structure | |
| US11652167B2 (en) | Semiconductor device having junction termination structure and method of formation | |
| US9543420B2 (en) | Protection device and related fabrication methods | |
| US10957685B2 (en) | Multi-trench semiconductor device and method of manufacture thereof | |
| US10163892B2 (en) | Silicon controlled rectifiers (SCR), methods of manufacture and design structures | |
| US20230420447A1 (en) | Fin-based and bipolar electrostatic discharge devices | |
| CN113690297B (zh) | 氮化物器件及其制备方法 | |
| US9831327B2 (en) | Electrostatic discharge protection devices and methods of forming the same | |
| US7436003B2 (en) | Vertical thyristor for ESD protection and a method of fabricating a vertical thyristor for ESD protection | |
| US6905924B2 (en) | Diode structure for SOI circuits | |
| CN114050180B (zh) | 对称的可控硅结构及其制造方法 | |
| CN114023737B (zh) | 一种基于电源管理的静电防护芯片及其制备方法 | |
| TWI831638B (zh) | 靜電放電保護裝置 | |
| CN114093937B (zh) | 一种双极晶体管及其制备方法 | |
| US20230395714A1 (en) | Protection device structures with a discontinuous isolation well | |
| CN116913912A (zh) | 包括可控硅整流器的静电放电保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |