CN113656340A - I2c总线的通信控制方法、***和装置 - Google Patents

I2c总线的通信控制方法、***和装置 Download PDF

Info

Publication number
CN113656340A
CN113656340A CN202110959742.7A CN202110959742A CN113656340A CN 113656340 A CN113656340 A CN 113656340A CN 202110959742 A CN202110959742 A CN 202110959742A CN 113656340 A CN113656340 A CN 113656340A
Authority
CN
China
Prior art keywords
clock signal
state
low level
preset time
high impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110959742.7A
Other languages
English (en)
Inventor
卢亮
李进
宁健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Yep Telecommunication Technology Co Ltd
Original Assignee
Xian Yep Telecommunication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Yep Telecommunication Technology Co Ltd filed Critical Xian Yep Telecommunication Technology Co Ltd
Priority to CN202110959742.7A priority Critical patent/CN113656340A/zh
Priority to PCT/CN2021/128509 priority patent/WO2023019753A1/zh
Publication of CN113656340A publication Critical patent/CN113656340A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请提供一种I2C总线的通信控制方法、***和装置，该方法包括：若监测到主设备对应的第一时钟信号的下降沿，则将第一时钟信号和从设备对应的第二时钟信号设置为低电平；在第一预设时长后，将第二时钟信号由低电平转换为高阻态，并监测第二时钟信号的状态；根据第二时钟信号的状态控制第一时钟信号的状态。通过该方法在I2C透传情况下，能够根据从设备的时钟信号控制主设备的时钟信号，避免从设备触发时钟延展时，主设备和从设备通信失败，提高数据传输的稳定性和有效性。

Description

I2C总线的通信控制方法、***和装置
技术领域
本申请实施例涉及通信技术领域，尤其涉及一种I2C总线的通信控制方法、***和装置。
背景技术
集成电路总线(Inter-Integrated Circuit，I2C)是一种常见的串行通信总线。I2C串行总线一般有两根信号线，一根是双向的数据线，另一根是时钟线。控制总线数据传送的设备称为主设备，接收主设备命令的设备称为从设备。主设备能够通过时钟线输出电路发送时钟信号，并根据时钟信号的电平，决定什么时候发送控制指令。从设备通常按照总线上的时钟信号发出或接收数据线上的信号，还可以向时钟线发出低电平信号，拉低时钟信号，以延长总线时钟信号周期。从设备拉低时钟信号的过程，称为时钟延展。
然而，在I2C透传情况下，由于主设备和从设备没有直连，当从设备发起时钟延展时，主设备无法响应时钟延展，暂停数据传输，如果此时主设备仍向从设备发送指令，从设备将可能无法及时响应该指令，导致通信失败。
发明内容
本申请提供一种I2C总线的通信控制方法、***和装置，在I2C透传情况下，能够根据从设备的时钟信号控制主设备的时钟信号，避免从设备触发时钟延展时，主设备和从设备通信失败，提高数据传输的稳定性和有效性。
第一方面，本申请提供一种I2C总线的通信控制方法，该方法包括：若监测到主设备对应的第一时钟信号的下降沿，则将第一时钟信号和从设备对应的第二时钟信号设置为低电平；在第一预设时长后，将第二时钟信号由低电平转换为高阻态，并监测第二时钟信号的状态；根据第二时钟信号的状态控制第一时钟信号的状态。
可选地，根据第二时钟信号的状态控制第一时钟信号的状态，包括：若监测到第二时钟信号为低电平，则将第一时钟信号置为低电平。
可选地，将第一时钟信号置为低电平之后，方法还包括：将第二时钟信号置为高阻态，并继续监测第二时钟信号的状态，直至第二时钟信号为高电平。
可选地，根据第二时钟信号的状态控制第一时钟信号的状态，包括：若监测到第二时钟信号为高电平，则将第一时钟信号置为高阻态。
可选地，还包括：获取第四预设时长内的第一时钟信号；根据第四预设时长内的第一时钟信号，确定第一时钟信号的占空比和周期；根据占空比和周期，确定第一预设时长。
可选地，监测第二时钟信号的状态，包括：在将第二时钟信号设置为高阻态后的第二预设时长后，监测第二时钟信号的状态。
第二方面，本申请提供的一种I2C总线的通信控制***，该***包括：主设备、控制设备和从设备。
控制设备分别与主设备和从设备通信连接。
主设备，用于向控制设备发送第一时钟信号。
从设备，用于接收控制设备发送第二时钟信号。
控制设备，用于监测第一时钟信号，若监测到第一时钟信号的下降沿，则将第一时钟信号和第二时钟信号设置为低电平，并在第一预设时长后，将第二时钟信号由低电平转换为高阻态，监测第二时钟信号的状态，并根据第二时钟信号的状态控制第一时钟信号的状态。
可选地，控制设备，具体用于若监测到第二时钟信号为低电平，则将第一时钟信号置为低电平。
可选地，控制设备，还用于将第二时钟信号置为高阻态，并继续监测第二时钟信号的状态，直至第二时钟信号为高电平。
可选地，控制设备，具体用于若监测到第二时钟信号为高电平，则将第一时钟信号置为高阻态。
可选地，控制设备，还用于获取第四预设时长内的第一时钟信号；根据第四预设时长内的第一时钟信号，确定第一时钟信号的占空比和周期；根据占空比和周期，确定第一预设时长。
可选地，控制设备，具体用于在将第二时钟信号设置为高阻态后的第二预设时长后，监测第二时钟信号的状态。
第三方面，本申请提供的一种I2C总线的通信控制装置，该装置包括：
监测模块，用于若监测到主设备对应的第一时钟信的下降沿，则将第一时钟信号和从设备对应的第二时钟信号置为低电平。
控制模块，用于在第一预设时长后，将第二时钟信号由低电平转换置为高阻态。
监测模块，还用于在第二预设时长后，监测第二时钟信号的状态。
控制模块，还用于根据第二时钟信号的状态控制第一时钟信号。
可选地，控制模块，具体用于若监测到第二时钟信号为低电平，则将第一时钟信号置为低电平。
可选地，控制模块，还用于将第二时钟信号置为高阻态。
监测模块，还用于继续监测第二时钟信号的状态，直至第二时钟信号为高电平。
可选地，控制模块，具体用于若监测到第二时钟信号为高电平，则将第一时钟信号置为高阻态。
可选地，控制模块，还用于获取第四预设时长内的第一时钟信号；根据第四预设时长内的第一时钟信号，确定第一时钟信号的占空比和周期；根据占空比和周期，确定第一预设时长。
可选地，监测模块，还用于在将第二时钟信号设置为高阻态后的第二预设时长后，监测第二时钟信号的状态。
第四方面，本申请提供一种电子设备，包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行如第一方面或第一方面的可选方式的方法。
第五方面，本申请提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，计算机执行指令被处理器执行时用于实现如第一方面或第一方面的可选方式的方法。
本申请提供一种I2C总线的通信控制方法、***和装置，该方法通过若监测到主设备对应的第一时钟信号的下降沿，则将第一时钟信号和从设备对应的第二时钟信号设置为低电平，在第一预设时长后，将第二时钟信号由低电平转换为高阻态，并监测第二时钟信号的状态；根据第二时钟信号的状态控制第一时钟信号的状态，能够实现根据从设备的时钟信号控制主设备的时钟信号，避免从设备触发时钟延展时，主设备和从设备通信失败，提高数据传输的稳定性和有效性。
附图说明
图1为本申请提供的一种I2C总线的通信控制方法的应用场景的示意图；
图2为本申请提供的一种I2C总线的通信控制方法的流程示意图；
图3为本申请提供的另一种I2C总线的通信控制方法的流程示意图；
图4为本申请提供的一种I2C时钟信号的时序图；
图5为本申请提供的一种I2C总线的通信控制***的结构示意图；
图6为本申请提供的一种I2C总线的通信控制装置的结构示意图；
图7为本申请提供的一种电子设备的结构示意图。
通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
集成电路总线(Inter-Integrated Circuit，I2C)是一种串行通信总线。I2C串行总线一般有两根信号线，一根是双向的数据线，另一根是双向的时钟线。作为控制总线数据传送的主设备，一方面通过时钟线输出电路发送时钟信号，另一方面检测总线上的时钟信号的电平，以决定什么时候发送下一个时钟脉冲电平。作为接受主设备命令的从设备，按总线上的时钟信号发出或接收数据线上的信号，也可以向时钟线发出低电平信号以延长总线时钟信号周期。例如，当从设备需要执行其他任务，或者，当从设备的速率跟不上主设备时，从设备可以将时钟信号拉低，暂停与主设备之间的数据传输，直至从设备释放时钟信号，才恢复主设备和从设备之间的数据传输。从设备拉低时钟信号的过程，称为时钟延展。然而，在I2C透传情况下，由于主设备和从设备没有直连，当从设备发起时钟延展时，主设备不能响应时钟延展，暂停数据传输，如果此时主设备仍向从设备发送指令，从设备将可能无法及时响应该指令，导致通信失败。
如果，当从设备发起时钟延展时，能够对主设备的时钟加以控制，则能够控制主设备暂停数据传输，从而保障主设备和从设备之间数据传输的可靠性。
基于此，本申请提供了一种I2C总线的通信控制方法，该方法应用于电子设备，该电子设备串接在主设备和从设备之间，即该电子设备串接在主设备的I2C时钟信号端口和从设备的I2C时钟信号端口之间，其能够实现I2C透传。设备上电后，初始化时先将电子设备与主设备的I2C时钟信号连接的端口置为高阻态，以监测主设备的时钟信号的状态。当监测到主设备的时钟信号的下降沿时，则对主设备的时钟和从设备的时钟进行控制，控制主设备的时钟和从设备的时钟均为低电平，并开始计时。通常情况下，时钟信号为方波信号，半个时钟周期为低电平，半个时钟周期为高电平。因此，通过监测半个时钟周期后，从设备的时钟信号是否跳变为高点平，即可确定出从设备是否触发了时钟延展。基于此，当半个时钟周期后，电子设备将从设备的时钟设置为高阻态，释放时钟的控制权，以监测从设备的时钟信号的状态。若监测到从设备的时钟信号变为高电平，则说明从设备没有延展时钟，则将主设备的时钟信号置为高阻态，释放主设备的时钟信号的控制权；若监测到从设备的时钟信号变为低电平，则说明从设备延展了时钟，则仍控制主设备的时钟信号为低电平，并继续监测从设备的时钟信号的状态，直至从设备的时钟信号跳变为高点平，才将主设备的时钟信号置为高阻态，释放主设备的时钟信号的控制权。通过该方法，在电子设备透传I2C的情况下，从设备触发时钟延展时，电子设备能够及时控制主设备的时钟信号保持低电平状态，进而暂停主设备和从设备之间的通信，当从设备结束时钟延展后，才释放主设备的时钟信号的控制权，使主设备和从设备恢复正常通信。
图1为本申请提供的一种I2C总线的通信控制方法的应用场景的示意图，如图1所示，该场景包括：主设备11、电子设备12和从设备13。
电子设备12分别与主设备11和从设备12通过I2C总线连接。当主设备11和从设备13通过I2C总线通信时，电子设备13可以透传相关数据。
电子设备12具体可以包括可编程逻辑器件(Field Programmable Gate Array，FPGA)、复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)等具有控制功能的器件。
图2为本申请提供的一种I2C总线的通信控制方法的流程示意图，该方法应用于电子设备，如图2所示，该方法包括：
S201、若监测到主设备对应的第一时钟信号的下降沿，则将第一时钟信号和从设备对应的第二时钟信号设置为低电平。
具体的，主设备一般指发布主要命令的设备；从设备一般指接收命令的设备。
第一时钟信号为主设备对应的I2C时钟信号；第二时钟信号为从设备对应的I2C时钟信号。
S202、在第一预设时长后，将第二时钟信号由低电平转换为高阻态，并监测第二时钟信号的状态。
第一预设时长可以是用户设置的具体时长；也可以是电子设备根据第一时钟信号的占空比和周期确定。具体的，第一预设时长可以是一个时钟周期中，时钟信号为低电平时对应的时长。
通常情况下，I2C总线的时钟信号为方波，相应的，第一预设时长即为半个时钟周期。用户可以通过设置电子设备内部的计时器完成及时。
S203、根据第二时钟信号的状态控制第一时钟信号的状态。
若第二时钟信号为低电平，则控制第一时钟信号为低电平；若第二时钟信号为高点平，则控制第一时钟信号为高阻态，释放第一时钟信号的控制权，使主设备能够控制第一时钟信号的状态。
本申请实施例通过若监测到主设备对应的第一时钟信号的下降沿，则将第一时钟信号和从设备对应的第二时钟信号设置为低电平，在第一预设时长后，将第二时钟信号由低电平转换为高阻态，并监测第二时钟信号的状态；根据第二时钟信号的状态控制第一时钟信号的状态，在I2C透传情况下，能够实现根据从设备的时钟信号控制主设备的时钟信号，避免从设备触发时钟延展时，主设备和从设备通信失败，提高数据传输的稳定性和有效性。
图3为本申请提供的另一种I2C总线的通信控制方法的流程示意图，该方法应用于电子设备，如图3所示，该方法包括：
S301、若监测到主设备对应的第一时钟信号的下降沿，则将第一时钟信号和从设备对应的第二时钟信号设置为低电平。
S301和S201具有相同的技术特征，具体描述可参照S201，在此不做赘述。
若电子设备刚上电，那么在执行S301之前，还包括将第一时钟信号设置为高阻态，即将电子设备用于接收主设备对应的第一时钟信号的端口的状态设置为高阻态。通过这种设置，电子设备的端口状态会跟随主设备对应的第一时钟信号的变化而变化，进而可以监测第一时钟信号。
若监测到第一信号的下降沿，则表明第一时钟信号将键入低电平状态，因此，将第一时钟信号和第二时钟信号的状态均设置为低电平。
图4为本申请提供的一种I2C时钟信号的时序图，如图4所示，若监测到主设备对应的第一时钟信号的下降沿，则将第一时钟信号和从设备对应的第二时钟信号均设置为低电平。
S302、在第一预设时长后，将第二时钟信号由低电平转换为高阻态，并监测第二时钟信号的状态。
S302和S202具有相同的技术特征，具体描述可参照S202，在此不做赘述。
时钟信号通常为高低电平交替的信号，第一预设时长具体为一个时钟周期内，第一时钟信号为低电平的时长。通常情况下，时钟信号为占空比为50％的方波信号，基于此，第一预设时长可以设置为半个时钟周期。
时钟信号的占空比不同，其对应的处于低电平状态的时长也不同。
可选地，该方法还包括：获取第四预设时长内的第一时钟信号；根据第四预设时长内的第一时钟信号，确定第一时钟信号的占空比和周期；根据占空比和周期，确定第一预设时长。
具体的，第四预设时长应大于第一时钟信号的周期。
通过该方法能够确定出第一时钟信号的周期和占空比，进而可以根据其周期和占空比确定出对应的第一预设时长。
可选地，监测第二时钟信号的状态包括：在将第二时钟信号设置为高阻态后的第二预设时长后，监测第二时钟信号的状态。
通过设置第二预设时长，能够为从设备拉低时钟信号预留时间裕量，提高监测结果的准确性，提高控制的准确性。
将第二时钟信号设置为高阻态，其实质是电子设备将其与从设备对应的第二时钟信号连接的端口设置为了高阻态，进而该端口的状态能够跟随第二时钟信号的变化而变化，即可以监测第二时钟信号的状态。
继续参见图4，图4所示第二预设时长为八分之一个时钟周期，即1/8Tscl。电子设备在将第二时钟信号设置为高阻态后的1/8Tscl时长后，监测第二时钟信号的状态。
S303、若监测到第二时钟信号为低电平，则执行S304；若监测到第二时钟信号为高电平，则执行S306。
S304、继续将第一时钟信号置为低电平。
S305、将第二时钟信号置为高阻态，并继续监测第二时钟信号的状态，直至第二时钟信号为高电平。
继续参见图4，假设第一预设时长为半个时钟周期，则在半个时钟周期后，即1/2Tscl后，若监测到第二时钟信号仍为低电平，则表明从设备拉低了时钟信号，即从设备触发了时钟延展，则不改变第一时钟信号的状态，仍然将第一时钟信号置为低电平。当第二时钟信号由低电平跳变为高点平，则表明从设备结束时钟延展。
S306、将第一时钟信号置为高阻态。
继续参见图4，若检测到第二时钟信号为高点平，则表明从设备没有拉低时钟信号，将第一时钟信号设置为高阻态，释放第一时钟信号的状态的控制权，主设备控制第一时钟信号的状态。主设备可以和从设备继续通信。电子设备则将第一时钟信号设置为高阻态，以检测第一时钟信号的状态。当监测到下一个第一时钟信号的下降沿时，则重新执行上述步骤，对第一时钟信号进行新一轮的控制。
本申请实施在上述实施例的基础上，进一步的通过若监测到第二时钟信号为低电平，则将第二时钟信号置为高阻态，并继续检测第二时钟信号的状态，直至第二时钟信号为高电平，进而能够在从设备触发时钟延展时，控制主设备的时钟信号时钟低电平，暂停主设备和从设备之间的通信；若监测到第二时钟信号为高电平，则将第一时钟信号置为高阻态，以释放对第一时钟信号的控制权，使主设备控制第一时钟信号的状态，进而使主设备和从设备能够继续进行通信，避免了在透传情况下，主设备和从设备通信过程中，由于从设备触发时钟延展，而导致通信失败，提高了数据传输的稳定性和有效性。
图5为本申请提供的一种I2C总线的通信控制***的结构示意图，如图5所示，该***包括：主设备51、控制设备52和从设备53。
控制设备52分别与主设备51和从设备53通信连接。
主设备51，用于向控制设备52发送第一时钟信号。
从设备51，用于接收控制设备52发送第二时钟信号。
控制设备52，用于监测第一时钟信号，若监测到第一时钟信号的下降沿，则将第一时钟信号和第二时钟信号设置为低电平，并在第一预设时长后，将第二时钟信号由低电平转换为高阻态，监测第二时钟信号的状态，并根据第二时钟信号的状态控制第一时钟信号的状态。
可选地，控制设备52，具体用于若监测到第二时钟信号为低电平，则继续将第一时钟信号置为低电平。
可选地，控制设备52，还用于将第二时钟信号置为高阻态，并继续监测第二时钟信号的状态，直至第二时钟信号为高电平。
可选地，控制设备52，具体用于若监测到第二时钟信号为高电平，则将第一时钟信号置为高阻态。
可选地，控制设备52，还用于获取第四预设时长内的第一时钟信号；根据第四预设时长内的第一时钟信号，确定第一时钟信号的占空比和周期；根据占空比和周期，确定第一预设时长。
可选地，控制设备52，具体用于在将第二时钟信号设置为高阻态后的第二预设时长后，监测第二时钟信号的状态。
该***可以实现上述方法，其内容和效果可参考方法实施例部分，对此不再赘述。
图6为本申请提供的一种I2C总线的通信控制装置的结构示意图，如图6所示，该装置包括：
监测模块61，用于若监测到主设备对应的第一时钟信的下降沿，则将第一时钟信号和从设备对应的第二时钟信号置为低电平。
控制模块62，用于在第一预设时长后，将第二时钟信号由低电平转换置为高阻态。
监测模块61，还用于在第二预设时长后，监测第二时钟信号的状态。
控制模块62，还用于根据第二时钟信号的状态控制第一时钟信号。
可选地，控制模块62，具体用于若监测到第二时钟信号为低电平，则继续将第一时钟信号置为低电平。
可选地，控制模块62，还用于将第二时钟信号置为高阻态。
监测模块61，还用于继续监测第二时钟信号的状态，直至第二时钟信号为高电平。
可选地，控制模块62，具体用于若监测到第二时钟信号为高电平，则将第一时钟信号置为高阻态。
可选地，控制模块62，还用于获取第四预设时长内的第一时钟信号；根据第四预设时长内的第一时钟信号，确定第一时钟信号的占空比和周期；根据占空比和周期，确定第一预设时长。
可选地，监测模块62，还用于在将第二时钟信号设置为高阻态后的第二预设时长后，监测第二时钟信号的状态。
该装置可以执行上述方法，其内容和效果可参考方法实施例部分，对此不再赘述。
图7为本申请提供的一种电子设备的结构示意图，如图7所示，该电子设备包括：处理器71、存储器72；处理器71与存储器72通信连接。存储器72用于存储计算机程序。处理器71用于调用存储器72中存储的计算机程序，以实现上述方法实施例中的方法。
可选地，该电子设备还包括：收发器73，用于与其他设备实现通信。
该电子设备可以执行上述方法，其内容和效果可参考方法实施例部分，对此不再赘述。
本申请还提供了一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，计算机执行指令被处理器执行时用于实现上述方法。
该计算机可读存储介质所存储的计算机执行指令被处理器执行时能实现上述方法，其内容和效果可参考方法实施例部分，对此不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求书指出。应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求书来限制。

Claims (10)

1.一种I2C总线的通信控制方法，其特征在于，包括：
若监测到主设备对应的第一时钟信号的下降沿，则将所述第一时钟信号和从设备对应的第二时钟信号设置为低电平；
在第一预设时长后，将所述第二时钟信号由所述低电平转换为高阻态，并监测所述第二时钟信号的状态；
根据所述第二时钟信号的状态控制所述第一时钟信号的状态。
2.根据权利要求1所述的方法，其特征在于，所述根据所述第二时钟信号的状态控制所述第一时钟信号的状态，包括：
若监测到所述第二时钟信号为低电平，则继续将所述第一时钟信号置为低电平。
3.根据权利要求2所述的方法，其特征在于，所述将所述第一时钟信号置为低电平之后，所述方法还包括：
将所述第二时钟信号置为高阻态，并继续监测所述第二时钟信号的状态，直至所述第二时钟信号为高电平。
4.根据权利要求1所述的方法，其特征在于，所述根据所述第二时钟信号的状态控制所述第一时钟信号的状态，包括：
若监测到所述第二时钟信号为高电平，则将所述第一时钟信号置为高阻态。
5.根据权利要求1-4任一项所述的方法，其特征在于，还包括：
获取第四预设时长内的所述第一时钟信号；
根据所述第四预设时长内的所述第一时钟信号，确定所述第一时钟信号的占空比和周期；
根据所述占空比和所述周期，确定所述第一预设时长。
6.根据权利要求3所述的方法，其特征在于，所述监测所述第二时钟信号的状态，包括：
在将所述第二时钟信号设置为高阻态后的第二预设时长后，监测所述第二时钟信号的状态。
7.一种I2C总线的通信控制***，其特征在于，包括：主设备、控制设备和从设备；
所述控制设备分别与所述主设备和所述从设备通信连接；
所述主设备用于向所述控制设备发送第一时钟信号；
所述从设备用于接收所述控制设备发送第二时钟信号；
所述控制设备用于监测所述第一时钟信号，若监测到所述第一时钟信号的下降沿，则将所述第一时钟信号和所述第二时钟信号设置为低电平，并在第一预设时长后，将所述第二时钟信号由所述低电平转换为高阻态，监测所述第二时钟信号的状态，并根据所述第二时钟信号的状态控制所述第一时钟信号的状态。
8.一种I2C总线的通信控制装置，其特征在于，包括：
监测模块，用于若监测到主设备对应的第一时钟信的下降沿，则将所述第一时钟信号和从设备对应的第二时钟信号置为低电平；
控制模块，用于在第一预设时长后，将所述第二时钟信号由所述低电平转换置为高阻态，并在第二预设时长后，监测所述第二时钟信号的状态，并根据所述第二时钟信号的状态控制所述第一时钟信号的状态。
9.一种控制设备，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至6中任一项所述的方法。
10.一种可读存储介质，其特征在于，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6中任一项所述的方法。
CN202110959742.7A 2021-08-20 2021-08-20 I2c总线的通信控制方法、***和装置 Pending CN113656340A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110959742.7A CN113656340A (zh) 2021-08-20 2021-08-20 I2c总线的通信控制方法、***和装置
PCT/CN2021/128509 WO2023019753A1 (zh) 2021-08-20 2021-11-03 I2c总线的通信控制方法、***和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110959742.7A CN113656340A (zh) 2021-08-20 2021-08-20 I2c总线的通信控制方法、***和装置

Publications (1)

Publication Number Publication Date
CN113656340A true CN113656340A (zh) 2021-11-16

Family

ID=78481557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110959742.7A Pending CN113656340A (zh) 2021-08-20 2021-08-20 I2c总线的通信控制方法、***和装置

Country Status (2)

Country Link
CN (1) CN113656340A (zh)
WO (1) WO2023019753A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114201000A (zh) * 2021-12-27 2022-03-18 苏州浪潮智能科技有限公司 时钟控制方法、装置、电子设备及存储介质
CN115982087A (zh) * 2023-02-20 2023-04-18 中科可控信息产业有限公司 信号传输方法、计算机设备和存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117407343B (zh) * 2023-12-13 2024-02-23 苏州元脑智能科技有限公司 集成电路总线透传模式下时钟延展的处理方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108390752A (zh) * 2018-01-25 2018-08-10 固高科技(深圳)有限公司 信号接收方法
CN109710556A (zh) * 2018-12-10 2019-05-03 北京集创北方科技股份有限公司 用于串行通信的从设备及方法
CN109918332A (zh) * 2019-03-14 2019-06-21 昆山龙腾光电有限公司 Spi从设备及spi设备
WO2019136595A1 (zh) * 2018-01-09 2019-07-18 深圳市汇顶科技股份有限公司 处理i2c总线死锁的方法、电子设备和通信***
US20200004708A1 (en) * 2018-06-28 2020-01-02 Hongfujin Precision Electronics (Tianjin) Co.,Ltd. I2c data communication system and method
CN110908841A (zh) * 2019-12-03 2020-03-24 锐捷网络股份有限公司 一种i2c通信异常恢复方法及装置
WO2020239944A1 (en) * 2019-05-31 2020-12-03 Ams International Ag An inter-integrated circuit (i2c) apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012171582A1 (en) * 2011-06-17 2012-12-20 Telefonaktiebolaget L M Ericsson (Publ) Resolving address conflicts in a bus system
TW201418933A (zh) * 2012-11-13 2014-05-16 Accton Technology Corp 時脈訊號之控制裝置及控制方法
CN103092175B (zh) * 2013-01-21 2015-04-15 杭州华三通信技术有限公司 I2c主设备与从设备之间串行时钟线scl控制的方法及装置
TWI647570B (zh) * 2017-06-16 2019-01-11 緯穎科技服務股份有限公司 資料傳輸裝置及其方法
CN111339019B (zh) * 2020-02-23 2021-10-29 苏州浪潮智能科技有限公司 一种通过cpld进行i2c总线扩展的方法和装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019136595A1 (zh) * 2018-01-09 2019-07-18 深圳市汇顶科技股份有限公司 处理i2c总线死锁的方法、电子设备和通信***
CN108390752A (zh) * 2018-01-25 2018-08-10 固高科技(深圳)有限公司 信号接收方法
US20200004708A1 (en) * 2018-06-28 2020-01-02 Hongfujin Precision Electronics (Tianjin) Co.,Ltd. I2c data communication system and method
CN109710556A (zh) * 2018-12-10 2019-05-03 北京集创北方科技股份有限公司 用于串行通信的从设备及方法
CN109918332A (zh) * 2019-03-14 2019-06-21 昆山龙腾光电有限公司 Spi从设备及spi设备
WO2020239944A1 (en) * 2019-05-31 2020-12-03 Ams International Ag An inter-integrated circuit (i2c) apparatus
CN110908841A (zh) * 2019-12-03 2020-03-24 锐捷网络股份有限公司 一种i2c通信异常恢复方法及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114201000A (zh) * 2021-12-27 2022-03-18 苏州浪潮智能科技有限公司 时钟控制方法、装置、电子设备及存储介质
CN114201000B (zh) * 2021-12-27 2023-08-04 苏州浪潮智能科技有限公司 时钟控制方法、装置、电子设备及存储介质
CN115982087A (zh) * 2023-02-20 2023-04-18 中科可控信息产业有限公司 信号传输方法、计算机设备和存储介质
CN115982087B (zh) * 2023-02-20 2023-09-19 中科可控信息产业有限公司 信号传输方法、计算机设备和存储介质

Also Published As

Publication number Publication date
WO2023019753A1 (zh) 2023-02-23

Similar Documents

Publication Publication Date Title
CN113656340A (zh) I2c总线的通信控制方法、***和装置
CN109388605B (zh) 一种解除i2c总线死锁的方法和装置
CN110908841B (zh) 一种i2c通信异常恢复方法及装置
JP2018517987A (ja) ５０ナノ秒スパイクフィルタ用のテスト
US9411609B2 (en) Electronic control apparatus
US9889762B2 (en) Control system for charging vehicle battery in response to an unstable state
CN103645975A (zh) 一种异常恢复的方法及串行总线传输装置
CN108920401B (zh) 多主多从的i2c通信方法、***及节点设备
CN110750374A (zh) 一种看门狗电路及其控制方法
CN109976489B (zh) 一种iic总线异常情况下自动复位实现方法及***
CN106557362B (zh) 应用于智能机器人的任务迁移方法及***
CN109395418B (zh) 总线主从设备确定方法和***及其介质与总线设备
JP6462197B2 (ja) 電源制御システム及び電源制御方法
CN115431896A (zh) 控制方法、装置、电子设备、存储介质、车机***及车辆
CN105676981B (zh) 一种复位电路、工作方法及复位方法
CN205427464U (zh) 可自动恢复冗余的冗余控制***
CN108388481B (zh) Olt设备的智能看门狗电路***
CN103856381A (zh) 自动恢复热插拔i2c总线锁死的方法、装置和***
CN206039423U (zh) 一种在电子设备假死状态下自动复位的电路
CN107783915B (zh) 用于mcu的端口复用方法和装置
CN113127287B (zh) 处理器的控制方法、装置及电子设备
CN109481946B (zh) 总线主从设备确定方法和***及其介质与总线设备
CN217767427U (zh) 看门狗控制电路及电子设备
CN109558087B (zh) 一种多控存储***的公共设备控制方法及***
CN111182514B (zh) 一种实现管脚分时复用方法、装置、设备和介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination