CN113651285A - Mems封装件、半导体结构及其形成方法 - Google Patents

Mems封装件、半导体结构及其形成方法 Download PDF

Info

Publication number
CN113651285A
CN113651285A CN202110318761.1A CN202110318761A CN113651285A CN 113651285 A CN113651285 A CN 113651285A CN 202110318761 A CN202110318761 A CN 202110318761A CN 113651285 A CN113651285 A CN 113651285A
Authority
CN
China
Prior art keywords
layer
substrate
micro
mems
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110318761.1A
Other languages
English (en)
Inventor
陈亭蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113651285A publication Critical patent/CN113651285A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00285—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
    • B81C1/00968—Methods for breaking the stiction bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0115—Porous silicon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/112—Depositing an anti-stiction or passivation coating, e.g. on the elastic or moving parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的各个实施例针对使结晶层粗糙化的方法。结晶层沉积在衬底上方。掩模材料沿着结晶层的晶界扩散到结晶层中。例如，结晶层和掩模材料可以分别是多晶硅和氧化硅或分别包括多晶硅和氧化硅。然而，其他合适的材料也是可行的。用相对于掩模材料对结晶层具有高选择性的蚀刻剂对结晶层执行蚀刻。掩模材料限定沿着晶界嵌入在结晶层中的微掩模。微掩模在蚀刻期间保护下面的结晶层的部分，使得蚀刻在未被微掩模掩蔽的结晶层中形成沟槽。本申请的实施例还涉及MEMS封装件、半导体结构及其形成方法。

Description

MEMS封装件、半导体结构及其形成方法
技术领域
本申请的实施例涉及MEMS封装件、半导体结构及其形成方法。
背景技术
微机电***(MEMS)器件已在许多现代电子器件中得到广泛使用。例如，在汽车(例如，在气囊展开***中)、平板电脑、智能手机等中通常发现MEMS加速度计。在许多应用中，MEMS器件与专用集成电路(ASIC)电连接，以形成MEMS封装件。
发明内容
本申请的一些实施例提供了一种半导体结构，包括：第一衬底；结晶层，在所述第一衬底上；以及多个微掩模，从所述结晶层的表面沿着所述结晶层的晶界扩散到所述结晶层中，其中，所述表面具有将所述微掩模彼此分隔开的多个沟槽。
本申请的另一些实施例提供了一种微机电***(MEMS)封装件，包括：集成电路(IC)；衬底，接合到所述集成电路并独立于所述集成电路，其中，所述衬底限定微机电***结构，所述微机电***结构在所述集成电路和所述衬底之间的腔内相对于所述集成电路是可移动的；结晶层，位于所述腔中，并且具有粗糙表面，所述粗糙表面被配置为减少所述微机电***结构和所述IC之间的静摩擦；以及多个微部件，沿着所述结晶层的晶粒边界嵌入在所述结晶层中，其中，所述结晶层在所述粗糙表面处限定间隔开所述微部件的沟槽，并且其中，所述微部件是掩模或腔。
本申请的又一些实施例提供了一种形成半导体结构的方法，包括：在第一衬底上沉积结晶层；沿着所述结晶层的晶界将掩模材料扩散到所述结晶层中；以及使用相对于所述掩模材料对所述结晶层具有高选择性的蚀刻剂对所述结晶层执行第一蚀刻，其中，扩散到所述结晶层中的所述掩模材料限定微掩模，所述微掩模在所述第一蚀刻期间保护下面的所述结晶层的部分，并且其中，所述第一蚀刻在未被所述微掩模掩蔽的所述结晶层中形成沟槽。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了粗糙结晶层的一些实施例的截面图。
图2A和图2B示出了图1的粗糙结晶层的一些可选实施例的截面图。
图3示出了微机电***(MEMS)封装件的一些实施例的截面图，该MEMS封装件包括MEMS运动传感器和粗糙结晶层。
图4示出了沿着图3中的线A-A’的图3的MEMS封装件的一些实施例的俯视图。
图5A-图5C示出了图3的MEMS封装件的一些可选实施例的截面图，其中粗糙结晶层的位置是变化的。
图6示出了图3的MEMS封装件的一些可选实施例的截面图，其中MEMS封装件包括多个粗糙结晶层。
图7A-图7C示出了图6的MEMS封装件的一些可选实施例的截面图，其中粗糙结晶层的位置是变化的。
图8示出了图3的MEMS封装件的一些可选实施例的截面图，其中MEMS运动传感器的布局是变化的。
图9示出了包括多个MEMS运动传感器和粗糙结晶层的MEMS封装件的一些实施例的截面图。
图10示出了包括MEMS压力传感器和粗糙结晶层的MEMS封装件的一些实施例的截面图。
图11示出了图10的MEMS封装件的一些可选实施例的截面图，其中粗糙结晶层的位置是变化的。
图12示出了图10的MEMS封装件的一些可选实施例的截面图，其中MEMS衬底和集成电路(IC)熔接在一起。
图13-图15示出了用于粗糙化结晶层的方法的一些实施例的一系列截面图。
图16示出了图13-图15的方法的一些实施例的框图。
图17、图18A、图18B、图19、图20A、图20B和图21-图24示出了用于形成包括MEMS运动传感器和粗糙结晶层的MEMS封装件的方法的一些实施例的一系列截面图。
图25示出了图17、图18A、图18B、图19、图20A、图20B和图21-图24的方法的一些实施例的框图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或示例。下面描述了组件和布置的具体示例以简化本发明。当然，这些仅仅是示例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
微机电***(MEMS)器件可以包括可移动结构和相邻的感测电极。MEMS器件的例子包括加速度计、陀螺仪、压力传感器等。感测电极是固定的，并且电容性耦合到可移动结构。可移动结构在腔内相对于感测电极是可移动的。可移动结构响应于诸如加速度、重力、压力等外部刺激而移动。通过电容耦合检测可移动结构和感测电极之间的距离变化，并将其传输到测量电路用于进一步处理。
MEMS器件面临的挑战是静摩擦。静摩擦指的是可移动结构与相邻表面接触并“粘附”到相邻表面的趋势。例如，当可移动结构移动到与相邻表面接触或非常接近的极限时，在正常操作期间可能会发生静摩擦。由于表面之间的范德华力和其他合适的力，可能会产生静摩擦。随着连续几代技术的部件尺寸缩小，静摩擦变得越来越重要。静摩擦降低了MEMS器件的灵敏度，缩短了MEMS器件的寿命。
本发明涉及形成粗糙结晶层的方法，该方法例如可以用于减少MEMS器件中的静摩擦。根据该方法的一些实施例，在衬底上方沉积结晶层。掩模材料沿着结晶层的晶界扩散到结晶层中。掩模材料可以例如通过热氧化和/或一些其他合适的工艺扩散到结晶层中。结晶层可以例如是或包括多晶硅和/或一些其他合适的晶体材料，并且/或者掩模材料可以例如是或包括氧化物和/或一些其他合适的材料。在结晶层中对结晶层执行相对于掩模材料具有高选择性的蚀刻。沿着晶粒边界扩散到结晶层中的掩模材料限定了微掩模，该微掩模在蚀刻期间保护下面的结晶层的部分，使得在未被掩蔽的结晶层中形成沟槽。
结晶层的晶粒具有高度的可变性，使得结晶层的晶界具有高度的可变性。这使得微掩模具有高度可变性，进而使得沟槽具有高度可变性。微掩模和沟槽的高度可变性进而使得沿结晶层表面具有高度粗糙度。
因为结晶层的表面可以具有高度的粗糙度，所以结晶层可以用于防止MEMS器件的可移动结构和相邻表面之间的静摩擦。例如，结晶层可以在可移动结构上，其粗糙表面面向相邻表面。如果可移动结构太靠近相邻表面，使得粗糙表面和相邻表面接触，则接触面积由于粗糙度而变小。由于接触面积小，导致静摩擦的范德华力和其他合适的力较小。因此，静摩擦的可能性很低。这可以增加MEMS器件的灵敏度和/或寿命。
参考图1，提供了至少部分限定粗糙表面104的结晶层102的一些实施例的截面图100。如下文所见(例如，参见图3)，粗糙表面104可以例如应用于减少MEMS器件中的静摩擦等。结晶层102覆盖在衬底106上，粗糙表面104在结晶层102的与衬底106相反的一侧。衬底106例如可以是单晶硅的体衬底或一些其他合适类型的衬底。
结晶层102包括限定晶界102gb的多个晶粒102g。结晶层102例如可以是或包括多晶硅和/或一些其他合适类型的晶体材料。在一些实施例中，结晶层102是多晶的，使得晶粒102g在整个结晶层102中具有不同的尺寸、形状、取向或前述的任意组合。在一些实施例中，这种变化是随机的。
微掩模108从粗糙表面104沿着晶界102gb延伸到结晶层102中。微掩模108是与结晶层102不同的材料，并且可以例如是或包括氧化硅、氮化硅、一些其他合适的材料或前述材料的任意组合。在一些实施例中，微掩模108是结晶层102的氧化物。例如，在结晶层102是多晶硅或包括多晶硅的情况下，微掩模108可以是氧化硅。微掩模108沿着晶界102gb延伸或分支。在一些实施例中，这些延伸部分或分支的厚度Tm为约10-200埃、约10-100埃、约100-200埃或其他合适的值。此外，微掩模108在整个粗糙表面104上具有变化的截面轮廓。例如，微掩模可以具有不同于相邻微掩模的截面轮廓。
如下文所见，粗糙表面104可以例如通过以下方式形成：1)沿着晶界102gb将掩模材料扩散到结晶层102中，以形成微掩模108；以及2)相对于进入结晶层102的微掩模108对结晶层102执行具有高选择性的蚀刻。微掩模108保护下面的结晶层102的部分，并且蚀刻使得在结晶层102的未受保护的部分形成沟槽110。此外，蚀刻使得微掩模108的先前掩埋在结晶层102中的部分暴露。
晶粒102g具有高度的可变性，使得晶界102gb具有高度的可变性。这导致微掩模108具有高度的可变性。因为蚀刻暴露了部分微掩模108，并且因为微掩模108具有高度的可变性，所以粗糙表面104在微掩模108处呈现高度的可变性。因为微掩模108具有高度的可变性，并且在形成沟槽110时用作掩模，所以沟槽110也具有高度的可变性，并且粗糙表面104在沟槽110处呈现这种高度的可变性。沟槽110和微掩模108处的高度可变性又使得沿粗糙表面104具有高度粗糙度。
在一些实施例中，粗糙表面104具有剑状表面轮廓，但是其他合适的表面轮廓也是可行的。此外，在一些实施例中，粗糙表面104具有较高的算术平均粗糙度Ra。较高的算术平均粗糙度可以是例如大于约5纳米、约10纳米、约50纳米或一些其他合适的值。此外，较高的算术平均粗糙度可以是例如约5-10纳米、约10-50纳米或一些其他合适的值。算术平均粗糙度Ra可以是例如轮廓高度偏离平均线的绝对值的算术平均值。粗糙表面104的粗糙度可以例如使用原子力显微镜(AFM)或一些其他合适的工艺来测量。由于算术平均粗糙度Ra较高，粗糙表面104可用于减少MEMS器件中的静摩擦，如下所述。如果算术平均粗糙度Ra较低(例如，小于约5纳米或一些其他合适的值)，粗糙表面104可以最小程度地改善MEMS器件中的静摩擦。
晶粒102g具有单独的宽度Wg、单独的高度Hg和单独的深度(未示出)。注意，各个深度延伸到页面中和页面之外，因此在图1的截面图100中不可见。单独的宽度Wg、单独的高度Hg、单独的深度或前述的任意组合可以是例如约5-100纳米、约5-50纳米、约50-100纳米、约50-200纳米或一些其他合适的值。
沟槽110具有单独的宽度Wt和单独的高度Ht。单独的宽度Wt可以是例如约50-200纳米、约50-125纳米、约125-200纳米或一些其他合适的值。单独的高度Ht可以是例如约204纳米、约150-250纳米、约150-200纳米、约200-250纳米、约26-300纳米或一些其他合适的值。在一些实施例中，沟槽110具有单独的宽高比(即Wt/Ht)，其值为约1.2-0.14、约0.14-0.67、约0.67-1.2或一些其他合适的值。在至少一些这样的实施例中，该宽高比的宽度在沟槽110的顶部测量。在一些实施例中，该宽高比导致粗糙表面104具有上述剑状表面轮廓和/或其他合适的表面轮廓。
在一些实施例中，沟槽110的各个高度Ht在整个粗糙表面104上变化。例如，沟槽的高度可以大于相邻沟槽的高度。在一些实施例中，沟槽110在整个粗糙表面104上具有不同的宽度。例如，沟槽的宽度可以大于相邻沟槽的宽度。宽度可以例如在沟槽110的顶部、沟槽110的高度方向的中心或其他合适的位置。在一些实施例中，沟槽110在整个粗糙表面104上具有不同的截面轮廓。例如，沟槽可以具有不同于相邻沟槽的截面轮廓。
图2A和图2B示出了图1的结晶层102的一些可选实施例的截面图200A、200B。如图2A的截面图200A所示，晶粒102g呈更直线形，并且晶粒102g的尺寸、形状和取向变化。在一些实施例中，这种变化是随机的。如图2B的截面图200B所示，微掩模108已经被去除，并且微腔202保留在微掩模108的位置。这可以进一步增加粗糙表面104的粗糙度。此外，微腔202与结晶层102周围的气氛直接流体连通。
参考图3，提供了MEMS封装件的一些实施例的截面图300，该MEMS封装件包括MEMS运动传感器302和至少部分地限定粗糙表面104的结晶层102。MEMS运动传感器302例如可以是陀螺仪或一些其他合适类型的MEMS运动传感器。
MEMS运动传感器302包括由MEMS衬底306限定的可移动结构304。可移动结构304位于感测电极308下方并与其电容性耦合。注意，感测电极308以虚线示意性地示出，并且可以例如具有不同的形式和/或位置(例如，图3的截面图300之外的位置)。此外，可移动结构304在腔310内相对于感测电极308是可移动的，并响应于外部刺激而移动。外部刺激可以是例如重力或一些其他合适的外部刺激。通过电容耦合检测可移动结构304和感测电极308之间的距离变化，并由测量电路进行处理。
在可选实施例中，在没有电容耦合，并且因此也没有感测电极308的情况下测量可移动结构304的移动。例如，压电层(未示出)可以全部或部分地限定可移动结构304，并且可以响应于外部刺激引起的可移动结构304的移动而变形。这种变形可导致压电层产生电流，该电流可被感测以测量可移动结构304的移动。
结晶层102在可移动结构304上，并且如上所述，至少部分地限定了粗糙表面104。粗糙表面104面向腔310中的相邻表面312，该相邻表面312由凸块结构314限定并且对应于腔310的顶面。凸块结构314可以吸收腔310内的气体等以控制腔310内的压力，并/或可以提供一些其他合适的功能。例如，结晶层102和粗糙表面104可以如图1、图2A和图2B中的任何一个所示和所述。当结晶层102和粗糙表面104如图2B所示和所述时，微腔202(例如，参见图2B)与腔310的气氛直接流体连通。
因为结晶层102在可移动结构304上，其中，粗糙表面104面向腔310中的相邻表面312，所以可移动结构304和相邻表面312之间发生的静摩擦的可能性较低。例如，如果可移动结构304变得太靠近相邻表面312，并且粗糙表面和相邻表面104、312接触，则接触面积由于粗糙度而较小。由于接触面积较小，因此导致静摩擦的范德华力和其他合适的力较小。因此，静摩擦的可能性较低。这可以增加MEMS运动传感器302的灵敏度和/或寿命。
腔310被限定在覆盖衬底316和集成电路(IC)318之间。覆盖衬底316位于MEMS衬底306之下，并通过衬底间介电层320熔接到MEMS衬底306。衬底间介电层320例如可以是氧化硅和/或一些其他合适的电介质，或包括氧化硅和/或一些其他合适的电介质。MEMS衬底306例如可以是单晶硅的体衬底或一些其他合适类型的衬底，和/或覆盖衬底316例如可以是单晶硅的体衬底或一些其他合适类型的衬底。
IC 318覆盖在MEMS衬底306上，并且可以是例如专用IC(ASIC)、互补金属氧化物半导体(CMOS)IC、一些其他合适类型的IC或上述的任意组合。此外，集成电路318在MEMS衬底306的支座306s处共晶接合到MEMS衬底306。IC侧共晶接合结构322在IC 318上。MEMS侧共晶接合结构324位于支座306s上，并与IC侧共晶接合结构322牢固地接合。IC侧共晶接合结构322可以例如是或包括铝、铜和/或一些其他合适的金属，MEMS侧共晶接合结构324可以例如是或包括锗和/或一些其他合适的金属。
IC 318包括器件衬底326、互连介电层328和多个半导体器件330。互连介电层328位于器件和MEMS衬底326、306之间的器件衬底326下方，并且半导体器件330位于互连介电层328和器件衬底326之间的器件衬底326中。例如，器件衬底326可以是单晶硅的体衬底或一些其他合适类型的衬底。互连介电层328例如可以是或包括氧化硅和/或一些其他合适的电介质。半导体器件330可以例如是金属氧化物半导体场效应晶体管(MOSFET)和/或一些其他合适类型的半导体器件。
互连介电层328容纳多条导线332和多个通孔334。导线332和通孔334交替堆叠以限定从半导体器件330引出的导电路径，并且可以例如限定电互连结构。在一些实施例中，导线332和通孔334限定了通向感测电极308的导电路径和/或限定了通向IC侧共晶接合结构322的导电路径。导线332和通孔334例如可以是金属和/或一些其他合适的导电材料，或包括金属和/或一些其他合适的导电材料。
参考图4，提供了图3的MEMS封装件的一些实施例的沿着图3中的线A-A’的俯视图400。MEMS衬底306的支座306s在腔310周围的封闭路径中延伸。类似地，IC侧共晶接合结构322(以虚线示出)和MEMS侧共晶接合结构324(以虚线示出)在腔310周围的封闭路径中延伸。支座306s、IC侧共晶接合结构322和MEMS侧共晶接合结构324具有方形环形布局，但是在封闭路径中延伸的其他合适的布局也是可行的。
参照图5A-图5C，提供了图3的MEMS封装件的一些可选实施例的截面图500A-500C，其中结晶层102的位置是变化的。
如图5A的截面图500A所示，结晶层102位于腔310的中心，并代替凸块结构314(例如，参见图3)。此外，粗糙表面104面向可移动结构304，并且相对于可移动结构304固定。
如图5B的截面图500B所示，结晶层102位于腔310的中心，并且在衬底间介电层320上的可移动结构304的下面。此外，粗糙表面104面向可移动结构304，并且相对于可移动结构304固定。
如图5C的截面图500C所示，结晶层102位于可移动结构304的下侧。此外，粗糙表面104面向衬底间介电层320，并且可以与可移动结构304一起移动。
参考图6，提供了图3的MEMS封装件的一些可选实施例的截面图600，其中MEMS封装件包括至少部分限定粗糙表面104的多个结晶层。
第一结晶层102a在MEMS衬底306的上侧覆盖MEMS衬底306。此外，第一结晶层102a的粗糙表面104面向凸块结构314，并且可与可移动结构304一起移动。第二结晶层102b位于腔310的中心，并位于衬底间介电层320上的可移动结构304的下面。此外，第二结晶层102b的粗糙表面104面向可移动结构304，并且相对于可移动结构304固定。
第一结晶层102a和第二结晶层102b分别减小了腔310的顶部和底部的静摩擦力。此外，第一结晶层102a和第二结晶层102b分别在图1、图2A和图2B中的任何一个或其组合中以结晶层102示出和描述。在一些实施例中，第一结晶层102a和第二结晶层102b对应于图1、图2A和图2B中结晶层102的不同实施例。例如，第一结晶层102a可以作为图1的结晶层102，而第二结晶层102b可以作为图2B的结晶层102，反之亦然。
参考图7A-图7C，提供了图6的MEMS封装件的一些可选实施例的截面图700A-700C，其中第一结晶层102a和第二结晶层102b的位置是变化的。
如图7A的截面图700A所示，第一结晶层102a位于腔310的中心，并代替凸块结构314(例如，参见图6)。此外，第一结晶层102a的粗糙表面104面向可移动结构304，并且相对于可移动结构304固定。
如图7B的截面图700B所示，第二结晶层102b位于可移动结构304的下侧。此外，第二结晶层102b的粗糙表面104面向衬底间介电层320，并且可与可移动结构304一起移动。
如图7C的截面图700C所示，第一结晶层102a位于腔310的中心，并代替如图7A所示的凸块结构314(例如，参见图6)。此外，如图7B所示，第二结晶层102b位于可移动结构304的下侧。
参考图8，提供了图3的MEMS封装件的一些可选实施例的截面图800，其中MEMS运动传感器302的布局是变化的。例如，MEMS运动传感器302的可移动结构304在腔310的中心可以具有更大的质量。然而，其他合适的布局也是可行的。另外，省略了凸块结构314(例如，参见图3)。
参考图9，提供了包括第一MEMS运动传感器302a、第二MEMS运动传感器302b和至少部分限定粗糙表面104的结晶层102的MEMS封装件的一些实施例的截面图900。第一MEMS运动传感器302a可以是加速度计或一些其他合适类型的运动传感器，且/或第二MEMS运动传感器302b可以是陀螺仪或一些其他合适类型的运动传感器。
第一MEMS运动传感器302a和第二MEMS运动传感器302b包括由MEMS衬底306限定的相应的可移动结构304。可移动结构304在相应的腔310内是可移动的，并响应于外部刺激而移动。外部刺激可以是例如重力、加速度或一些其他合适的外部刺激。可移动结构304的移动可以通过电容耦合、压电变形或一些其他合适的现象来测量。
结晶层102位于MEMS衬底306的下侧，并内衬可移动结构304。此外，如上所述，结晶层102至少部分地限定粗糙表面104，以防止与相邻表面的静摩擦。如果粗糙表面104与相邻表面接触，粗糙度减小了粗糙表面104和相邻表面之间的接触面积。这减少了范德华力和导致静摩擦的其他的力，并且因此减小了静摩擦的可能性。结晶层102和粗糙表面104可以如图1、图2A、图2B中的任一个所示和所述。
腔310被限定在覆盖衬底316和IC 318之间。覆盖衬底316覆盖在MEMS衬底306上，并通过衬底间介电层320熔接到MEMS衬底306。IC 318位于MEMS衬底306下方，并在MEMS衬底306的支座306s处共晶接合到MEMS衬底306。IC侧共晶接合结构322在IC 318上。MEMS侧共晶接合结构324位于支座306s上，并与IC侧共晶接合结构322牢固地接合。IC 318可以如图3中所示。
参考图10，提供了包括MEMS压力传感器1002和至少部分限定粗糙表面104的结晶层102的MEMS封装件的一些实施例的截面图1000。MEMS压力传感器1002包括由MEMS衬底306限定的可移动结构304。
可移动结构304是覆盖感测电极308(以虚线示意性地示出)并与感测电极308电容性耦合的柔性膜。此外，可移动结构304在腔310内相对于感测电极308是可移动的，并且响应于环境压力的变化而移动。例如，腔310可以用腔压力密封，并且可移动结构304可以随着环境压力相对于腔压力的变化而变形。然后，通过电容耦合检测可移动结构304和感测电极308之间的距离变化，并通过测量电路对其进行处理。在可选实施例中，在没有电容耦合，并且因此没有感测电极308的情况下测量可移动结构304的移动。例如，可以使用压电材料来测量运动。
结晶层102在可移动结构304的下侧，并且至少部分地限定粗糙表面104，以防止与粗糙表面104面向的相邻表面的静摩擦。结晶层102和粗糙表面104可以如图1、图2A、图2B中的任一个所示和所述。
腔310被限定在MEMS衬底306和IC 318之间。IC 318位于MEMS衬底306下方，并在MEMS衬底306的支座306s处共晶接合到MEMS衬底306。IC侧共晶接合结构322在IC 318上。MEMS侧共晶接合结构324在支座306s上。IC 318可以如图3中所示。
参考图11，提供了图10的MEMS封装件的一些可选实施例的截面图1100，其中结晶层102的位置是变化的。结晶层102在IC 318上。此外，粗糙表面104面向可移动结构304，并且相对于可移动结构304固定。
参考图12，提供了图10的MEMS封装件的一些可选实施例的截面图1200，其中MEMS衬底306和IC 318被熔接在一起。因此，省略了MEMS衬底306的支座306s、IC侧共晶接合结构322和MEMS侧共晶接合结构324。此外，结晶层102位于腔310中。虽然结晶层102在可移动结构304上，但是结晶层102也可以可选地在IC 318上，如图11所示。
参考图13-图15，提供了用于粗糙化结晶层102的方法的一些实施例的一系列截面图1300-1500。该方法示出了根据图1的实施例的结晶层102的形成，但是该方法也可以用于根据图2A的实施例、根据图2B的实施例或者根据一些其他合适的实施例来形成结晶层102。
如图13的截面图1300所示，结晶层102沉积在衬底106上。结晶层102具有多个晶粒102g。尽管根据图1中的实施例示出了晶粒102g，但是晶粒102g也可以可选地根据图2A、图2B或一些其他合适的实施例。晶粒102g具有单独的宽度Wg、单独的高度Hg和单独的深度(未示出)。注意，各个深度延伸到页面中和页面之外，因此在图13的截面图1300中不可见。单独的宽度Wg、单独的高度Hg、单独的深度或前述的任意组合可以是例如约5-100纳米、约5-50纳米、约50-100纳米、约50-200纳米或一些其他合适的值。结晶层102可以例如是多晶硅和/或一些其他合适的晶体材料，或包括多晶硅和/或一些其他合适的晶体材料。
在一些实施例中，结晶层102沉积为具有约500-50000埃、约500-5000埃、约5000-25000埃、约25000-50000埃或一些其他合适的值的厚度Tc。如果厚度Tc太小(例如，小于约500埃或某个其他合适的值)，则随后执行的蚀刻可能延伸到衬底106中并损坏衬底106。如果厚度Tc太大(例如，大于约50000埃或一些其他合适的值)，结晶层102的沉积可能过多，并且在批量制造期间的产量可能显著降低。
结晶层102可以例如通过低压化学气相沉积(LPCVD)或一些其他合适的沉积工艺来沉积。例如，LPCVD可以在约500-550摄氏度和/或一些其他合适的温度下执行。在一些实施例中，结晶层102沉积的温度改变了晶粒102的尺寸。例如，高温可能使得晶粒较小，而低温可能使得晶粒较大。
如图14的截面图1400所示，掩模材料1402沿着晶界102gb扩散到结晶层102中。掩模材料1402限定了沿着晶界102gb嵌入结晶层102中的微掩模108。如下文所见，微掩模108用于粗糙化结晶层102。掩模材料1402例如可以是或包括氧化硅、氮化硅、一些其他合适的材料或前述材料的任意组合。
在一些实施例中，掩模材料1402在扩散后具有约10-1000纳米、约10-500纳米、约500-1000纳米或一些其他合适的值的厚度Tm。如果厚度Tm太小(例如，小于约10纳米或某个其他合适的值)，掩模材料1402的均匀性可能较差，并且此后执行的用于粗糙化的蚀刻会产生不均匀的粗糙化。例如，结晶层102的不同部分可以具有不同程度的粗糙化。如果厚度Tm太大(例如，大于约1000纳米或某个其他合适的值)，此后为粗糙化而执行的蚀刻可能花费过多的时间来完成，并且批量制造期间的产量可能显著降低。
在掩模材料1402是或包括氧化物的至少一些实施例中，掩模材料1402通过热氧化沉积。在可选实施例中，掩模材料1402通过一些其他合适的工艺沉积。例如，可以通过在约800-1200摄氏度，约800-1000摄氏度或1000-1200摄氏度的高温下将结晶层102暴露于氧气(即O2)气体中来执行热氧化。然而，含有氧气和/或具有其他合适温度的其他合适气体也是可以接受的。升高的温度可以例如使氧能够渗透到结晶层102中，并沿着晶界102gb形成掩模材料1402。如果热氧化在太低(例如，低于约800摄氏度或某个其他合适的温度)或太高(例如，高于约1200摄氏度或某个其他合适的温度)的温度下执行，则氧气可能无法渗透到结晶层102中，并且因此掩模材料1402可能无法沿着晶界102gb形成为掩埋在结晶层102中。
如图15的截面图1500所示，对掩模材料1402和结晶层102执行蚀刻，以形成沟槽110和粗糙表面104。通过增加蚀刻时间，可以增加沟槽110的深度，并且因此可以增加粗糙表面104的粗糙度。类似地，通过减少蚀刻时间，可以减小沟槽110的深度，并且因此可以减小粗糙度。
蚀刻采用相对于掩模材料1402对结晶层102具有高选择性的蚀刻剂，使得结晶层102的蚀刻速率相对于掩模材料1402的蚀刻速率较高。由于高蚀刻速率，蚀刻缓慢地回蚀刻大部分掩模材料1402，直到暴露出结晶层102。此时，微掩模108持续存在，因为微掩模108沿着晶界102gb掩埋在结晶层102中。随着蚀刻的进行，蚀刻缓慢蚀刻到微掩模108中，同时快速蚀刻到未被微掩模108保护的结晶层102中。结果，沟槽110在不受微掩模108保护的地方形成，并且至少一些微掩模108持续到蚀刻完成。
晶粒102g具有高度的可变性，使得晶界102gb具有高度的可变性。这导致微掩模108具有高度的可变性。因为蚀刻暴露了部分微掩模108，并且因为微掩模108具有高度的可变性，所以粗糙表面104在微掩模108处呈现高度的可变性。此外，因为微掩模108具有高度的可变性，并且在形成沟槽110时用作掩模，所以沟槽110具有高度的可变性，并且粗糙表面104在沟槽110处呈现这种高度的可变性。沟槽110和微掩模108处的高度可变性又导致沿粗糙表面104具有高度粗糙度。
结晶层102的高蚀刻速率可以是掩模材料1402的高蚀刻速率的约5-20倍、约5-10倍或约10-20倍。然而，其他合适的倍数也是可行的。如果倍数太低(例如，小于约5或某个其他合适的值)，微掩模108对下面的结晶层102的部分提供的保护可能很少，并且粗糙化可能是最小的。如果倍数太高(例如，大于约20或某个其他合适的值)，则蚀刻可能花费很长时间来回蚀刻大部分掩模材料1402。这样，蚀刻可能需要很长时间才能完成，并且批量制造期间的产量可能会显著降低。
该蚀刻可以例如通过干等离子体蚀刻或一些其他合适类型的蚀刻来执行。在一些实施例中，蚀刻是各向异性的。在通过干等离子体蚀刻执行蚀刻的一些实施例中，蚀刻采用的蚀刻气体是或包括氯气、具有约10-100标准立方厘米每分钟的流速(SCCM)和约10-100毫托的压力(即Cl2)或上述的任意组合。然而，其他蚀刻气体、流速和压力也是可行的。如上所述使用氯气的干等离子体蚀刻可用于一些但不是全部实施例中，其中结晶层102是多晶硅，并且微掩模108是氧化硅。
尽管参考图13-图15描述了本发明方法的各个实施例，但是应当理解，图13-图15所示的结构不限于该方法，而是可以独立于该方法而单独使用。虽然图13-图15被描述为一系列步骤，但是应当理解，在其他实施例中，步骤的顺序可以改变。虽然图13-图15示出并描述了一组特定的步骤，但是在其他实施例中可以省略一些示出和/或描述的步骤。此外，未示出和/或描述的步骤可以包括在其他实施例中。
例如，在可选实施例中，微掩模108可以在蚀刻之后被去除，如图2B所示。该去除可以例如通过蚀刻工艺或一些其他合适的去除工艺来执行。
参考图16，提供了图13-图15的方法的一些实施例的框图1600。
在1602处，将结晶层沉积在衬底上。例如参见图13。
在1604处，掩模材料沿着结晶层的晶界扩散到结晶层中，以形成沿着晶界埋在结晶层中的微掩模。例如参见图14。
在1606处，使用相对于掩模材料对结晶层具有高选择性的蚀刻剂对氧化物层和结晶层执行蚀刻，使得在未被微掩模掩蔽的结晶层中形成沟槽，并粗糙化结晶层。例如参见图15。
虽然图16的框图1600在本文中被示出和描述为一系列步骤或事件，但是应当理解的是，此类步骤或事件的所示顺序不应被解释为限制性的。例如，一些操作可以不同的顺序发生并且/或者与除了本文中所示和/或描述的操作或事件之外的其他操作或事件同时发生。此外，可能不需要所有示出的步骤来实现本文中描述的一个或多个方面或实施例，并且本文中描绘的步骤中的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中执行。
参考图17、图18A、图18B、图19、图20A、图20B和图21-图24，提供了用于形成包括MEMS运动传感器和粗糙结晶层的MEMS封装件的方法的一些实施例的一系列截面图1700、1800A、1800B、1900、2000A、2000B和2100-2400。该方法示出了根据图3的实施例的MEMS封装件的形成，但是也可以用于形成根据其他合适的实施例的MEMS封装件。
如图17的截面图1700所示，图案化覆盖衬底316以在覆盖衬底316的上侧形成凹槽1702。此外，沉积衬底间介电层320以覆盖在覆盖衬底316的上侧并内衬凹槽1702。图案化可以通过和/或使用光刻/蚀刻工艺和/或一些其他合适的工艺来执行。
同样如图17的截面图1700所示，MEMS衬底306的下侧通过衬底间介电层320接合到覆盖衬底316。在一些实施例中，该接合气密地密封凹槽1702。该接合可以通过熔接和/或一些其他合适的接合工艺来执行。
同样如图17的截面图1700所示，图案化MEMS衬底306以形成在MEMS衬底306的上侧向上突出的支座306s。支座306s可以具有如图4所示的方形环形布局或一些其他合适的布局。图案化可以通过和/或使用光刻/蚀刻工艺和/或一些其他合适的工艺来执行。
如图18A和图18B的截面图1800A、1800B所示，且如参考图13所述，沉积结晶层102以覆盖MEMS衬底306的上侧。图18B提供了图18A的框B内的结晶层102的一些实施例的放大截面图1800B。注意，为了便于说明，图18A、图18B和随后的图没有显示晶粒和晶界。图1、图2A、图2B、图13-图15提供了非限制性的示例。
如图19的截面图1900所示，且如参照图14所述，掩模材料1402沿着结晶层102的晶界(未示出；例如参见图14)扩散到结晶层102中。扩散到结晶层102中的掩模材料1402限定了微掩模(未示出；例如参见图14)。请注意，为了便于说明，图19和随后的图中没有示出微掩模。图1、图2A、图14和图15提供了非限制性的示例。
如图20A和图20B的截面图2000A、2000B所示，如参照图15所述，对结晶层102执行蚀刻以形成沟槽110和粗糙表面104。图20B提供了图20A的框C内的结晶层102的一些实施例的放大截面图2000B。如上所述，为了便于说明，图20A和图20B没有示出晶粒、晶界和微掩模，但是图1、图2A和图2B提供了非限制性示例。在可选实施例中，图1、图2A和图2B中的任何一个都在框C内。
如图21的截面图2100所示，在结晶层102上的支座306s上面形成MEMS侧共晶接合结构324。MEMS侧共晶接合结构324可以具有如图4所示的方形环形布局或一些其他合适的布局。用于形成MEMS侧共晶接合结构324的工艺可以包括沉积共晶接合层，并且通过光刻/蚀刻工艺将共晶接合层图案化到MEMS侧共晶接合结构324中。然而，其他合适的流程也是可行的。
如图22的截面图2200所示，图案化MEMS衬底306以打开覆盖衬底316中的凹槽1702，并形成覆盖凹槽1702的可移动结构304。可移动结构304可以通过光刻/蚀刻工艺或一些其他合适的工艺形成。
如图23的截面图2300所示，形成或以其他方式提供了IC 318。IC 318包括器件衬底326、互连介电层328和多个半导体器件330。互连介电层328覆盖器件衬底326，并且半导体器件330在互连介电层328和器件衬底326之间的器件衬底326中。互连介电层328容纳多条导线332和多个通孔334。导线332和通孔334交替堆叠以限定从半导体器件330引出的导电路径，并且可以限定电互连结构。
IC侧共晶键合结构322、感测电极308和凸块结构314在互连介电层328的与器件衬底326相对的一侧上。注意，感测电极308以虚线示意性地示出，并且可以具有不同的形式和/或位置。IC侧共晶接合结构322有助于与MEMS衬底306的共晶接合(例如，参见图22)，并且感测电极有助于通过可移动结构304感测移动(例如，参见图22)。IC侧共晶接合结构322可以具有如图4所示的方形环形布局或一些其他合适的布局。凸块结构314可以吸收在此后形成的腔内的气体和/或可以提供一些其他合适的功能。在一些实施例中，导线332和通孔334限定了通向感测电极308的导电路径和/或限定了通向IC侧共晶接合结构322的导电路径。
如图24的截面图2400所示，IC 318被垂直翻转并在IC侧共晶接合结构322和MEMS侧共晶接合结构324之间的界面处与MEMS衬底306共晶接合。在可选实施例中，执行一些其他合适的接合工艺。共晶接合在IC 318和覆盖衬底316之间限定了腔310，并且在一些实施例中，腔310被气密密封。可移动结构304可响应于重力、加速度或一些其他合适的刺激在腔310内移动。
因为可移动结构304的顶面是粗糙的，所以减少了可移动结构304的顶面和腔310的顶面之间发生静摩擦的可能性。如果顶面接触，粗糙度减小了可移动结构304的顶面和腔310的顶面之间的接触面积。这样，范德华力和导致静摩擦的其他合适的力减小，因此静摩擦的可能性减小。静摩擦可能性的减小进而可以增加MEMS封装件的灵敏度和/或寿命。
虽然图17、图18A、图18B、图19、图20A、图20B和图21-图24是参考本发明方法的各个实施例来描述的，但是应当理解，图17、图18A、图18B、图19、图20A、图20B和图21-图24中所示的结构不限于该方法，而是可以独立于该方法而单独使用。虽然图17、图18A、图18B、图19、图20A、图20B和图21-图24将本发明方法描述为一系列步骤，但是应当理解，在其他实施例中，步骤的顺序可以改变。虽然图17、图18A、图18B、图19、图20A、图20B和图21-图24示出和描述了一组特定的步骤，但是在其他实施例中可以省略所示出和/或描述的一些步骤。此外，未示出和/或描述的步骤可以包括在其他实施例中。
参考图25，提供了图17、图18A、图18B、图19、图20A、图20B和图21-图24所示的方法的一些实施例的框图2500。
在2502处，将覆盖衬底接合到MEMS衬底的第一侧。例如参见图17。
在2504处，图案化与MEMS衬底的第一侧相对的MEMS衬底的第二侧，以在MEMS衬底中形成环形支座。例如参见图17。
在2506处，将结晶层沉积在MEMS衬底的第二侧上，并内衬环形支座。例如，参见图13、图18A和图18B。
在2508处，掩模材料沿着结晶层的晶界扩散到结晶层中，以形成沿着晶界埋在结晶层中的微掩模。例如，参见图14和图19。
在2510处，使用相对于掩模材料对结晶层具有高选择性的蚀刻剂对结晶层执行蚀刻，其中该蚀刻在未被微掩模掩蔽的结晶层中形成沟槽，并粗糙化结晶层。例如，参见图15、图20A和图20B。
在2512处，图案化结晶层和MEMS衬底以在MEMS衬底中限定可移动结构。例如参见图22。
在2514处，MEMS衬底通过环形支座接合到IC。例如，参见图21、图23和图24。
虽然图25的框图2500在本文中被示出和描述为一系列步骤或事件，但是应当理解的是，此类步骤或事件的所示顺序不应被解释为限制性的。例如，一些操作可以不同的顺序发生并且/或者与除了本文中所示和/或描述的操作或事件之外的其他操作或事件同时发生。此外，可能不需要所有示出的步骤来实现本文中描述的一个或多个方面或实施例，并且本文中描绘的步骤中的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中执行。
在一些实施例中，本发明提供了半导体结构，包括：第一衬底；第一衬底上的结晶层；以及从结晶层的表面沿着结晶层的晶界扩散到结晶层中的多个微掩模，其中该表面具有将微掩模彼此分隔开的多个沟槽。在一些实施例中，结晶层包括多晶硅，其中微掩模包括氧化物。在一些实施例中，多个沟槽包括第一沟槽和第二沟槽，其中第一沟槽和第二沟槽具有不同的截面轮廓。在一些实施例中，多个微掩模包括第一微掩模和第二微掩模，其中第一微掩模和第二微掩模具有不同的截面轮廓。在一些实施例中，第一衬底限定了MEMS结构，其中半导体结构还包括：独立于第一衬底并接合到第一衬底的第二衬底，其中MEMS结构和结晶层在MEMS结构和第二衬底之间的腔内相对于第二衬底一起是可移动的。在一些实施例中，结晶层覆盖在MEMS结构上，并且其中半导体结构还包括：位于MEMS结构下面的第二结晶层；以及从第二结晶层的表面沿着第二结晶层的晶界扩散到第二结晶层中的多个第二微掩模，其中第二结晶层的表面具有将微掩模彼此分隔开的多个第二沟槽。在一些实施例中，半导体结构还包括独立于第一衬底并接合到第一衬底的第二衬底，其中第二衬底限定了MEMS结构，该MEMS结构在MEMS结构和第一衬底之间的腔内相对于第一衬底和结晶层是可移动的。
在一些实施例中，本发明提供了MEMS封装件，包括：IC；接合到所述IC并独立于所述IC的衬底，其中所述衬底限定了MEMS结构，所述MEMS结构可相对于所述IC在所述IC和所述衬底之间的腔内移动；位于所述腔中的结晶层，并且所述结晶层具有粗糙表面，所述粗糙表面被配置为减少所述MEMS结构和所述IC之间的静摩擦；以及沿着结晶层的晶界嵌入结晶层中的多个微部件，其中结晶层在粗糙表面处限定了隔开微部件的沟槽，并且其中微部件是掩模或腔。在一些实施例中，微部件是结晶层的氧化物，或微部件包括结晶层的氧化物。在一些实施例中，微部件是介电材料或包括介电材料，沟槽的侧壁由微部件和结晶层形成。在一些实施例中，微部件是与腔气氛直接流体连通的腔。在一些实施例中，多个微部件包括第一微部件和第二微部件，其中粗糙表面分别在第一微部件和第二微部件处具有不同的截面轮廓。在一些实施例中，微部件从粗糙表面延伸到结晶层中的第一深度，其中沟槽从粗糙表面延伸到结晶层中的第二深度，并且其中第二深度大于第一深度。
在一些实施例中，本发明提供了一种方法，包括：在第一衬底上沉积结晶层；沿着结晶层的晶界将掩模材料扩散到结晶层中；以及用相对于掩模材料对结晶层具有高选择性的蚀刻剂对结晶层执行第一蚀刻，其中扩散到结晶层中的掩模材料限定了在第一蚀刻期间保护下面的结晶层的部分的微掩模，并且其中第一蚀刻在未被微掩模掩蔽的结晶层中形成沟槽。在一些实施例中，对于结晶层和掩模材料，蚀刻剂分别具有第一蚀刻速率和第二蚀刻速率，其中第一蚀刻速率比第二蚀刻速率大约5倍-20倍。在一些实施例中，结晶层是多晶硅，其中掩模材料通过多晶硅的热氧化形成。在一些实施例中，通过使用包括氯的蚀刻气体的等离子体蚀刻来执行第一蚀刻。在一些实施例中，该方法还包括：在第一蚀刻之后，在第一衬底和结晶层中形成MEMS结构；提供其上布置有互连结构和半导体器件的第二衬底；以及将第一衬底接合到第二衬底，使得结晶层和互连结构位于第一衬底和第二衬底之间。在一些实施例中，该方法还包括图案化第一衬底以在第一衬底中限定环形支座，其中结晶层沉积在环形支座上并内衬环形支座。在一些实施例中，MEMS结构的形成包括在第一蚀刻之后选择性地对结晶层和第一衬底执行第二蚀刻。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体结构，包括：
第一衬底；
结晶层，在所述第一衬底上；以及
多个微掩模，从所述结晶层的表面沿着所述结晶层的晶界扩散到所述结晶层中，其中，所述表面具有将所述微掩模彼此分隔开的多个沟槽。
2.根据权利要求1所述的半导体结构，其中，所述结晶层包括多晶硅，并且其中，所述微掩模包括氧化物。
3.根据权利要求1所述的半导体结构，其中，所述多个沟槽包括第一沟槽，其中，所述第一沟槽具有高度和宽度，并且其中，所述宽度与所述高度的比值为1.2-0.14。
4.根据权利要求1所述的半导体结构，其中，所述表面具有大于5纳米的算术平均粗糙度Ra。
5.根据权利要求1所述的半导体结构，其中，所述第一衬底限定微机电***结构，并且其中，所述半导体结构还包括：
第二衬底，独立于所述第一衬底并接合到所述第一衬底，其中，所述微机电***结构和所述结晶层在所述微机电***结构和所述第二衬底之间的腔内相对于所述第二衬底一起是可移动的。
6.根据权利要求5所述的半导体结构，其中，所述结晶层覆盖在所述微机电***结构上，并且其中，所述半导体结构还包括：
第二结晶层，位于所述微机电***结构下方；和
多个第二微掩模，从所述第二结晶层的表面沿着所述第二结晶层的晶界扩散到所述第二结晶层中，其中，所述第二结晶层的所述表面具有将所述微掩模彼此分隔开的多个第二沟槽。
7.根据权利要求1所述的半导体结构，还包括：
第二衬底，独立于所述第一衬底并接合到所述第一衬底，其中，所述第二衬底限定微机电***结构，所述微机电***结构在所述微机电***结构和所述第一衬底之间的腔内相对于所述第一衬底和所述结晶层是可移动的。
8.一种微机电***(MEMS)封装件，包括：
集成电路(IC)；
衬底，接合到所述集成电路并独立于所述集成电路，其中，所述衬底限定微机电***结构，所述微机电***结构在所述集成电路和所述衬底之间的腔内相对于所述集成电路是可移动的；
结晶层，位于所述腔中，并且具有粗糙表面，所述粗糙表面被配置为减少所述微机电***结构和所述IC之间的静摩擦；以及
多个微部件，沿着所述结晶层的晶粒边界嵌入在所述结晶层中，其中，所述结晶层在所述粗糙表面处限定间隔开所述微部件的沟槽，并且其中，所述微部件是掩模或腔。
9.根据权利要求8所述的微机电***封装件，其中，所述微部件是所述结晶层的氧化物或包括所述结晶层的氧化物。
10.一种形成半导体结构的方法，包括：
在第一衬底上沉积结晶层；
沿着所述结晶层的晶界将掩模材料扩散到所述结晶层中；以及
使用相对于所述掩模材料对所述结晶层具有高选择性的蚀刻剂对所述结晶层执行第一蚀刻，
其中，扩散到所述结晶层中的所述掩模材料限定微掩模，所述微掩模在所述第一蚀刻期间保护下面的所述结晶层的部分，并且其中，所述第一蚀刻在未被所述微掩模掩蔽的所述结晶层中形成沟槽。
CN202110318761.1A 2020-07-29 2021-03-25 Mems封装件、半导体结构及其形成方法 Pending CN113651285A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/942,055 US11312615B2 (en) 2020-07-29 2020-07-29 Method to form a rough crystalline surface
US16/942,055 2020-07-29

Publications (1)

Publication Number Publication Date
CN113651285A true CN113651285A (zh) 2021-11-16

Family

ID=77398379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110318761.1A Pending CN113651285A (zh) 2020-07-29 2021-03-25 Mems封装件、半导体结构及其形成方法

Country Status (7)

Country Link
US (1) US11312615B2 (zh)
EP (1) EP3945065A1 (zh)
JP (1) JP2022027598A (zh)
KR (1) KR102491402B1 (zh)
CN (1) CN113651285A (zh)
DE (1) DE102020120689B3 (zh)
TW (1) TWI785463B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200577A (zh) * 1996-10-15 1998-12-02 株式会社半导体能源研究所 半导体器件及其制造方法
CN102408090A (zh) * 2010-09-21 2012-04-11 台湾积体电路制造股份有限公司 具有增强锚的微结构
CN105470121A (zh) * 2014-09-30 2016-04-06 英飞凌科技股份有限公司 形成晶体管的方法、衬底图案化的方法及晶体管
TWI541395B (zh) * 2015-02-16 2016-07-11 兆遠科技股份有限公司 一種藍寶石基板以及應用該藍寶石基板的鏡頭與顯示器
CN106098743A (zh) * 2015-04-29 2016-11-09 台湾积体电路制造股份有限公司 上部不变宽的高纵横比蚀刻
CN106082108A (zh) * 2015-04-29 2016-11-09 台湾积体电路制造股份有限公司 用于减少背侧硅损坏的结构
CN106145024A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 运动微机电***（mems）封装件
CN106995204A (zh) * 2016-01-26 2017-08-01 台湾积体电路制造股份有限公司 微机电***封装
CN107021448A (zh) * 2016-02-01 2017-08-08 台湾积体电路制造股份有限公司 Cmos‑mems结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876046B2 (en) 2002-02-07 2005-04-05 Superconductor Technologies, Inc. Stiction alleviation using passivation layer patterning
AU2003290510A1 (en) * 2002-06-26 2004-04-19 Cornell Research Foundation, Inc. Small scale wires with microelectromechanical devices
US7741687B2 (en) * 2006-03-10 2010-06-22 Semiconductor Energy Laboratory Co., Ltd. Microstructure, semiconductor device, and manufacturing method of the microstructure
US7623287B2 (en) * 2006-04-19 2009-11-24 Qualcomm Mems Technologies, Inc. Non-planar surface structures and process for microelectromechanical systems
DE102014213836A1 (de) 2014-07-16 2016-01-21 Robert Bosch Gmbh Mikromechanische Feststoffelektrolyt-Sensorvorrichtung und Verfahren zu ihrer Herstellung
US9611133B2 (en) * 2014-09-11 2017-04-04 Invensense, Inc. Film induced interface roughening and method of producing the same
US9988260B2 (en) 2016-04-29 2018-06-05 Nxp Usa, Inc. Rough MEMS surface
US10526199B1 (en) 2018-09-27 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. High efficiency getter design in vacuum MEMS device
JP7115257B2 (ja) * 2018-11-29 2022-08-09 Tdk株式会社 圧電薄膜素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200577A (zh) * 1996-10-15 1998-12-02 株式会社半导体能源研究所 半导体器件及其制造方法
CN102408090A (zh) * 2010-09-21 2012-04-11 台湾积体电路制造股份有限公司 具有增强锚的微结构
CN105470121A (zh) * 2014-09-30 2016-04-06 英飞凌科技股份有限公司 形成晶体管的方法、衬底图案化的方法及晶体管
TWI541395B (zh) * 2015-02-16 2016-07-11 兆遠科技股份有限公司 一種藍寶石基板以及應用該藍寶石基板的鏡頭與顯示器
CN106098743A (zh) * 2015-04-29 2016-11-09 台湾积体电路制造股份有限公司 上部不变宽的高纵横比蚀刻
CN106082108A (zh) * 2015-04-29 2016-11-09 台湾积体电路制造股份有限公司 用于减少背侧硅损坏的结构
CN106145024A (zh) * 2015-05-15 2016-11-23 台湾积体电路制造股份有限公司 运动微机电***（mems）封装件
CN106995204A (zh) * 2016-01-26 2017-08-01 台湾积体电路制造股份有限公司 微机电***封装
CN107021448A (zh) * 2016-02-01 2017-08-08 台湾积体电路制造股份有限公司 Cmos‑mems结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YOUNGJOO YEE: "《Polysilicon surface-modification technique to reduce sticking of microstructures》", 《SENSORS AND ACTUATORS A》, vol. 52, no. 1, 1 March 1996 (1996-03-01), pages 145 - 150 *

Also Published As

Publication number Publication date
TWI785463B (zh) 2022-12-01
JP2022027598A (ja) 2022-02-10
EP3945065A1 (en) 2022-02-02
KR102491402B1 (ko) 2023-01-20
US11312615B2 (en) 2022-04-26
US20220033246A1 (en) 2022-02-03
DE102020120689B3 (de) 2021-12-30
KR20220014795A (ko) 2022-02-07
TW202218976A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
US11192775B2 (en) Rough layer for better anti-stiction deposition
US8227876B2 (en) Single crystal silicon sensor with additional layer and method of producing the same
US9617150B2 (en) Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
US9090452B2 (en) Mechanism for forming MEMS device
US9695039B1 (en) Multi-pressure MEMS package
US8096048B2 (en) Method for fabricating MEMS structure
US9567206B2 (en) Structures and formation methods of micro-electro mechanical system device
US20200079642A1 (en) Microelectromechanical systems (mems) structure to prevent stiction after a wet cleaning process
US10160640B2 (en) Mechanisms for forming micro-electro mechanical system device
US8338207B2 (en) Bulk silicon moving member with dimple
US8980698B2 (en) MEMS devices
US20190062153A1 (en) Fence structure to prevent stiction in a mems motion sensor
US9725301B2 (en) Structures and formation methods of micro-electro mechanical system device
KR102202821B1 (ko) 다중 깊이 mems 패키지를 형성하는 방법
US9316704B2 (en) Magnetic sensor and forming method
US20230100960A1 (en) Sensor with dimple features and improved out-of-plane stiction
CN113651285A (zh) Mems封装件、半导体结构及其形成方法
CN107764459B (zh) 压力传感器以及其制造方法
JP4557034B2 (ja) 半導体力学量センサおよびその製造方法
US20230348259A1 (en) MICRO-ELECTRO-MECHANICAL SYSTEM (MEMS) DEVICE and fabrication method thereof
US20210061652A1 (en) Fabrication method for a mems device
TW201807392A (zh) 壓力感測器以及其製造方法
TWI483892B (zh) 微機電裝置以及製造微機電裝置之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination