CN113630126A - 一种极化码译码处理方法、装置及设备 - Google Patents

一种极化码译码处理方法、装置及设备 Download PDF

Info

Publication number
CN113630126A
CN113630126A CN202010378972.XA CN202010378972A CN113630126A CN 113630126 A CN113630126 A CN 113630126A CN 202010378972 A CN202010378972 A CN 202010378972A CN 113630126 A CN113630126 A CN 113630126A
Authority
CN
China
Prior art keywords
path
path metric
subtree
bit
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010378972.XA
Other languages
English (en)
Other versions
CN113630126B (zh
Inventor
赵锋
郭东亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Mobile Communications Equipment Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Priority to CN202010378972.XA priority Critical patent/CN113630126B/zh
Publication of CN113630126A publication Critical patent/CN113630126A/zh
Application granted granted Critical
Publication of CN113630126B publication Critical patent/CN113630126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供一种极化码译码处理方法、装置及设备，涉及通信技术领域。该方法包括：接收待译码的极化码数据；根据所述极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，对所述子树中第二类型节点进行路径度量值更新；获取所述子树在路径扩展后的所有路径的路径度量值；根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列。本发明的方案实现了提高极化码译码效率的目的。

Description

一种极化码译码处理方法、装置及设备
技术领域
本发明涉及通信技术领域，特别是指一种极化码译码处理方法、装置及设备。
背景技术
目前，对于极化码Polar的译码，提出了基于快速串行抵消列表FSCL(FastSuccessive Cancellation List)的译码方式。FSCL译码预定义了叶子节点类型和对应叶子节点的处理方式，将二叉树修剪为不完整二叉树，简化译码处理过程。
然而，现有的FSCL译码过程，对每个遇到的叶子节点，都需要做路径扩展，并计算对应路径的路径度量值PM和硬比特序列，然后再根据PM排序结果得到PM最小的L条路径，作为下次路径扩展的基础。这样，就需要多次 PM值更新和排序，造成译码时延大大增加。
发明内容
本发明的目的是提供一种极化码译码处理方法、装置及设备，以提高极化码译码效率。
为达到上述目的，本发明的实施例提供一种极化码译码处理方法，包括：
接收待译码的极化码数据；
根据所述极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，对所述子树中第二类型节点进行路径度量值更新；
获取所述子树在路径扩展后的所有路径的路径度量值；
根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列，包括：
对所述路径度量值进行排序；
根据所述排序的结果，选取目标路径，并获取所述目标路径对应的路径度量值的排列序号；
根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述对所述路径度量值进行排序，包括：
在缓存区内，将所述路径度量值按照从小到大的顺序逐位进行排序。
可选地，所述目标路径对应的路径度量值小于所述扩展路径中剩余路径的路径度量值。
可选地，所述根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列，包括：
根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号；
获取所述组内序号的二进制指示值；
由所述二进制指示值的高位到低位，逐一确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号，包括：
通过所述排列序号对
Figure BDA0002481184310000021
求余，将得到的余数作为所述目标路径对应在初始路径扩展后的组内序号；其中，Nrep为所述子树中第一类型节点的数量。
可选地，所述路径度量值对应的缓存区，在初始状态具有与初始路径数目相同的初始区域；
在路径扩展过程中，每次路径扩展将当前的各区域划分为两个相等区域，并将对应的路径度量值扩展存储在扩展后区域的首位。
可选地，所述初始路径度量值的数目与所述初始路径数目相同。
本发明实施例还提供了一种译码设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序；所述处理器执行所述程序时实现以下步骤：
接收待译码的极化码数据；
根据所述极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，对所述子树中第二类型节点进行路径度量值更新；
获取所述子树在路径扩展后的所有路径的路径度量值；
根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述处理器还用于：
对所述路径度量值进行排序；
根据所述排序的结果，选取目标路径，并获取所述目标路径对应的路径度量值的排列序号；
根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述处理器还用于：
在缓存区内，将所述路径度量值按照从小到大的顺序逐位进行排序。
可选地，所述目标路径对应的路径度量值小于所述扩展路径中剩余路径的路径度量值。
可选地，所述处理器还用于：
根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号；
获取所述组内序号的二进制指示值；
由所述二进制指示值的高位到低位，逐一确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述处理器还用于：
通过所述排列序号对
Figure BDA0002481184310000031
求余，将得到的余数作为所述目标路径对应在初始路径扩展后的组内序号；其中，Nrep为所述子树中第一类型节点的数量。
可选地，所述路径度量值对应的缓存区，在初始状态具有与初始路径数目相同的初始区域；
在路径扩展过程中，每次路径扩展将当前的各区域划分为两个相等区域，并将对应的路径度量值扩展存储在扩展后区域的首位。
可选地，所述初始路径度量值的数目与所述初始路径数目相同。
本发明实施例还提供了一种极化码译码处理装置，包括：
接收模块，用于接收待译码的极化码数据；
第一处理模块，用于根据所述极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，对所述子树中第二类型节点进行路径度量值更新；
第二处理模块，用于获取所述子树在路径扩展后的所有路径的路径度量值；
第三处理模块，用于根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述第三处理模块包括：
排序子模块，用于对所述路径度量值进行排序；
第一处理子模块，用于根据所述排序的结果，选取目标路径，并获取所述目标路径对应的路径度量值的排列序号；
第二处理子模块，用于根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述排序子模块还用于：
在缓存区内，将所述路径度量值按照从小到大的顺序逐位进行排序。
可选地，所述目标路径对应的路径度量值小于所述扩展路径中剩余路径的路径度量值。
可选地，所述第一处理子模块包括：
确定单元，用于根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号；
获取单元，用于获取所述组内序号的二进制指示值；
处理单元，用于由所述二进制指示值的高位到低位，逐一确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述确定单元还用于：
通过所述排列序号对
Figure BDA0002481184310000041
求余，将得到的余数作为所述目标路径对应在初始路径扩展后的组内序号；其中，Nrep为所述子树中第一类型节点的数量。
可选地，所述路径度量值对应的缓存区，在初始状态具有与初始路径数目相同的初始区域；
在路径扩展过程中，每次路径扩展将当前的各区域划分为两个相等区域，并将对应的路径度量值扩展存储在扩展后区域的首位。
可选地，所述初始路径度量值的数目与所述初始路径数目相同。
本发明实施例还提供了一种可读存储介质，其上存储有程序或指令，所述程序或指令被处理器执行时实现如上所述的极化码译码处理方法中的步骤。
本发明的上述技术方案的有益效果如下：
本发明实施例的方法，在接收到待译码的极化码数据后，会根据该极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，以及对该子树中第二类型节点进行路径度量值更新，从而获取该子树在路径扩展后的所有路径的路径度量值，最终由所获取的路径度量值确定子树的第一类型节点在原始比特序列中的硬比特序列。如此，一次子树译码过程可以同时处理一个或多个连续的第一类型节点和第二类型节点而不被打断，且处理完成后可以得到子树的第一类型节点的在原始比特序列中的硬比特序列，提高了极化码译码效率。
附图说明
图1为本发明实施例的极化码译码处理方法的流程示意图；
图2为本发明实施例的极化码译码处理方法的具体流程示意图；
图3为本发明实施例中路径度量值存储示意图之一；
图4为本发明实施例中路径度量值存储示意图之二；
图5为本发明实施例中路径度量值存储示意图之三；
图6为本发明实施例中极化码译码处理方法应用流程示意图；
图7为不完全二叉树示意图；
图8为本发明实施例的译码设备的结构示意图；
图9为本发明实施例的极化码译码处理装置的结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
如图1所示，本发明实施例的一种极化码译码处理方法，包括：
步骤101，接收待译码的极化码数据；
步骤102，根据所述极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，对所述子树中第二类型节点进行路径度量值更新；
步骤103，获取所述子树在路径扩展后的所有路径的路径度量值；
步骤104，根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
通过上述步骤，本发明实施例的极化码译码处理方法，在接收到待译码的极化码数据后，会根据该极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，以及对该子树中第二类型节点进行路径度量值更新，从而获取该子树在路径扩展后的所有路径的路径度量值，最终由所获取的路径度量值确定子树的第一类型节点在原始比特序列中的硬比特序列。如此，一次子树译码过程可以同时处理一个或多个连续的第一类型节点和第二类型节点而不被打断，且处理完成后可以得到子树的第一类型节点的在原始比特序列中的硬比特序列，提高了极化码译码效率。
该实施例中，极化码数据的不完全二叉树结构是由完全二叉树修剪所得，不完全二叉树结构中叶子节点类型包括RATE0、REP、SPC、RATE1。其中， REP即第一类型节点，RATE0即第二类型节点。对一个码长为N的极化码表示的二叉树层数是log2(N)+1。
这样，在一次子树从上到下、从左到右逐层译码过程中，每遇到一个叶子节点，若该叶子节点是REP，则进行路径扩展和路径度量值更新，若该叶子节点是RATE0，则进行路径度量值更新，直至下一个叶子节点是SPC或RATE1。而多次子树译码将构成一次完整的极化码Polar译码。
其中，子树的初始路径数目Pinit，在第一次译码时Pinit为***预设值，之后 Pinit为上一次译码中路径扩展后的所有路径数量。
可选地，如图2所示，步骤104包括：
步骤201，对所述路径度量值进行排序；
步骤202，根据所述排序的结果，选取目标路径，并获取所述目标路径对应的路径度量值的排列序号；
步骤203，根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列。
按照步骤201-203，在对步骤103所获取的路径度量值进行排序后，根据该排序的结果，选取目标路径，并获取该目标路径对应的路径度量值的排列序号，之后，由目标路径对应的路径度量值的排列序号，得到子树的第一类型节点在原始比特序列中的硬比特序列。
该实施例中，设定了路径度量值PM的缓存区，该缓存区的大小根据路径扩展的最大路径数目设置，例如，路径扩展的最大路径数目为Lmax，则该缓存区即为长度为Lmax的数组PM_ARRAY。其中，PM_ARRAY初始值为全零，之后根据Pinit的值，PM初值在PM_ARRAY中均匀分布。
若Pinit＝1，对应的PM初值为PMinit0，则PM_ARRAY内缓存更新为下表1 所示(Lmax＝64，64个值均为PMinit0)：
PM<sub>init0</sub> PM<sub>init0</sub> … PM<sub>init0</sub> PM<sub>init0</sub> PM<sub>init0</sub> … PM<sub>init0</sub>
表1
若Pinit＝2，对应的PM初值为PMinit0和PMinit1，则PM_ARRAY内缓存更新为下表2所示(Lmax＝64，前32个值为PMinit0，后32个值为PMinit1)：
PM<sub>init0</sub> PM<sub>init0</sub> … PM<sub>init0</sub> PM<sub>init1</sub> PM<sub>init1</sub> … PM<sub>init1</sub>
表2
若Pinit＝4，对应的PM初值为PMinit0、PMinit1、PMinit2和PMinit3，则 PM_ARRAY内缓存更新为下表3所示(Lmax＝64，前16个值为PMinit0，依次 16个值为PMinit1，依次16个值为PMinit2，依次16个值为PMinit3)：
PM<sub>init0</sub> … PM<sub>init1</sub> … PM<sub>init2</sub> … PM<sub>init3</sub> …
表3
当然，Pinit的最大值为目标路径的数量L。
译码过程中，叶子节点REP的出现将导致路径扩展和PM值更新(RATE0 节点不扩展路径，但需要更新PM值)：对于每一条路径，每出现一个REP节 点，将生成两个PM值，即ΔPMi,rep0和ΔPMi,rep1，其中i表示第i个REP节点； 每出现一个RATE0节点，将生成一个PM值，即ΔPMj,rate0，其中j表示第j个 RATE0节点。如此，经过Nrep个REP节点和Nrate0个RATE0节点后，待排序 的总路径数目为Pext，
Figure RE-GDA0002531042510000081
同时Pext条路径的PM更新值：
Figure RE-GDA0002531042510000082
需要缓存。
该实施例中，可选地，所述路径度量值对应的缓存区，在初始状态具有与初始路径数目相同的初始区域；
在路径扩展过程中，每次路径扩展将当前的各区域划分为两个相等区域，并将对应的路径度量值扩展存储在扩展后区域的首位。
这里，缓存区的初始状态是一次子树译码的起始时的状态，该缓存区在初始状态会分为与初始路径数目相同数量的初始区域。之后，随着路径扩展，每次路径扩展会将当前的各区域划分为两个相等区域，并将对应的路径度量值扩展存储在扩展后区域的首位。
可选地，所述初始路径度量值的数目与所述初始路径数目相同。
若Pinit＝1(Lmax＝64)，如图3所示，缓存区在初始状态只有一个初始区域， 64比特位均存储初始路径度量值PMinit0；第一次路径扩展，缓存区将均分为两个区域，此时，0比特位和32比特位存储更新的路径度量值；第二次路径扩展，缓存区将均分为4个区域，此时，0比特位、16比特位、32比特位和 48比特位存储更新的路径度量值；第三次路径扩展，缓存区将均分为8个区域，此时，0比特位、8比特位、16比特位、24比特位、32比特位、40比特位、48比特位和56比特位存储更新的路径度量值；第四次路径扩展，缓存区将均分为16个区域，此时，0比特位、4比特位、8比特位、12比特位、16 比特位、20比特位、24比特位、28比特位、32比特位、36比特位、40比特位、44比特位、48比特位、52比特位、56比特位和60比特位存储更新的路径度量值。
若Pinit＝2(Lmax＝64)，如图4所示，缓存区在初始状态均分为2个初始区域，即0～31比特位均存储初始路径度量值PMinit0，32～63比特位均存储初始路径度量值PMinit1；第一次路径扩展，缓存区将均分为4个区域，此时，0比特位、 16比特位、32比特位和48比特位存储更新的路径度量值；第二次路径扩展，缓存区将均分为8个区域，此时，0比特位、8比特位、16比特位、24比特位、 32比特位、40比特位、48比特位和56比特位存储更新的路径度量值；第三次路径扩展，缓存区将均分为16个区域，此时，0比特位、4比特位、8比特位、12比特位、16比特位、20比特位、24比特位、28比特位、32比特位、 36比特位、40比特位、44比特位、48比特位、52比特位、56比特位和60 比特位存储更新的路径度量值。
若Pinit＝4(Lmax＝64)，如图5所示，缓存区在初始状态均分为4个初始区域，即0～15比特位均存储初始路径度量值PMinit0，16～31比特位均存储初始路径度量值PMinit1，32～47比特位均存储初始路径度量值PMinit2，48～63比特位均存储初始路径度量值PMinit3；第一次路径扩展，缓存区将均分为8个区域，此时，0比特位、8比特位、16比特位、24比特位、32比特位、40比特位、48 比特位和56比特位存储更新的路径度量值；第二次路径扩展，缓存区将均分为16个区域，此时，0比特位、4比特位、8比特位、12比特位、16比特位、 20比特位、24比特位、28比特位、32比特位、36比特位、40比特位、44比特位、48比特位、52比特位、56比特位和60比特位存储更新的路径度量值。
由此可见，本发明实施例中，路径度量值在缓存区的存储，能够实现存储空间的高利用率。
该实施例中，可选地，步骤201为：
在缓存区内，将所述路径度量值按照从小到大的顺序逐位进行排序。
这里，会对步骤103获取的路径度量值进行紧凑排列，以便基于目标路径对应的路径度量值的排列序号确定硬比特序列。
在排序时，会按照路径度量值从小到大的顺序配置路径度量值的排列序号。其中，选取的对应的路径度量值的排列序号记做PMidx_k，k＝0,1,…L-1，k 表示第k个目标路径，L为目标路径的数量。
可选地，所述目标路径对应的路径度量值小于所述扩展路径中剩余路径的路径度量值。
如此，选取的目标路径是所有路径中最小的L条路径。
该实施例中，还可设置目标路径的最大数量Lsel，L小于或等于Lsel，来限制目标路径的选取。当然，若Pext小于Lsel，Pext条路径将全部被选为目标路径。
在选取目标路径，并获得目标路径对应的路径度量值的排列序号后，即可执行步骤203。该实施例中，可选地，步骤203包括：
根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号；
获取所述组内序号的二进制指示值；
由所述二进制指示值的高位到低位，逐一确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
这里，目标路径对应在初始路径扩展后的组内序号，是路径度量值排序前，初始路径组的组内序号。而初始路径组的组号记做GRPidx，
Figure BDA0002481184310000101
组内序号记做REPidx。由目标路径对应的路径度量值的排列序号，确定该目标路径对应在初始路径扩展后的组内序号REPidx后，则能够获取其二进制指示值，最终由该二进制指示值的高位到低位，逐一确定该子树的第一类型节点在原始比特序列中的硬比特序列。这样，结合每个REP节点的所在的译码层位置，即可作为下一次处理SPC/RATE1节点的基础。
例如，REPidx的二进制指示值是：
Figure BDA0002481184310000102
则从高位到低位的Nrep个二进制值，逐一对应该次译码过程中REP节点的译码硬比特序列，即
Figure BDA0002481184310000103
对应第一个REP译码硬比特序列，……，b0对应最后一个REP译码硬比特序列。
可选地，所述根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号，包括：
通过所述排列序号对
Figure BDA0002481184310000104
求余，将得到的余数作为所述目标路径对应在初始路径扩展后的组内序号；其中，Nrep为所述子树中第一类型节点的数量。
即，
Figure BDA0002481184310000105
结合图6所示，极化码译码过程中，对于接收的待译码的极化码，设置了 Pinit和对应的初始PM值。通过该极化码的不完全二叉树结构，可统计REP数目Nrep，以及对子树中第一类型节点进行路径扩展，计算扩展后的路径数目 Pext。而对子树中第一类型节点、第二类型节点进行路径度量值更新，更新扩展后Pext条路径的PM值，并进行紧凑排列。之后，即可筛选出PM值最小的 L条路径，且记录排列序号PMidx_k。进一步由公式REPidx＝PMidx_k％2Nrep，得到组内序号REPidx，并获得REPidx的二进制表示bNrepbNrep-1...b1b0。REPidx从高位到低位的Nrep位，逐一对应译码层从高到低REP节点的译码硬比特序列。根据REP节点的特性和所在层位置，得到REP编码后比特序列，用于后续运算。另外，由公式GRPidx＝PMidx_k/2Nrep，得到初始路径组的组号GRPidx，而GRPidx可用于前后两个阶段译码硬比特序列的拼接。最终，合并译码结果，作为下一次处理SPC/RATE1节点的基础。
下面以(128，36)Polar码为例，说明本发明实施例的方法的应用。(128， 36)Polar码的不完全二叉树结构如图7所示。第一次PM排序处理，需要处理的节点为3、9、21、45，假设初始路径数为1，因为有3个REP节点，因此路径扩展后将得到8(L＝8)条路径及对应的PM值，对8个PM值做升序排序，得到排序后结果对应在初始路径扩展后的组内序号。若最小值的组内序号为3，则对应筛选径中节点9的REP译码值为0，节点21的REP译码值为 1，节点45的REP译码值为1；若次小值的组内序号为2，则对应筛选径中节点9的REP译码值为0，节点21的REP译码值为1，节点45的REP译码值为0；以此类推，即可得到8条路径中的各个RATE0和REP的节点信息，如下表4：
Figure BDA0002481184310000121
表4
如此，相对于每次只能处理一个RATE0或者REP节点，无需多次排序，减少译码时延；并且，避免在逐个处理节点3、9、21、45过程中，每条扩展径的信息比特和编码比特序列都需要存储所要额外占用大量的存储空间。
应用本发明实施例方法的译码设备，将多个连续的RATE0节点和REP节点集中在一起处理后，子树的分类将变的简单，Polar译码的总cycle也将大大减少，如(N＝128，K＝36)Polar码，只需要拆分成4棵译码子树，译码总cycle 为296cycle。一次子树译码过程可以同时处理一个或多个连续的REP节点和 RATE0节点而不被打断，且处理完成后，可以得到多条被筛选路径的REP节点信息；PM值更新和排序的次数明显少于传统FSCL算法，可大大减少译码延时，提升译码效率。
在5G子载波间隔为30KHz场景下，物理下行控制信道PDCCH Polar译码器，根据Polar码N和K取值的不同，译码总cycle为430～1200。考虑到 Polar译码还有提前终止功能，因此PDCCH Polar译码的真实cycle平均在500 左右。在设计PDCCH加速器时，可以带2路Polar译码器，且综合布局布线频率为200MHz，5G中PDCCH的36次盲检，需要的处理时延约为： 36*500/200/2＝45us，而PDCCH的总处理时延要求为2.5个符号(约87us)，如此则Polar译码器可以为PDCCH的符号级和比特级计算争取大于1个符号 (35us)的处理时间，从而给***设计提供更多的冗余量。
综上所述，本发明实施例的方法，在接收到待译码的极化码数据后，会根据该极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，以及对该子树中第二类型节点进行路径度量值更新，从而获取该子树在路径扩展后的所有路径的路径度量值，最终由所获取的路径度量值确定子树的第一类型节点在原始比特序列中的硬比特序列。如此，一次子树译码过程可以同时处理一个或多个连续的第一类型节点和第二类型节点而不被打断，且处理完成后可以得到子树的第一类型节点的在原始比特序列中的硬比特序列，提高了极化码译码效率。
如图8所示，本发明的实施例还提供了一种译码设备，包括存储器810、处理器820及存储在所述存储器810上并可在所述处理器820上运行的计算机程序；所述处理器820执行所述程序时实现以下步骤：
接收待译码的极化码数据；
根据所述极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，对所述子树中第二类型节点进行路径度量值更新；
获取所述子树在路径扩展后的所有路径的路径度量值；
根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述处理器还用于：
对所述路径度量值进行排序；
根据所述排序的结果，选取目标路径，并获取所述目标路径对应的路径度量值的排列序号；
根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述处理器还用于：
在缓存区内，将所述路径度量值按照从小到大的顺序逐位进行排序。
可选地，所述目标路径对应的路径度量值小于所述扩展路径中剩余路径的路径度量值。
可选地，所述处理器还用于：
根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号；
获取所述组内序号的二进制指示值；
由所述二进制指示值的高位到低位，逐一确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述处理器还用于：
通过所述排列序号对
Figure BDA0002481184310000141
求余，将得到的余数作为所述目标路径对应在初始路径扩展后的组内序号；其中，Nrep为所述子树中第一类型节点的数量。
可选地，所述路径度量值对应的缓存区，在初始状态具有与初始路径数目相同的初始区域；
在路径扩展过程中，每次路径扩展将当前的各区域划分为两个相等区域，并将对应的路径度量值扩展存储在扩展后区域的首位。
可选地，所述初始路径度量值的数目与所述初始路径数目相同。
所述译码设备还包括收发器930。
在图8中，总线架构(用总线来代表)，总线可以包括任意数量的互联的总线和桥，总线将包括由通用处理器820代表的一个或多个处理器和存储器 810代表的存储器的各种电路链接在一起。总线还可以将诸如***设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发器830之间提供接口。收发器830可以是一个元件，也可以是多个元件，比如多个接收机和发送机，提供用于在传输介质上与各种其他装置通信的单元。例如：收发器830从其他设备接收外部数据。收发器830用于将处理器820处理后的数据发送给其他设备。
处理器820负责管理总线和通常的处理。而存储器810可以被用于存储处理器820在执行操作时所使用的数据。
可选的，处理器820可以是CPU、ASIC、FPGA或CPLD。
该译码设备在接收到待译码的极化码数据后，会根据该极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，以及对该子树中第二类型节点进行路径度量值更新，从而获取该子树在路径扩展后的所有路径的路径度量值，最终由所获取的路径度量值确定子树的第一类型节点在原始比特序列中的硬比特序列。如此，一次子树译码过程可以同时处理一个或多个连续的第一类型节点和第二类型节点而不被打断，且处理完成后可以得到子树的第一类型节点的在原始比特序列中的硬比特序列，提高了极化码译码效率。
如图9所示，本发明的实施例还提供了一种极化码译码处理装置，包括：
接收模块910，用于接收待译码的极化码数据；
第一处理模块920，用于根据所述极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，对所述子树中第二类型节点进行路径度量值更新；
第二处理模块930，用于获取所述子树在路径扩展后的所有路径的路径度量值；
第三处理模块940，用于根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述第三处理模块包括：
排序子模块，用于对所述路径度量值进行排序；
第一处理子模块，用于根据所述排序的结果，选取目标路径，并获取所述目标路径对应的路径度量值的排列序号；
第二处理子模块，用于根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述排序子模块还用于：
在缓存区内，将所述路径度量值按照从小到大的顺序逐位进行排序。
可选地，所述目标路径对应的路径度量值小于所述扩展路径中剩余路径的路径度量值。
可选地，所述第一处理子模块包括：
确定单元，用于根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号；
获取单元，用于获取所述组内序号的二进制指示值；
处理单元，用于由所述二进制指示值的高位到低位，逐一确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
可选地，所述确定单元还用于：
通过所述排列序号对
Figure BDA0002481184310000161
求余，将得到的余数作为所述目标路径对应在初始路径扩展后的组内序号；其中，Nrep为所述子树中第一类型节点的数量。
可选地，所述路径度量值对应的缓存区，在初始状态具有与初始路径数目相同的初始区域；
在路径扩展过程中，每次路径扩展将当前的各区域划分为两个相等区域，并将对应的路径度量值扩展存储在扩展后区域的首位。
可选地，所述初始路径度量值的数目与所述初始路径数目相同。
该装置在接收到待译码的极化码数据后，会根据该极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，以及对该子树中第二类型节点进行路径度量值更新，从而获取该子树在路径扩展后的所有路径的路径度量值，最终由所获取的路径度量值确定子树的第一类型节点在原始比特序列中的硬比特序列。如此，一次子树译码过程可以同时处理一个或多个连续的第一类型节点和第二类型节点而不被打断，且处理完成后可以得到子树的第一类型节点的在原始比特序列中的硬比特序列，提高了极化码译码效率。
需要说明的是，该装置是应用了上述极化码译码处理方法的装置，上述极化码译码处理方法实施例的实现方式适用于该装置，也能达到相同的技术效果。
本发明的另一实施例还提供了一种可读存储介质，其上存储有程序或指令，所述程序或指令被处理器执行时实现如上所述的极化码译码处理方法中的步骤。
可选地，可读存储介质可以是计算机可读介质。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器 (SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器 (RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘 (DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
进一步需要说明的是，此说明书中所描述的终端包括但不限于智能手机、平板电脑等，且所描述的许多功能部件都被称为模块，以便更加特别地强调其实现方式的独立性。
本发明实施例中，模块可以用软件实现，以便由各种类型的处理器执行。举例来说，一个标识的可执行代码模块可以包括计算机指令的一个或多个物理或者逻辑块，举例来说，其可以被构建为对象、过程或函数。尽管如此，所标识模块的可执行代码无需物理地位于一起，而是可以包括存储在不同位里上的不同的指令，当这些指令逻辑上结合在一起时，其构成模块并且实现该模块的规定目的。
实际上，可执行代码模块可以是单条指令或者是许多条指令，并且甚至可以分布在多个不同的代码段上，分布在不同程序当中，以及跨越多个存储器设备分布。同样地，操作数据可以在模块内被识别，并且可以依照任何适当的形式实现并且被组织在任何适当类型的数据结构内。所述操作数据可以作为单个数据集被收集，或者可以分布在不同位置上(包括在不同存储设备上)，并且至少部分地可以仅作为电子信号存在于***或网络上。
在模块可以利用软件实现时，考虑到现有硬件工艺的水平，所以可以以软件实现的模块，在不考虑成本的情况下，本领域技术人员都可以搭建对应的硬件电路来实现对应的功能，所述硬件电路包括常规的超大规模集成(VLSI) 电路或者门阵列以及诸如逻辑芯片、晶体管之类的现有半导体或者是其它分立的元件。模块还可以用可编程硬件设备，诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等实现。
上述范例性实施例是参考该些附图来描述的，许多不同的形式和实施例是可行而不偏离本发明精神及教示，因此，本发明不应被建构成为在此所提出范例性实施例的限制。更确切地说，这些范例性实施例被提供以使得本发明会是完善又完整，且会将本发明范围传达给那些熟知此项技术的人士。在该些图式中，组件尺寸及相对尺寸也许基于清晰起见而被夸大。在此所使用的术语只是基于描述特定范例性实施例目的，并无意成为限制用。如在此所使用地，除非该内文清楚地另有所指，否则该单数形式“一”、“一个”和“该”是意欲将该些多个形式也纳入。会进一步了解到该些术语“包含”及/或“包括”在使用于本说明书时，表示所述特征、整数、步骤、操作、构件及/或组件的存在，但不排除一或更多其它特征、整数、步骤、操作、构件、组件及/或其族群的存在或增加。除非另有所示，陈述时，一值范围包含该范围的上下限及其间的任何子范围。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (22)

1.一种极化码译码处理方法，其特征在于，包括：
接收待译码的极化码数据；
根据所述极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，对所述子树中第二类型节点进行路径度量值更新；
获取所述子树在路径扩展后的所有路径的路径度量值；
根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
2.根据权利要求1所述的方法，其特征在于，所述根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列，包括：
对所述路径度量值进行排序；
根据所述排序的结果，选取目标路径，并获取所述目标路径对应的路径度量值的排列序号；
根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列。
3.根据权利要求2所述的方法，其特征在于，所述对所述路径度量值进行排序，包括：
在缓存区内，将所述路径度量值按照从小到大的顺序逐位进行排序。
4.根据权利要求2所述的方法，其特征在于，所述目标路径对应的路径度量值小于所述扩展路径中剩余路径的路径度量值。
5.根据权利要求2所述的方法，其特征在于，所述根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列，包括：
根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号；
获取所述组内序号的二进制指示值；
由所述二进制指示值的高位到低位，逐一确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
6.根据权利要求5所述的方法，其特征在于，所述根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号，包括：
通过所述排列序号对
Figure FDA0002481184300000021
求余，将得到的余数作为所述目标路径对应在初始路径扩展后的组内序号；其中，Nrep为所述子树中第一类型节点的数量。
7.根据权利要求1所述的方法，其特征在于，所述路径度量值对应的缓存区，在初始状态具有与初始路径数目相同的初始区域；
在路径扩展过程中，每次路径扩展将当前的各区域划分为两个相等区域，并将对应的路径度量值扩展存储在扩展后区域的首位。
8.根据权利要求7所述的方法，其特征在于，所述初始路径度量值的数目与所述初始路径数目相同。
9.一种译码设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序；其特征在于，所述处理器执行所述程序时实现以下步骤：
接收待译码的极化码数据；
根据所述极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，对所述子树中第二类型节点进行路径度量值更新；
获取所述子树在路径扩展后的所有路径的路径度量值；
根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
10.根据权利要求9所述的译码设备，其特征在于，所述处理器还用于：
对所述路径度量值进行排序；
根据所述排序的结果，选取目标路径，并获取所述目标路径对应的路径度量值的排列序号；
根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列。
11.根据权利要求10所述的译码设备，其特征在于，所述处理器还用于：
在缓存区内，将所述路径度量值按照从小到大的顺序逐位进行排序。
12.根据权利要求10所述的译码设备，其特征在于，所述目标路径对应的路径度量值小于所述扩展路径中剩余路径的路径度量值。
13.根据权利要求10所述的译码设备，其特征在于，所述处理器还用于：
根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号；
获取所述组内序号的二进制指示值；
由所述二进制指示值的高位到低位，逐一确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
14.根据权利要求13所述的译码设备，其特征在于，所述处理器还用于：
通过所述排列序号对
Figure FDA0002481184300000031
求余，将得到的余数作为所述目标路径对应在初始路径扩展后的组内序号；其中，Nrep为所述子树中第一类型节点的数量。
15.根据权利要求9所述的译码设备，其特征在于，所述路径度量值对应的缓存区，在初始状态具有与初始路径数目相同的初始区域；
在路径扩展过程中，每次路径扩展将当前的各区域划分为两个相等区域，并将对应的路径度量值扩展存储在扩展后区域的首位。
16.根据权利要求15所述的译码设备，其特征在于，所述初始路径度量值的数目与所述初始路径数目相同。
17.一种极化码译码处理装置，其特征在于，包括：
接收模块，用于接收待译码的极化码数据；
第一处理模块，用于根据所述极化码数据的不完全二叉树结构，对子树中第一类型节点进行路径扩展和路径度量值更新，对所述子树中第二类型节点进行路径度量值更新；
第二处理模块，用于获取所述子树在路径扩展后的所有路径的路径度量值；
第三处理模块，用于根据所述路径度量值，确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
18.根据权利要求17所述的装置，其特征在于，所述第三处理模块包括：
排序子模块，用于对所述路径度量值进行排序；
第一处理子模块，用于根据所述排序的结果，选取目标路径，并获取所述目标路径对应的路径度量值的排列序号；
第二处理子模块，用于根据所述排列序号，得到所述子树的第一类型节点在原始比特序列中的硬比特序列。
19.根据权利要求18所述的装置，其特征在于，所述排序子模块还用于：
在缓存区内，将所述路径度量值按照从小到大的顺序逐位进行排序。
20.根据权利要求18所述的装置，其特征在于，所述目标路径对应的路径度量值小于所述扩展路径中剩余路径的路径度量值。
21.根据权利要求18所述的装置，其特征在于，所述第一处理子模块包括：
确定单元，用于根据所述排列序号，确定所述目标路径对应在初始路径扩展后的组内序号；
获取单元，用于获取所述组内序号的二进制指示值；
处理单元，用于由所述二进制指示值的高位到低位，逐一确定所述子树的第一类型节点在原始比特序列中的硬比特序列。
22.一种可读存储介质，其上存储有程序或指令，其特征在于，所述程序或指令被处理器执行时实现如权利要求1至8任一项所述的极化码译码处理方法中的步骤。
CN202010378972.XA 2020-05-07 2020-05-07 一种极化码译码处理方法、装置及设备 Active CN113630126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010378972.XA CN113630126B (zh) 2020-05-07 2020-05-07 一种极化码译码处理方法、装置及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010378972.XA CN113630126B (zh) 2020-05-07 2020-05-07 一种极化码译码处理方法、装置及设备

Publications (2)

Publication Number Publication Date
CN113630126A true CN113630126A (zh) 2021-11-09
CN113630126B CN113630126B (zh) 2023-11-14

Family

ID=78376925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010378972.XA Active CN113630126B (zh) 2020-05-07 2020-05-07 一种极化码译码处理方法、装置及设备

Country Status (1)

Country Link
CN (1) CN113630126B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107273088A (zh) * 2017-06-16 2017-10-20 山东科技大学 一种针对极化码的快速排序网络方法及装置
CN108063649A (zh) * 2017-12-14 2018-05-22 东南大学 一种低时延低复杂度的极化码译码方法
CN110391817A (zh) * 2018-04-17 2019-10-29 华为技术有限公司 极化码的译码方法和装置
CN110535477A (zh) * 2019-08-30 2019-12-03 山东科技大学 并行的极化码译码方法
US20200036477A1 (en) * 2017-04-20 2020-01-30 Changlong Xu Dynamic frozen bits and error detection for polar codes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200036477A1 (en) * 2017-04-20 2020-01-30 Changlong Xu Dynamic frozen bits and error detection for polar codes
CN107273088A (zh) * 2017-06-16 2017-10-20 山东科技大学 一种针对极化码的快速排序网络方法及装置
CN108063649A (zh) * 2017-12-14 2018-05-22 东南大学 一种低时延低复杂度的极化码译码方法
CN110391817A (zh) * 2018-04-17 2019-10-29 华为技术有限公司 极化码的译码方法和装置
CN110535477A (zh) * 2019-08-30 2019-12-03 山东科技大学 并行的极化码译码方法

Also Published As

Publication number Publication date
CN113630126B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
KR102223968B1 (ko) 극 부호의 병렬화된 연속 제거 디코딩 및 연속 제거 리스트 디코딩을 위한 장치 및 방법
EP3621223B1 (en) Method and device for selecting base graph for low-density parity-check code
CN109309503B (zh) 一种Polar码编码方法及装置
CN109257140B (zh) 一种极化信道可靠度排序的方法、极化码编码方法及装置
WO2019015592A1 (zh) 一种Polar码编码方法及装置
JP7495933B2 (ja) ソート方法、装置、電子デバイス及びコンピュータプログラム
CN108631790B (zh) 一种ldpc码构造方法及装置
CN112332856A (zh) 一种准循环ldpc码的层译码方法及装置
CN114598331A (zh) Polar码的编码方法、编译码方法及装置
CN110771046B (zh) 分布式crc极化码
US10523367B2 (en) Efficient survivor memory architecture for successive cancellation list decoding of channel polarization codes
US20200343916A1 (en) Decoding method and apparatus
CN113630126A (zh) 一种极化码译码处理方法、装置及设备
KR20160116980A (ko) Ldpc 복호기의 vss 알고리즘을 위한 h 행렬의 스케줄링 장치 및 그 방법
WO2018219031A1 (zh) 一种Polar码处理方法、译码器和终端
US11323139B2 (en) Apparatuses and methods for mapping frozen sets between polar codes and product codes
CN112187285B (zh) 基于dvb-s2译码器的桶形移位器处理方法及桶形移位器
CN110708077B (zh) Ldpc码大数逻辑译码方法、装置和译码器
CN112104378B (zh) 一种极化码译码处理方法、装置及设备
US11811426B2 (en) Data decoding method and apparatus, and computer storage medium
CN109327278B (zh) 极化码的译码方法及装置
CN111817729B (zh) 一种译码终止方法及装置
CN115333546A (zh) 通用的面向极化码多比特并行列表译码方法和装置
CN118118038A (zh) 一种极化调整卷积码堆栈译码方法、***、介质及设备
CN114268327A (zh) 极化码译码方法、装置、存储介质和处理器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant