CN113590209B - 芯片启动控制方法、芯片及电子设备 - Google Patents

芯片启动控制方法、芯片及电子设备 Download PDF

Info

Publication number
CN113590209B
CN113590209B CN202111147035.4A CN202111147035A CN113590209B CN 113590209 B CN113590209 B CN 113590209B CN 202111147035 A CN202111147035 A CN 202111147035A CN 113590209 B CN113590209 B CN 113590209B
Authority
CN
China
Prior art keywords
module
address
otp
cpu
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111147035.4A
Other languages
English (en)
Other versions
CN113590209A (zh
Inventor
祖东辉
刘大伟
刘森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aojie Technology Shenzhen Co ltd
Original Assignee
Aojie Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aojie Technology Shenzhen Co ltd filed Critical Aojie Technology Shenzhen Co ltd
Priority to CN202111147035.4A priority Critical patent/CN113590209B/zh
Publication of CN113590209A publication Critical patent/CN113590209A/zh
Application granted granted Critical
Publication of CN113590209B publication Critical patent/CN113590209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供了一种芯片启动控制方法、芯片及电子设备，该芯片包括CPU、启动管理模块、第一OTP模块、第二OTP模块、一次性存储器和可擦除存储器；第一OTP模块中配置一次性存储器的可执行代码写入权限，第二OTP模块中配置一次性存储器和可擦除存储器的可执行代码写入权限；启动管理模块用于按优先级读取第一OTP模块和第二OTP模块中的数据，通过按位确定的方式切换CPU的启动地址，最终选择CPU启动地址为一次性存储器的地址。本发明可以选择从一次性存储器中启动固件或者从可擦除存储器中启动固件，并且一次性存储器可关闭可擦除存储器的启动，保证芯片的正常启动。

Description

芯片启动控制方法、芯片及电子设备
技术领域
本公开涉及集成电路芯片设计技术领域，尤其涉及一种芯片启动控制方法、芯片及电子设备。
背景技术
芯片的启动设计一直是芯片设计的关键点之一。很多设备报废失效,很大一部分原因是由于芯片无法启动而导致芯片失效,最终致使整台设备报废。芯片启动时，需要在芯片内部执行一些初始化操作和配置管理。芯片启动代码,也称为固件,通常是随芯片一起封装生产，用于完成芯片最基础的初始化、功能开启和引导业务软件运行等任务。
传统的芯片通常从一次性存储器所在起始地址启动，在一次性存储器的软件代码中完成可擦除存储器中固件的有效性验证后，再跳转至可擦除存储器的软件固件运行。由于芯片在流片之后，一次性存储器中固件不能修改，若一次性存储器存的固件有问题，可能导致SOC无法正常启动。但直接从可擦除存储器启动又会影响芯片的安全性，易导致芯片不能正常启动。
发明内容
有鉴于此，本公开实施例提供一种芯片启动控制方法、芯片及电子设备，本发明可以选择从一次性存储器中启动固件或者从可擦除存储器中启动固件，并且一次性存储器可关闭可擦除存储器的启动，保证芯片的正常启动。
为了实现上述目的，本发明提供如下技术方案：
一种芯片启动控制方法，所述方法应用于所述芯片的控制模块，所述控制模块包括启动管理模块，所述启动管理模块用于控制OTP模块，所述OTP模块包括第一OTP模块和第二OTP模块，所述方法包括：
按优先级配置所述第一OTP模块和所述第二OTP模块；
在所述第一OTP模块中配置一次性存储器的可执行代码写入权限，在所述第二OTP模块中配置一次性存储器和可擦除存储器的可执行代码写入权限；
所述启动管理模块首先读取所述第一OTP模块中的数据，若所述第一OTP模块中的比特数据不为空，则按照所述第一OTP模块的配置选择启动地址，若否，则按照所述第二OTP模块的配置选择启动地址；
其中，所述启动管理模块在选择启动地址时，通过按位确定的方式切换所述芯片CPU的启动地址，并在写满所述OTP模块时，指定CPU启动地址为一次性存储器的地址或可擦除存储器的地址；
所述按位确定的方式包括：通过向所述OTP模块中依次写入一个比特来确定CPU的启动地址，对每次写入的一个比特进行一次判断，每写入一个比特，所述启动管理模块都对CPU启动地址进行切换，反复至OTP模块写满时，指定CPU启动地址为一次性存储器的地址或可擦除存储器的地址。
进一步地，所述按位确定的方式中，所述启动管理模块根据每次写入1后的比特总位数的奇偶性对CPU启动地址进行切换。
进一步地，所述按位确定的方式还包括：在对依次按序写入的一个比特进行一次判断时，当写入1的比特总位数的个数为奇数，则CPU启动地址判断为一次性存储器地址，当写入1的比特总位数的个数为偶数，则CPU启动地址判断为可擦除存储器地址。
进一步地，所述按位确定的方式还包括：在对依次按序写入的一个比特进行一次判断时，当写入1的比特总位数的个数为奇数，则CPU启动地址判断为可擦除存储器地址，当写入1的比特总位数的个数为偶数，则CPU启动地址判断为一次性存储器地址。
进一步地，还包括，配置所述启动管理模块，在所述第二OTP模块中的所有比特数据为空时，默认CPU的启动地址为可擦除存储器的地址或一次性存储器的地址。
本发明还提供一种芯片，包括控制模块和存储模块，所述控制模块包括CPU和启动管理模块，所述存储模块包括第一OTP模块、第二OTP模块、一次性存储器和可擦除存储器；
所述第一OTP模块中配置一次性存储器的可执行代码写入权限，所述第二OTP模块中配置一次性存储器和可擦除存储器的可执行代码写入权限；
所述启动管理模块用于按优先级读取所述第一OTP模块和第二OTP模块中的数据，通过按位确定的方式切换所述CPU的启动地址，最终选择CPU启动地址为一次性存储器的地址或可擦除存储器的地址；
所述启动管理模块按优先级读取所述第一OTP模块和第二OTP模块中的数据时，首先读取所述第一OTP模块中的数据，若所述第一OTP模块中的比特数据不为空，则按照所述第一OTP模块的配置选择启动地址，若否，则读取所述第二OTP模块中的数据，按照所述第二OTP模块的配置选择启动地址。
进一步地，所述控制模块中还包括地址管理单元，所述地址管理单元用于配置所述CPU的启动地址，并由所述启动管理模块控制执行所述CPU启动地址的选择。
进一步地，所述控制模块中还包括第一写入控制模块和第二写入控制模块，所述第一写入控制模块用于控制所述第一OTP模块的写入权限，只允许一次性存储器中的可执行代码对所述第一OTP模块进行写入操作；所述第二写入控制模块用于控制所述第二OTP模块的写入权限，允许一次性存储器和可擦除存储器中的可执行代码对所述第二OTP模块进行写入操作。
本发明还提供一种电子设备，包括如上述的芯片。
本发明的芯片启动控制方法既可以配置芯片从一次性存储器启动也可以配置芯片从可擦除存储器启动，且可以最终能够永久关闭可擦除存储器的写入，其配置优点是兼具灵活性和安全性。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本公开实施例的芯片结构示意图；
图2为本公开实施例的芯片启动控制方法流程图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
如图1所示，本公开实施例提供一种芯片，包括CPU、地址管理单元、一次性存储器、可擦除存储器、第一写入控制模块、第二写入控制模块、第一OTP模块、第二OTP模块和启动管理模块。
CPU的启动地址，可以是一次性存储器的地址,或者是可擦除存储器的地址。CPU启动地址的选择是由地址管理单元配置，且最终受控于启动管理模块。
所述第一OTP模块和第二OTP模块按优先级配置，芯片启动时，启动管理模块首先读取第一OTP模块中的数据，第一OTP模块中数据如果不为空，则按照第一OTP模块的配置来选择启动地址；如果第一OTP模块为空，则根据第二OTP的配置来选择芯片启动地址。
第一OTP模块和第二OTP模块两者写入均由写入控制模块来控制：第一写入控制模块控制第一OTP模块的写入权限，其只允许一次性存储器中的可执行代码对第一OTP模块进行写入操作；第二写入控制模块控制第二OTP模块的写入权限，其允许一次性存储器上的可执行代码及可擦除存储器上的可执行代码对第二OTP模块进行写入操作。
启动管理模块读取两个OTP模块中的数据来确定选择一次性存储器或可擦除存储器启动的方法为：可以通过向OTP中依次写入一个比特来确定CPU的启动地址为一次性存储器或者可擦除存储器。启动管理模块通过按位确定的方法，对每一次写入的一个比特进行判断，每次写入增加一个比特，每增加一个比特启动管理模块都切换地址管理单元的CPU启动地址，并确保最终写满OTP模块时，启动管理模块指定的CPU启动地址为一次性存储器的地址或可擦除存储器的地址。
接下来，参考附图2，对本发明的芯片启动控制方法做进一步详细说明。
芯片启动时，启动管理模块首先读取第一OTP模块中的数据，当第一OTP模块中的比特数据不为空时，读取其已经写入的比特，并根据写入的比特来确定地址管理单元设定的CPU的启动地址为一次性存储器或者可擦除存储器。
当第一OTP模块中的所有比特空(0)时，启动管理模块读取第二OTP模块中所有的写入比特，并根据写入的比特确定CPU的启动地址为一次性存储器或者可擦除存储器。所述的按位确定的方法是指：通过向OTP模块中依次写入一个比特来确定CPU的启动地址，对每次写入的一个比特进行一次判断，每写入一个比特，所述启动管理模块都对CPU启动地址进行切换，反复至OTP模块写满时，指定CPU启动地址为一次性存储器的地址或可擦除存储器的地址。
根据本公开的一种优选实施方式，所述启动管理模块根据每次写入1后的比特总位数的个数的奇偶性对CPU启动地址进行切换。具体地，当第二OTP模块中只有一个比特写入1时，CPU启动地址判断为一次性存储器地址(或者可擦除存储器地址)，当第二OTP模块中有两个比特写入1时，CPU启动地址判断为可擦除存储器地址(或者一次性存储器地址)……反复至第二OTP模块写满时，此时启动管理模块配置CPU启动地址判断为一次性存储器地址或可擦除存储器的地址。当第二OTP模块中的所有比特为空时，启动管理模块默认CPU的启动地址为可擦除存储器的地址(或者一次性存储器的地址)。
第一OTP模块所有比特为空时，启动管理模块配置遵循第二OTP模块，当第一OTP模块中有一个比特写入1时，启动管理模块配置CPU启动地址为可擦除存储器地址，类似第二OTP模块一样往复，对CPU启动地址进行切换，反复至第一OTP模块写满时，指定CPU启动地址为一次性存储器的地址或可擦除存储器的地址。
接下来，以具体实施例对本公开进一步说明。
实施例1
本实施例的一种通用的数字芯片，优选为微控制器芯片或处理器芯片，其内部带有CPU、地址管理单元、一次性存储器、可擦除存储器、第一写入控制模块、第二写入控制模块、第一OTP模块、第二OTP模块和启动管理模块。
芯片启动时，启动管理模块首先读取第一OTP模块中的数据，当第一OTP模块中的比特数据不为空时，读取其已经写入的比特，并根据写入的比特来确定地址管理单元设定的CPU的启动地址为一次性存储器或者可擦除存储器。例如，其写入了1个比特，启动管理模块将其判断为可擦除存储器启动。启动管理模块设置地址管理单元的启动地址，将CPU的启动地址配置为可擦除存储器；再如当第一OTP模块的所有比特写满时，此时总的比特数为偶数，启动管理模块设置地址管理单元将CPU的启动地址设定为一次性存储器的地址。
当第一OTP模块中的所有比特空(0)时，启动管理模块读取第二OTP模块中所有的写入比特，并根据写入的比特确定CPU的启动地址为一次性存储器或者可擦除存储器。当第二OTP模块中的所有比特为空时，启动管理模块默认CPU的启动地址为可擦除存储器的地址，当第二OTP模块中只有一个比特写入1时，CPU启动地址判断为一次性存储器地址；依次类推，通过奇偶判断，当写入的比特数量为奇数时启动管理模块判定启动地址为一次性存储器地址，偶数时为可擦除存储器的地址，反复至第二OTP模块写满时，此时为奇数个比特，此时启动管理模块配置CPU启动地址判断为一次性存储器地址。
该芯片中的第二OTP模块的写入权限由第二写入控制模块来控制，其允许运行在一次性存储器中的代码和可擦除存储器中的代码对第二OTP模块写入数据；芯片中第一OTP模块的写入权限由第一写入控制模块来控制，其仅允许运行在一次性存储器中的代码对第一OTP模块进行写入。
本公开实施例在芯片设计中，用两个OTP模块和启动管理模块共同决定的地址管理单元，其能够控制芯片的启动地址为一次性存储器或者为可擦除存储器，且用户可以通过写入OTP的方式最终使地址管理单元固定为一次性存储器或可擦除存储器的的启动。该芯片支持从一次性存储器或可擦除存储器启动，降低一次性存储器中固件错误导致的风险。并且，由于两个OTP模块的权限不同，且具有优先级配置，可擦除存储器的直接启动可以通过OTP模块配置开启或禁用，可擦除存储器直接启动功能可以被一次性存储器程序控制关闭，且可擦除存储器不可开启，一次性存储器可以再次开启。同时，若一次性存储器固件存在部分问题，可擦除存储器也可以通过自身配置永久关闭可擦除存储器的直接启动，其灵活性和安全性更高。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种芯片启动控制方法，所述方法应用于所述芯片的控制模块，所述控制模块包括启动管理模块，所述启动管理模块用于控制OTP模块，其特征在于，所述OTP模块包括第一OTP模块和第二OTP模块，所述方法包括：
按优先级配置所述第一OTP模块和所述第二OTP模块；
在所述第一OTP模块中配置一次性存储器的可执行代码写入权限，在所述第二OTP模块中配置一次性存储器和可擦除存储器的可执行代码写入权限；
所述启动管理模块首先读取所述第一OTP模块中的数据，若所述第一OTP模块中的比特数据不为空，则按照所述第一OTP模块的配置选择启动地址，若否，则按照所述第二OTP模块的配置选择启动地址；
其中，所述启动管理模块在选择启动地址时，通过按位确定的方式切换所述芯片CPU的启动地址，在写满所述OTP模块时，指定CPU启动地址为一次性存储器的地址或可擦除存储器的地址；
所述按位确定的方式包括：通过向所述OTP模块中依次写入一个比特来确定CPU的启动地址，对每次写入的一个比特进行一次判断，每写入一个比特，所述启动管理模块都对CPU启动地址进行切换，反复至OTP模块写满时，指定CPU启动地址为一次性存储器的地址或可擦除存储器的地址。
2.根据权利要求1所述的芯片启动控制方法，其特征在于，所述按位确定的方式中，所述启动管理模块根据每次写入1后的比特总位数的奇偶性对CPU启动地址进行切换。
3.根据权利要求2所述的芯片启动控制方法，其特征在于，所述按位确定的方式还包括：在对依次按序写入的一个比特进行一次判断时，当写入1的比特总位数的个数为奇数，则CPU启动地址判断为一次性存储器地址，当写入1的比特总位数的个数为偶数，则CPU启动地址判断为可擦除存储器地址。
4.根据权利要求2所述的芯片启动控制方法，其特征在于，所述按位确定的方式还包括：在对依次按序写入的一个比特进行一次判断时，当写入1的比特总位数的个数为奇数，则CPU启动地址判断为可擦除存储器地址，当写入1的比特总位数的个数为偶数，则CPU启动地址判断为一次性存储器地址。
5.根据权利要求1至4任一项所述的芯片启动控制方法，其特征在于，还包括，配置所述启动管理模块，在所述第二OTP模块中的所有比特数据为空时，默认CPU的启动地址为可擦除存储器的地址或一次性存储器的地址。
6.一种芯片，其特征在于，包括控制模块和存储模块，所述控制模块包括CPU和启动管理模块，所述存储模块包括第一OTP模块、第二OTP模块、一次性存储器和可擦除存储器；
所述第一OTP模块中配置一次性存储器的可执行代码写入权限，所述第二OTP模块中配置一次性存储器和可擦除存储器的可执行代码写入权限；
所述启动管理模块用于按优先级读取所述第一OTP模块和第二OTP模块中的数据，通过按位确定的方式切换所述CPU的启动地址，最终选择CPU启动地址为一次性存储器的地址或可擦除存储器的地址；
所述启动管理模块按优先级读取所述第一OTP模块和第二OTP模块中的数据时，首先读取所述第一OTP模块中的数据，若所述第一OTP模块中的比特数据不为空，则按照所述第一OTP模块的配置选择启动地址，若否，则读取所述第二OTP模块中的数据，按照所述第二OTP模块的配置选择启动地址；
其中，所述按位确定的方式包括：通过向所述第一OTP模块和第二OTP模块中依次写入一个比特来确定CPU的启动地址，对每次写入的一个比特进行一次判断，每写入一个比特，所述启动管理模块都对CPU启动地址进行切换，反复至第一OTP模块和第二OTP模块写满时，指定CPU启动地址为一次性存储器的地址或可擦除存储器的地址。
7.根据权利要求6所述的芯片，其特征在于，所述控制模块中还包括地址管理单元，所述地址管理单元用于配置所述CPU的启动地址，并由所述启动管理模块控制执行所述CPU启动地址的选择。
8.根据权利要求7所述的芯片，其特征在于，所述控制模块中还包括第一写入控制模块和第二写入控制模块，所述第一写入控制模块用于控制所述第一OTP模块的写入权限，只允许一次性存储器中的可执行代码对所述第一OTP模块进行写入操作；所述第二写入控制模块用于控制所述第二OTP模块的写入权限，允许一次性存储器和可擦除存储器中的可执行代码对所述第二OTP模块进行写入操作。
9.一种电子设备，其特征在于，包括如权利要求6至8中任一项所述的芯片。
CN202111147035.4A 2021-09-29 2021-09-29 芯片启动控制方法、芯片及电子设备 Active CN113590209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111147035.4A CN113590209B (zh) 2021-09-29 2021-09-29 芯片启动控制方法、芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111147035.4A CN113590209B (zh) 2021-09-29 2021-09-29 芯片启动控制方法、芯片及电子设备

Publications (2)

Publication Number Publication Date
CN113590209A CN113590209A (zh) 2021-11-02
CN113590209B true CN113590209B (zh) 2022-03-01

Family

ID=78242483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111147035.4A Active CN113590209B (zh) 2021-09-29 2021-09-29 芯片启动控制方法、芯片及电子设备

Country Status (1)

Country Link
CN (1) CN113590209B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114661368B (zh) * 2022-05-19 2022-09-06 中昊芯英(杭州)科技有限公司 一种芯片及其启动方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102360316A (zh) * 2011-10-20 2012-02-22 深圳芯邦科技股份有限公司 一次性可编程存储器中启动程序的运行方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227501B (en) * 2004-04-14 2005-02-01 Novatek Microelectronics Corp Apparatus and method for reprogramming by using one-time programming element
TWI262507B (en) * 2005-05-19 2006-09-21 Ememory Technology Inc Method for accessing memory
KR102398205B1 (ko) * 2017-06-12 2022-05-16 삼성전자주식회사 오티피 메모리 셀을 포함하는 메모리 장치 및 그것의 프로그램 방법
CN107908359B (zh) * 2017-11-03 2020-12-29 清华大学深圳研究生院 一种otp存储器及其数据写入和读取方法、安全芯片
CN112083961B (zh) * 2020-08-05 2022-01-14 北京智芯微电子科技有限公司 嵌入式芯片的引导加载方法
CN112148374A (zh) * 2020-08-20 2020-12-29 瑞芯微电子股份有限公司 一种SoC芯片启动顺序控制方法及***
CN113434853B (zh) * 2021-07-01 2023-01-24 北京忆芯科技有限公司 一种将固件烧录至存储设备的方法及控制器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102360316A (zh) * 2011-10-20 2012-02-22 深圳芯邦科技股份有限公司 一次性可编程存储器中启动程序的运行方法及装置

Also Published As

Publication number Publication date
CN113590209A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
US6079016A (en) Computer with multi booting function
KR100375217B1 (ko) 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러
US8037358B2 (en) Semiconductor device and boot method for the same
US8095834B2 (en) Macro and command execution from memory array
US8856427B2 (en) Memory controller and non-volatile storage device
US20060140027A1 (en) Semiconductor memory device and method of operating the same
US7600106B2 (en) System and method for enabling/disabling write-protection of a basic input output system
KR100717110B1 (ko) 롬 데이터 패치 회로, 이를 포함하는 임베디드 시스템 및롬 데이터 패치 방법
CN113590209B (zh) 芯片启动控制方法、芯片及电子设备
CN104679547A (zh) 一种mcu中的***配置信息的读取方法和***
US20100037000A1 (en) One-time-programmable memory emulation
JPH06325185A (ja) マイクロプロセッサ、メモリ及び内部構成可能な周辺装置を備える集積回路
JP2006059355A (ja) マイクロコントローラーによって制御される不揮発性記憶装置
US8719646B2 (en) Non-volatile memory (NVM) reset sequence with built-in read check
CN103150184A (zh) 一种对闪存进行操作的方法和***芯片
US8621643B2 (en) Semiconductor device
CN101788916B (zh) 配置芯片的方法和装置
WO2017143513A1 (zh) 一种启动Boot的方法、CPU及单板
CN106935266B (zh) 从存储器中读取配置信息的控制方法、装置和***
JP2004013477A (ja) ブートプログラム選択及び更新方法並びにこれを用いたフラッシュメモリ
JP2012118904A (ja) 情報処理装置
US20050055530A1 (en) Method and apparatus for protecting a specific memory section
JP2004013719A (ja) 多重化された不揮発性メモリの更新回路、及び多重化された不揮発性メモリの更新方法
CN109857701B (zh) Fpga配置电路的启动***及其方法
CN111783162A (zh) 数据保护实现方法、装置及计算机设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant