CN113573403B - 一种用于5g rru的从时钟同步***及方法 - Google Patents

一种用于5g rru的从时钟同步***及方法 Download PDF

Info

Publication number
CN113573403B
CN113573403B CN202110845443.0A CN202110845443A CN113573403B CN 113573403 B CN113573403 B CN 113573403B CN 202110845443 A CN202110845443 A CN 202110845443A CN 113573403 B CN113573403 B CN 113573403B
Authority
CN
China
Prior art keywords
message
fpga
rru
arm
time stamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110845443.0A
Other languages
English (en)
Other versions
CN113573403A (zh
Inventor
孙勇
彭金民
徐光�
陈平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Howking Technology Co ltd
Original Assignee
Nanjing Howking Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Howking Technology Co ltd filed Critical Nanjing Howking Technology Co ltd
Priority to CN202110845443.0A priority Critical patent/CN113573403B/zh
Publication of CN113573403A publication Critical patent/CN113573403A/zh
Application granted granted Critical
Publication of CN113573403B publication Critical patent/CN113573403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/0015—Synchronization between nodes one node acting as a reference for the others
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/004—Synchronisation arrangements compensating for timing error of reception due to propagation delay
    • H04W56/005—Synchronisation arrangements compensating for timing error of reception due to propagation delay compensating for timing error by adjustment in the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及5G移动通信技术领域，尤其涉及一种用于5G RRU的从时钟同步***，包括FPGA、ARM和HCU，FPGA，用于识别BBU发送来的PTPv2报文并进行转发，同时给PTPv2报文加上时间戳；ARM，用于处理FPGA发送来的PTPv2报文，从中提取接收时间戳，计算出链路延迟及时间偏移，并控制HCU；HCU，接收ARM驱动信号时，实现PTP硬件时钟，同时输出1pps及高精度TOD信息供FPGA同步，实现与BBU的同步。本发明基于现有的平台，解决RRU的从时钟同步问题，可以有效的节约成本；通过时钟同步芯片，大大降低了研发周期和成本。

Description

一种用于5G RRU的从时钟同步***及方法
技术领域
本发明涉及5G移动通信技术领域，尤其涉及一种用于5G RRU的从时钟同步***及方法。
背景技术
随着5G手机的推出及日益普及，5G应用的需求不断扩大，大数据、虚拟现实VR、无人驾驶、物联网等应用技术的大量使用，都促使5G应用正式走入大众视野，并逐渐进入千家万户。5G技术具有高速度、低延时、高吞吐量等优点，与之相适应，对于5G应用中的时钟同步(包括时钟频率同步与时钟相位同步)的精度要求也更高。传统的2G/3G/4G移动网络的时钟同步精度一般只达到微妙的数量级，对于满足一般应用可谓绰绰有余，但随着5G技术的应用推广，这样的精度就显得捉襟见肘了。对于5G应用来说，至少需要达到亚微秒的量级才能满足5G业务的正常开展以及人们的日常生活需求。
5G技术的运用，离不开5G网络的基站建设与合理布局。虽然从降低成本的角度考量，各大运营商在布局5G网络时，尽可能充分利用现有的3G/4G各站点基础设施，如共享基站机房、天线塔台等，但添加一些必需的5G相关设施也是必不可少的。一般情况下，一套完备的5G基站设施包括连接到核心业务网的基站处理单元BBU、若干射频拉远单元RRU、天馈收发单元AAU，以及配套的设施如中继设备RRU HUB、供电***、光纤馈线设施、防雷设施等。当然，在这些设施中，还有一个不可或缺的关键设施——精确授时***——来统一各个部件的工作使它们步调一致，协同工作。其中，授时***是与业务处理紧密关联的，而与业务处理相关的设施主要是基站处理单元BBU、射频拉远单元RRU以及中继设备RRU、HUB。
通常来说，实现精确授时***最简单、最直接的方案是采用高精度的授时设备如GPS、北斗BDS，其精度可达亚微秒级，完全可以满足5G网络的业务需求，但是使用这些授时设备，一方面价格比较昂贵，如果在每个BBU、RRU及RRU HUB设施中都使用，成本过高；另一方面，这些授时设备主要依靠卫星工作，其安装和选址比较困难，在接收不到卫星信号的地区无法正常工作。
为了降低成本，采用同步以太网SyncE及(或)IEEE 1588协议规范成为实现时钟同步的替代解决方案。其中，同步以太网通过硬件编解码的方式来传输和恢复时钟信号，其精度可达毫秒到微秒级，为了达到更高的精度，通常还需要配合应用IEEE 1588协议规范。IEEE 1588协议规范由IEEE 1588工作组所制定，该规范所定义的高精度时间同步协议(PTP，Precision Time Protocol)，由于其开放性，被广泛应用于测量和自动化***中，该协议特别适合于以太网及分布式网络环境的应用。目前该协议规范已更新到v2版本，以满足分布式网络环境下的更高精度的时钟同步需求，其精度可达到亚微秒级甚至次纳秒级。
在5G基站***中，通常基带处理单元BBU一端采用主时钟模式，而射频拉远单元RRU一端则采用从时钟模式，通过光纤直接或间接(通过RRU HUB)与BBU相连。为了既控制成本，又满足一定的同步精度需求，本发明所要解决的问题，就是在既有的软硬件平台条件下，确定一种合适的IEEE 1588v2实现方案，解决RRU设备的从时钟同步问题。
当前的5G RRU***平台采用的是如附图2所示的***架构，即通过FPGA+ARM+RF及前端的组织方式，实现4*4MIMO无线射频功能，其各个部件或模块的基本功能如下：
·FPGA：实现RRU的基带信号处理及业务分发功能；
·ARM：实现RF配置、***监控及运维管理等功能；
·RF及前端：具有4*4MIMO通道，与FPGA及外部的天线单元AAU相连，实现将来自FPGA的基带业务信号以及来自AAU的RF终端用户业务信号进行信号转换处理与分发传递。
现有的5G RRU***平台中，FPGA并非内嵌ARM核的那种集成芯片，故而需要外接ARM处理器以实现特定的配置、管理等功能。
为了实现IEEE 1588时钟同步，并尽可能地提高同步精度，FPGA需要具备时间戳管理亦即“打戳”的能力，另外还需要具备识别和处理PTPv2报文的能力。由于来自BBU的PTPv2报文在通过光口/电口到达RRU时，FPGA是最先处理该报文的部件——报文数据是经过编码的，FPGA需要先进行解码，然后才能从中识别出PTPv2报文并进行“打戳”处理——因此，“打戳”这个工作非交给FPGA莫属，否则将达不到所需要的时钟同步精度。至于PTPv2报文的处理，是一个比较复杂的工作，如果完全交给FPGA来做，显然不现实——即使是对于具有内嵌ARM核的FPGA芯片，这部分工作也是交给芯片内的ARM核来完成的。因此，对于作为从时钟的5G RRU来说，FPGA只需实现识别PTPv2报文的功能就可以了，相关的PTPv2报文处理工作则交给外部的ARM处理器来完成。FPGA需要做的一个额外工作就是将来自ARM处理器的PTPv2报文在编码并通过光口/电口发给BBU之前进行“打戳”处理。
为了实现对于PTP报文的处理，ARM处理器通常采用开源的协议栈以及开源的上层应用来完成，但这里有一个难点，那就是开源的协议栈是基于Linux内核的(至少v3.0以上的内核才支持)，而Linuix内核的PTP实现机理又是基于高精度的PTP时钟源的，且只有更新、更高版本的内核才支持完全的PTP功能及其扩展特性。当前***平台的ARM处理器是ARM9的，Linux内核版本则基于v2.6，如果要实现PTP功能，在不考虑更换ARM处理器的前提下，要么升级内核到高版本，要么从高版本中移植PTP功能到当前内核版本，尽管这两者都具有难度。但却是一个必须要跨过的槛。
发明内容
本发明提供了一种用于5G RRU的从时钟同步***及方法，基于已有的平台，实现了RRU设备的从时钟同步，同时具有成本低的优点。
为了实现本发明的目的，所采用的技术方案是：一种用于5G RRU的从时钟同步***，其特征在于：包括FPGA、ARM和HCU，
FPGA，用于识别BBU发送来的PTPv2报文并进行转发，同时给PTPv2报文加上时间戳；
所述ARM，用于处理FPGA发送来的PTPv2报文，从中提取接收时间戳，计算出链路延迟及时间偏移，并控制HCU；
所述HCU，接收ARM驱动信号时，实现PTP硬件时钟，同时输出1pps及高精度TOD信息供FPGA同步，实现与BBU的同步。
作为本发明的优化方案，FPGA包括PMACU单元和TSU单元，PMACU单元实现PTPv2报文的转发，在TSU单元中给PTPv2报文加上时间戳。
作为本发明的优化方案，FPGA和ARM之间通过RMMI接口实现PTPv2报文传输，FPGA包括MII转RMMI模块。
为了实现本发明的目的，所采用的技术方案是，一种用于5G RRU的从时钟同步装置进行同步的方法，包括如下步骤：
1)BBU通过向RRU发送SYNC报文，通知RRU开始进行时间同步；
2)RRU中的FPGA解码后识别出SYNC报文，TSU单元给SYNC报文加上时间戳，然后交给PMACU单元发给ARM；
3)ARM接收到SYNC报文，提交给上层的开源PTP协议栈应用程序，开源PTP协议栈应用程序处理SYNC报文并将对应的时间戳信息作为SYNC报文的接收戳信息t2；
4)开源PTP协议栈应用程序若检测SYNC报文为一步同步报文，则从SYNC报文中提取BBU的发送时间戳信息t1；
5)开源PTP协议栈应用程序生成DELAY REQ报文，ARM将DELAY REQ报文发送给PMACU单元；
6)PMACU单元将接收到的DELAY REQ报文，由TSU单元加上时间戳，然后发送给BBU，同时ARM从FPGA获取DELAY REQ报文的时间戳信息t3；
7)BBU收到DELAY REQ报文后，生成DELAY RESP报文发送给RRU；
8)RRU收到DELAY RESP报文，从报文中提取BBU的接收时间戳信息t4，经过将上述时间戳信息参与计算后，ARM控制HCU进行对时操作，HCU输出1pps及高精度TOD信息供FPGA同步，实现与BBU的同步。
作为本发明的优化方案，在步骤4)处，开源PTP协议栈应用程序若检测SYNC报文为二步同步报文，执行如下步骤：
41)BBU会发出FOLLOW UP报文，FPGA接收FOLLOW UP报文，由TSU单元加上时间戳，并发送给ARM；
42)ARM接收到FOLLOW UP报文，将其提交给开源PTP协议栈应用程序，开源PTP协议栈应用程序忽略FOLLOW UP报文的打戳信息，从SYNC报文中提取BBU的发送时间戳信息t1，然后跳转到上述步骤5)。
作为本发明的优化方案，FPGA给收到的所有报文加上时间戳信息，FPGA同时判断是不是PTPv2报文，将是PTPv2报文标记好时间信息后送给PMACU单元；FPGA将非PTPv2报文丢弃时间信息后发送给PMACU单元。
本发明具有积极的效果：1)本发明基于现有的平台，解决RRU的从时钟同步问题，可以有效的节约成本；
2)本发明通过时钟同步芯片，大大降低了研发周期和成本；
3)本发明易于扩展，具有普适性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是本发明用于5G RRU的从时钟同步***的***架构图；
图2是现有5G RRU的***架构图；
图3是用于SYNC报文为一步同步报文的处理流程图；
图4是用于SYNC报文为二步同步报文的处理流程图；
图5是FPGA的PMACU单元逻辑图；
图6是FPGA的TSU单元逻辑图；
图7是数据字段的数据区结构图；
图8是udp数据为1588数据的长度字段值。
具体实施方式
下面结合附图对本发明的实现做进一步详细的描述：
如图1所示，一种用于5G RRU的从时钟同步***，包括FPGA、ARM和HCU，
FPGA，用于识别BBU发送来的PTPv2报文并进行转发，同时给PTPv2报文加上时间戳；
ARM，用于处理FPGA发送来的PTPv2报文，从中提取接收时间戳，计算出链路延迟及时间偏移，并控制HCU；
HCU，接收ARM驱动信号时，实现PTP硬件时钟，同时输出1pps及高精度TOD信息供FPGA同步，实现与BBU的同步。其中HCU(Hardware Clock Unit)为第三方的时钟同步芯片，加入该芯片后，5G RRU***除了要实现原先所需要实现的基本功能外，各个模块新增的功能如下：
FPGA：新增两个功能单元PMACU(Peer MAC Unit)单元和时间戳处理TSU(TimeStamping Unit)单元。在PMACU单元中通过MAC接口(MII/RMII)实现PTPv2报文的转发；在TSU中实现PTPv2报文的“打戳”功能；
·ARM：LInux内核中实现PTPv2报文的处理、加入开源PTP协议栈及其上层应用、HCU的驱动等；
·HCU：实现PTP硬件时钟(PTP Hardware Clock)的相关功能、输出1PPS及高精度TOD信息供FPGA及其它需要精确同步的部件使用。
如图3所示，一种用于5G RRU的从时钟同步装置进行同步的方法，包括如下步骤：
1)BBU通过向RRU发送SYNC报文，通知RRU开始进行时间同步；
2)RRU中的FPGA解码后识别出SYNC报文，TSU单元给SYNC报文加上时间戳，然后交给PMACU单元发给ARM；
3)ARM接收到SYNC报文，提交给上层的开源PTP协议栈应用程序，开源PTP协议栈应用程序处理SYNC报文并将对应的时间戳信息作为SYNC报文的接收戳信息t2；
4)开源PTP协议栈应用程序若检测SYNC报文为一步同步报文，则从SYNC报文中提取BBU的发送时间戳信息t1；
5)开源PTP协议栈应用程序生成DELAY REQ报文，ARM将DELAY REQ报文发送给PMACU单元；
6)PMACU单元将接收到的DELAY REQ报文，由TSU单元加上时间戳，然后发送给BBU，同时ARM从FPGA获取DELAY REQ报文的时间戳信息t3；
7)BBU收到DELAY REQ报文后，生成DELAY RESP报文发送给RRU；
8)RRU收到DELAY RESP报文，从报文中提取BBU的接收时间戳信息t4，经过将上述时间戳信息(t1、t2、t3、t4)参与计算后，ARM控制HCU进行对时操作，HCU输出1pps及高精度TOD信息供FPGA同步，实现与BBU的同步。
如图4所示，在上述的步骤4)处，开源PTP协议栈应用程序若检测SYNC报文为二步同步报文，执行如下步骤：
41)BBU会发出FOLLOW UP报文，FPGA接收FOLLOW UP报文，由TSU单元加上时间戳，并发送给ARM；
42)ARM接收到FOLLOW UP报文，将其提交给开源PTP协议栈应用程序，开源PTP协议栈应用程序忽略FOLLOW UP报文的打戳信息，从SYNC报文中提取BBU的发送时间戳信息t1，然后跳转到上述步骤5)。
在步骤8)处，ARM通过一定算法计算出链路延迟及时间偏移，并控制HCU进行对时操作。
需要指出的是，遵从IEEE 1588规范的主从时钟同步是一个逐步调优的过程，这个过程由主时钟BBU端发起并周期性地进行，以期达到一个较为稳定和理想的同步状态。
FPGA中实现的功能主要是标记时间戳功能的TSU单元以及PTPv2报文转发功能的PMACU单元，其中TSU单元有具体分为打时间戳和报文解析两部分功能。由于RRU与BBU之间通信规定的1588的协议数据使用的是UDP协议的包承载，使用的是标准的以太网mac协议，二者之间MAC帧格式是IP帧。因此报文解析的前提是FPGA检测到以太网mac帧格式，首先检测数据帧是不是IP帧，然后才检测是不是UDP协议的报文。
本发明中使用的帧格式见表1，其中，当类型值等于0x0800时表明该数据帧是IP帧，数据字段包括IP头和负载数据，数据前20字节为标准IP头，8位协议取值定义取值为17(应用中，1588协议数据采用udp包来承载，对应的值是17)。
7字节 1字节 6字节 6字节 2字节 46-1500字节 4字节
前导码 起始帧 目的物理地址 源物理地址 类型 数据 帧序列检测
表1
数据字段的数据区包括udp的包头和udp负载，见图7。其中，源/目的端口指明发方和接收方的端口号，udp数据区就是上层应用实际发送或接收的数据，1588协议数据就包含在这里的udp负载区段。由于udp数据可由用户随意指定，因此，在1588实现中，需要根据udp报头中的端口信息和长度字段来辅助判断当前接收到的是否是1588数据，也就是说，如果udp数据为1588数据，必须同时满足以下几个条件：
1)端口号为标准1588协议指定的端口：319或320；
2)长度字段值至少达到ptp报头的大小(即34字节)，参见图8；
3)PTP报头的版本字段取值为2。
因此，FPGA对报文的正确解析，检测出PTPv2报文后，就可以进行打时间戳。如果按照先解析报文是不是PTP类型的报文，再进行打时间戳，会导致时间戳的延时。为了同时进行报文解析和打时间戳，通信协议规定，不管报文是不是PTPv2报文，都会为其打时间戳，同时判断是不是PTP报文，将是PTP的报文标记好时间信息后，送到PMACU单元，不是PTP报文则直接丢弃时间信息，并把报文送到PMACU模块，这样可以做到尽量减小对时间同步的影响。
FPGA对来自ARM或BBU的报文的正确解析后，时间戳也已经标记完成，标记的具***置本发明中是由以太网的帧格式决定。帧格式的前8个字节分别表示位同步和帧起始位置，因此只要FPGA识别出第七个字节处，检测到帧的起始位，就对此刻的时间信息记下，完成时间戳功能。
FPGA将标记好时间戳的报文送到ARM或BBU的功能是在PMACU模块实现的，如图5所示，包括收发数据的FIFO存储单位、MII转RMII模块、MDIO、FPGA自带的MAC的IP等。由于现有平台中ARM处理器功能的限制，FPGA和ARM之间只能通过RMII接口实现PTP报文传输。FPGA不能直接调用RMII协议，因此需要由MII转RMII模块，通过调用MII协议的IP，并在数据的输入输出端加入FIFO模块，保证数据传输过程完全对齐，最终实现PTPv2报文的正确传输。
FPGA中TSU单元，该部分功能是首先对进入TSU单元的以太网数据包在计数器模块内计数，等确定好7字节后，产生使能信号，确定时间信息后，触发寄存器的使能信号，将时间信息存入寄存器。并在后续和报文打包送入PMACU单元，供后续计算延时，具体见图6。
本发明的第二个目的是实现成本控制，所采用的技术方案能够尽可能地降低成本。因为无需更换更高级的FPGA芯片或ARM芯片。
本发明的第三个目的是实现研发时间可控，要求所选用的技术方案易于实现，可在既定的研发周期内完成，不至于因研发周期过长导致最终研发出的产品失去市场机会。采用的第三方时钟同步芯片，其驱动是基于开源的实现，且有技术支持提供保障，因此，移植到现有的平台，所需花费的研发时间可控。
比较起来，ARM的Linux内核的PTP功能移植的工作量和难度都要大得多，为了减轻研发负担及降低难度，移植时不追求功能大而全，而采用最小移植策略，即从支持PTP功能的较低版本(v3.x)的内核中移植相关功能代码，不相干的代码一律剔除，移植目标是只需达到可支持基本的PTP时钟同步功能即可。
至于PTPv2报文的处理，这部分可以完全基于开源的实现，几乎不占用研发周期。
总之，以上几方面措施可保证项目的研发时间可控。
本发明的第四个目的是易于扩展，要求所采用的技术方案具有良好的扩展性，在功能升级时，不需要做太大的架构改动就容易实现。
实现本发明第四个目的的技术方案是：所采用的时钟同步方案基于开源的实现，PTP协议栈运行在ARM处理器***中，功能易于扩展。本技术方案的组织架构较为开放，具有通用性，架构中的第三方时钟芯片与ARM处理器甚至FPGA芯片均不必局限于单一的某种型号，产品设计者可以根据自己所使用产品的相应芯片型号进行替换，只要保持同样的组织架构，均可实现相同的功能，并达到预期的精度要求。本技术方案的设计思路不仅适用于从时钟的同步设计，也适用于主时钟的同步设计，当然，后者对于FPGA所要实现的功能要求更多也更复杂一些。
以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，并不能因此而理解为对本发明专利范围的限制。应当指出的是，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (5)

1.一种用于5G RRU的从时钟同步***，其特征在于：包括FPGA、ARM和HCU，
FPGA，用于识别BBU发送来的PTPv2报文并进行转发，同时给PTPv2报文加上时间戳；
所述ARM，用于处理FPGA发送来的PTPv2报文，从中提取接收时间戳，计算出链路延迟及时间偏移，并控制HCU；
所述HCU，接收ARM驱动信号时，实现PTP硬件时钟，同时输出1pps及高精度TOD信息供FPGA同步，实现与BBU的同步；
FPGA包括PMACU单元和TSU单元，PMACU单元实现PTPv2报文的转发，在TSU单元中给PTPv2报文加上时间戳；
FPGA给收到的所有报文加上时间戳信息，FPGA同时判断是不是PTPv2报文，将是PTPv2报文标记好时间信息后送给PMACU单元；FPGA将非PTPv2报文丢弃时间信息后发送给PMACU单元。
2.根据权利要求1所述的一种用于5G RRU的从时钟同步***，其特征在于：FPGA和ARM之间通过RMMI接口实现PTPv2报文传输，FPGA包括MII转RMMI模块。
3.根据权利要求2所述的一种用于5G RRU的从时钟同步***，其特征在于：所述HCU为时钟同步芯片。
4.采用权利要求1所述的一种用于5G RRU的从时钟同步***进行同步的方法，其特征在于：包括如下步骤：
1）BBU通过向RRU发送SYNC报文，通知RRU开始进行时间同步；
2）RRU中的FPGA解码后识别出SYNC报文，TSU单元给SYNC报文加上时间戳，然后交给PMACU单元发给ARM；
3）ARM接收到SYNC报文，提交给上层的开源PTP协议栈应用程序，开源PTP协议栈应用程序处理SYNC报文并将对应的时间戳信息作为SYNC报文的接收时间戳信息t2；
4）开源PTP协议栈应用程序若检测SYNC报文为一步同步报文，则从SYNC报文中提取BBU的发送时间戳信息t1；
5）开源PTP协议栈应用程序生成DELAY REQ报文，ARM将DELAY REQ报文发送给PMACU单元；
6）PMACU单元将接收到的DELAY REQ报文，由TSU单元加上时间戳，然后发送给BBU，同时ARM从FPGA获取DELAY REQ报文的时间戳信息t3；
7）BBU收到DELAY REQ报文后，生成DELAY RESP报文发送给RRU；
8）RRU收到DELAY RESP报文，从报文中提取BBU的接收时间戳信息t4，经过将上述时间戳信息参与计算后，ARM控制HCU进行对时操作，HCU输出1pps及高精度TOD信息供FPGA同步，实现与BBU的同步。
5.根据权利要求4所述的一种用于5G RRU的从时钟同步***进行同步的方法，其特征在于：在步骤4）处，开源PTP协议栈应用程序若检测SYNC报文为二步同步报文，执行如下步骤：
41）BBU会发出FOLLOW UP报文，FPGA接收FOLLOW UP报文，由TSU单元加上时间戳，并发送给ARM；
42）ARM接收到FOLLOW UP报文，将其提交给开源PTP协议栈应用程序，开源PTP协议栈应用程序忽略FOLLOW UP报文的打戳信息，从SYNC报文中提取BBU的发送时间戳信息t1，然后跳转到上述步骤5）。
CN202110845443.0A 2021-07-26 2021-07-26 一种用于5g rru的从时钟同步***及方法 Active CN113573403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110845443.0A CN113573403B (zh) 2021-07-26 2021-07-26 一种用于5g rru的从时钟同步***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110845443.0A CN113573403B (zh) 2021-07-26 2021-07-26 一种用于5g rru的从时钟同步***及方法

Publications (2)

Publication Number Publication Date
CN113573403A CN113573403A (zh) 2021-10-29
CN113573403B true CN113573403B (zh) 2023-11-03

Family

ID=78167567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110845443.0A Active CN113573403B (zh) 2021-07-26 2021-07-26 一种用于5g rru的从时钟同步***及方法

Country Status (1)

Country Link
CN (1) CN113573403B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114900861B (zh) * 2022-06-17 2024-04-09 中国联合网络通信集团有限公司 基站的控制方法、基站及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739011A (zh) * 2009-12-08 2010-06-16 中国科学院声学研究所 一种基于cpci总线的高精度时钟同步方法及其***
CN102215078A (zh) * 2011-06-09 2011-10-12 国网电力科学研究院 一种基于fpga的硬件时间戳实现方法
CN202353572U (zh) * 2011-11-25 2012-07-25 中国西电电气股份有限公司 电子式互感器合并单元的ieee1588时间同步***
CN203313199U (zh) * 2013-06-03 2013-11-27 刘庆依 一种智能电子设备的ieee c37.238时间同步***
EP3044891A1 (en) * 2013-09-11 2016-07-20 Khalifa University of Science, Technology and Research Method and devices for frequency distribution
CN111385048A (zh) * 2018-12-29 2020-07-07 中兴通讯股份有限公司 一种时间同步方法及***

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102195768B (zh) * 2011-05-30 2014-06-04 神州数码网络(北京)有限公司 一种纳秒级精度ptp实现方法
CN107786294B (zh) * 2017-09-22 2019-04-30 烽火通信科技股份有限公司 一种集中式1588的实现***及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739011A (zh) * 2009-12-08 2010-06-16 中国科学院声学研究所 一种基于cpci总线的高精度时钟同步方法及其***
CN102215078A (zh) * 2011-06-09 2011-10-12 国网电力科学研究院 一种基于fpga的硬件时间戳实现方法
CN202353572U (zh) * 2011-11-25 2012-07-25 中国西电电气股份有限公司 电子式互感器合并单元的ieee1588时间同步***
CN203313199U (zh) * 2013-06-03 2013-11-27 刘庆依 一种智能电子设备的ieee c37.238时间同步***
EP3044891A1 (en) * 2013-09-11 2016-07-20 Khalifa University of Science, Technology and Research Method and devices for frequency distribution
CN111385048A (zh) * 2018-12-29 2020-07-07 中兴通讯股份有限公司 一种时间同步方法及***

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
楚鹰军 ; 陈国辉.基于硬件时间戳的IEEE1588时间同步技术的一种实现方法.《现代传输》.2011,参见正文第2.1节、第3节、图1、图4. *
王延年；宋小伟.高精度时钟同步***的研究与实现策略.《国外电子测量技术》.2018,参见正文第1-2章，图4. *

Also Published As

Publication number Publication date
CN113573403A (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
US9426762B2 (en) Timing synchronization for networks with radio links
CN101404618B (zh) 实现精确时钟同步协议中透传时钟的***、装置及方法
US9154292B2 (en) Communication apparatus, communication system, and time synchronization method
US8335861B2 (en) Method and system for processing correction field information
CN110278065B (zh) 一种补偿时延的方法和设备
CN101582733A (zh) 一种在sdh设备之间实现高精度时间同步的方法和***
WO2015117501A1 (zh) 一种时间同步方法、可编程逻辑器件、单板及网元
EP3163786B1 (en) Clock synchronization method and apparatus
CN101741853B (zh) 时钟时间同步的方法、线卡单板和网络设备
CN105281885B (zh) 用于网络设备的时间同步方法、装置及时间同步服务器
CN102299788A (zh) 自动发送ieee1588协议报文的控制方法及装置
US20220007321A1 (en) Network Entities and Methods for a Wireless Network System for Determining Time Information
CN103152118A (zh) 一种基带单元和射频单元数据业务同步方法、装置和***
CN113573403B (zh) 一种用于5g rru的从时钟同步***及方法
CN100493047C (zh) 一种网管全网时钟同步实现方法
CN107959537B (zh) 一种状态同步方法及装置
CN103731252A (zh) 一种ieee1588单播协商机制改进方法及***
CN101426284A (zh) 具有连续时钟同步功能的ieee802.11无线局域网接入点和移动站
CN103516454A (zh) 时钟同步方法、装置及通信设备
CN103580845B (zh) 一种基于虚拟交换集群的时钟同步方法及装置
CN215121214U (zh) 一种无线自组网的实时时间同步的装置
CN116346272A (zh) 一种基于Xilinx的PS端和PL端协同的IEEE802.1AS时钟同步***
CN102208974B (zh) 时间同步的处理方法和装置
CN117220817B (zh) 一种多核处理器的时间同步监测的方法和***
CN201789509U (zh) 基于e1链路的双向时频同传主从装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant