CN113568467A

CN113568467A - 并联低压差调节器

Info

Publication number: CN113568467A
Application number: CN202110470737.XA
Authority: CN
Inventors: 刘晓群; 马旦·莫汉·丽迪·维穆拉; ***·尼扎姆·卡比尔
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2020-04-28
Filing date: 2021-04-28
Publication date: 2021-10-29
Also published as: EP3904999A1; US11422578B2; US20210333812A1

Abstract

一种低压差调节器包括产生第一输出电压的第一级和产生与所述第一输出电压不同的第二输出电压的第二级。所述第一级和所述第二级并联耦合到节点，所述级基于不同的条件而选择性地控制相应的第一输出信号和第二输出信号。一个条件可以是在一个或多个预定模式下的负载的操作。另一条件可以是模式之间的转换。在模式转换期间，对所述第一级的选择性控制可以减少所述负载中的电压下冲或电压过冲。

Description

并联低压差调节器

技术领域

本文公开的示例实施例大体上涉及电压调节。

背景技术

低压差(LDO)调节器从输入电源电压产生直流(DC)输出电压。这种类型的调节器用于许多应用，因为它能够线性调节输出电压，即使当电源电压非常接近输出电压也是如此。而且，LDO产生的噪音往往较少，并且LDO可能比其它类型的调节器更小。

发明内容

下文呈现各种示例性实施例的概述。在以下概述中可以做出一些简化和省略，其意在突出并介绍各种示例性实施例的一些方面，但不限制本发明的范围。在稍后的章节中将详细描述足以允许本领域的普通技术人员获得且使用本发明概念的示例性实施例。

各种实施例涉及一种低压差调节器，包括：第一级，其被配置成产生第一输出电压；以及第二级，其被配置成产生与所述第一输出电压不同的第二输出电压，其中所述第一级和所述第二级并联耦合到节点，所述第一级被配置成基于第一条件选择性地控制以产生所述第一输出电压，并且所述第二级被配置成基于与所述第一条件不同的第二条件选择性地控制以产生所述第二输出电压，并且其中所述第二输出电压在模式转换期间降低，使得所述第一输出电压大于所述第二输出电压。

描述了各种实施例，其中所述第一输出电压在减小从所述节点输出的信号中的电压过冲的范围内。

描述了各种实施例，其中所述第一输出电压在减小从所述节点输出的信号中的电压下冲的范围内。

描述了各种实施例，其中：所述第一条件包括耦合到所述节点的负载的第一模式与第二模式之间的转换，并且所述第二条件包括在所述第一模式和所述第二模式中的至少一个期间的所述负载的操作。

描述了各种实施例，其中：所述第一级被配置成基于第一组控制信号值而被选择性地控制以在所述转换期间产生所述第一输出电压，并且所述第二级被配置成基于第二组控制信号值而被选择性地控制以在所述第一模式和所述第二模式中的每一个期间产生所述第二输出电压。

描述了各种实施例，其中所述第一模式和所述第二模式与负载的不同操作模式相对应。

描述了各种实施例，其中所述第一模式和所述第二模式中的至少一个是功率降低模式。

描述了各种实施例，其中：所述第一级被配置成在第一速度下并基于第一静态电流操作，并且所述第二级被配置成在第二速度下并基于第二静态电流操作，所述第一速度与所述第二速度不同并且所述第一静态电流与所述第二静态电流不同。

描述了各种实施例，其中：所述第一速度大于所述第二速度，并且所述第一静态电流大于所述第二静态电流。

描述了各种实施例，其中所述第一级包括软关断电路，所述软关断电路被配置成基于所述第二级的操作降低所述第一输出电压的电平。

其它各种实施例涉及一种用于控制包括第一级和第二级的低压差电压(LDO)调节器的设备，所述第一级和所述第二级耦合到输出节点，所述设备包括：存储器，其被配置成存储指令；以及处理器，其被配置成执行所述指令以产生：一个或多个第一控制信号，其使所述第一级基于第一条件产生第一输出电压，一个或多个第二控制信号，其使所述第二级基于第二条件产生第二输出电压，其中所述第二输出电压与所述第一输出电压不同，并且其中所述第二输出电压在模式转换期间减小，使得所述第一输出电压大于所述第二输出电压。

描述了各种实施例，其中：所述一个或多个第一控制信号控制所述第一级以在所述转换期间产生所述第一输出电压，并且所述一个或多个第二控制信号控制所述第二级以在所述第一模式和所述第二模式中的每一个期间产生所述第二输出电压。

描述了各种实施例，其中所述处理器被配置成产生用于控制所述第一级的软关断电路的控制信号。

附图说明

当结合附图时，本发明的额外目标和特征将从以下详细描述和所附权利要求书变得更显而易见。尽管示出并描述了若干示例实施例，但在每个附图中，相同的附图标记标识相同的部分，在附图中：

图1示出了低压差调节器的实施例；

图2示出了低压差调节器的实施例；

图3A和3B示出了过冲和/或下冲条件的例子；

图4示出了低压差调节器的控制信号的实施例；

图5示出了根据一个或多个实施例的模拟结果的例子；

图6示出了根据一个或多个实施例的模拟结果的例子；并且

图7示出了根据一个或多个实施例的模拟结果的例子。

具体实施方式

应理解，附图仅为示意性的并且未按比例绘制。还应理解，贯穿各附图使用相同的附图标记指示相同或类似的部分。

描述和图式示出了各种示例实施例的原理。因此将了解，本领域的技术人员将能够设计各种布置，尽管本文中未明确地描述或示出所述布置，但所述布置体现本发明的原理并且包括在本发明的范围内。此外，本文中所引述的所有例子主要意在明确地用于教学目的，以帮助读者理解本发明的原理和由发明人提供的用以深化本领域的概念，并且所有例子应视为并不限于此类特定引述例子和条件。另外，如本文中所使用，除非另有指示(例如，“或另外”或“或在替代方案中”)，否则术语“或”是非排他性的或(即，和/或)。而且，本文所述的各种实施例不一定相互排斥，因为一些实施例可以与一个或多个其它实施例组合从而形成新的实施例。例如“第一”、“第二”、“第三”等描述词不意图限制所论述元件的顺序，而是用于区分一个元件与下一元件，并且通常可以互换。例如最大值或最小值之类的值可以是预先确定的，并且可以基于申请设置为不同的值。

在一个应用中，LDO调节器用于为主机装置的多个操作模式提供电力。在这些情况下，LDO调节器还需要在模式之间的转换期间提供电力。通常，操作模式消耗不同电平的电流。为了满足这些要求，LDO调节器必须输出成比例的负载电流。然而，在模式之间的转换期间，负载电流值可能显著改变，例如，从1mA到3mA或甚至更大的量。而且，负载电流值的改变可能发生得非常快，例如，在几nS内。

在解决模式转换期间发生的问题的尝试中，一些LDO调节器被设计成具有极低的静态电流，以便限制主机***的总电流消耗。例如，为了支持在睡眠状态和其它低功率状态下运行时主机***的要求，已经以此方式设计了LDO。在这些状态期间，可能需要LDO的静态电流远低于几uA，因为在LDO仍然接通时，主机***的总电流消耗可能需要小于几uA。此类低电流将LDO调节器的速度显著限制成低于所需操作的速度水平，所述操作的速度足以响应主机***模式转换期间发生的负载电流的较大且快速的变化，所述变化即针对从低电流模式到高电流模式的从电流模式到低电流模式。

目前使用的LDO调节器在主机***的模式转换期间还会遭受电压过冲或下冲。例如通过产生事故或其它破坏性故障，这可能会严重影响***性能。在某些情况下，电压的过冲或下冲可能触发过电压/欠电压检测，所述过电压/欠电压检测又可能触发***复位。另外，电压过冲可能会损坏主机***。

图1示出了包括第一LDO级20和第二LDO级60的并联布置的低压差(LDO)调节器的实施例。选择性地控制第一LDO级和第二LDO级以将不同电平的输出电压输出到公共节点N，从所述公共节点N产生低压差调节器的输出电压(V_{out_LDO})。除了不同的输出电压电平之外，第一LDO级和第二LDO级可以具有不同的静态电流。可以基于由控制器80产生的一个或多个控制信号选择性地启用或以其它方式控制LDO级，以便在例如可以是主机***的负载的各种操作期间输出所述LDO级的相应的电压。

LDO调节器和控制器可以在同一芯片或印刷电路板上。在一个实施例中，控制器80可以与LDO调节器在同一主机***内，但是可以单独提供并且可以通信方式耦合到LDO调节器。而且，在其它实施例中，一个或多个额外LDO级可以与级20和60并联连接，例如，以便为一个或多个预期应用提供额外电平的输出电压。

参考图1，第一LDO级20在第一速度水平和第一静态电流下操作。第二LDO级60在第二速度水平和第二静态电流下操作。第一速度水平可以与第二速度水平不同。例如，第一速度水平可以大于第二速度水平。而且，第一静态电流可以与第二静态电流不同。例如，第一静态电流可以大于第二静态电流。例如，速度水平和电流可以与满足包括或耦合到LDO调节器的负载(例如，主机***)的不同操作模式的要求的预定值相对应。

控制器80可以产生一个或多个第一控制信号，用于选择性地启用LDO级20和LDO级60的第一组合。例如，基于第一预定条件可以选择性地启用LDO级的第一组合。第一预定条件可以基于主机***的操作模式、主机***的两个操作模式之间的转换和/或与由主机***执行的应用的操作和/或要求有关的一个或多个其它条件。LDO级的第一组合可以与所述级中的至少一个级的操作相对应。

在一个实施例中，当主机***在一个或多个模式下操作时，控制器80可以产生第一控制信号以停用第一LDO级20并启用第二LDO级60。如先前所指示，第一LDO级20可以是高速、高静态电流LDO级，并且第二LDO级60可以是低速、低静态电流LDO级。以此方式配置LDO级可以满足在第一操作模式期间主机***的低功率要求。一个或多个第一模式可以包括例如主机***或其它类型负载的正常操作模式和功率降低状态(例如，睡眠状态、休眠状态或其它低功率状态)中的至少一个。

控制器80产生一组第二控制信号，用于选择性地启用LDO级20和LDO级60的第二组合。例如，基于第二预定条件可以选择性地启用LDO级的第二组合。第二预定条件可以例如基于主机***的操作模式中的一个不同的操作模式、主机***的两个操作模式之间的转换和/或与由主机***执行的应用的操作状态和/或要求有关的一个或多个其它条件。LDO级的第二组合可以与所述级中的至少一个级的操作相对应。

在一个实施例中，第二预定条件包括主机***从第一模式到第二模式的转换。这可涉及例如从正常操作模式转换到低功率模式、从低功率模式转换到正常操作模式、或在主机***的低功率模式或任何两个其它模式之间转换。例如，第二控制信号可以在模式之间的转换即将发生之前产生，例如，在控制器80确定要执行模式转换时产生。控制器80可以基于来自主机***的指令和/或存储在非暂时性计算机可读介质85中并由控制器80执行的指令来进行此确定。

控制器80可以产生第二控制信号以至少启用第一LDO级60。在一个实施例中，当模式改变发生时，第二控制信号可以在转换时段期间同时启用第一LDO级2O和第二LDO级60两者，但在一个实施例中，可以在此转换时段期间对第二LDO级执行按比例缩小(或在某些情况下甚至关断)操作。在模式之间的转换时段期间接通第一LDO级20或两个LDO级以减少由于模式转换而减少电压下冲和电压过冲(或防止这些条件完全发生)的方式来调整LDO调节器的响应速度和输出电流电平。

在一个实施例中，可以提高LDO调节器的响应速度和输出电流电平，使得调节器的输出电压(V_{out_LDO})落在足以防止发生电压过冲和电压下冲的范围内。虽然此时(例如，在模式转换时段期间)同时启用两个LDO级可能会暂时增加功耗，但防止电压过冲和下冲(这可能对主机***的性能产生不利影响，或甚至损坏主机***)的益处胜过这些考虑因素。

在模式转换已经完成之后，控制器80可以再次产生一组第一控制信号，以便停用第一LDO级20并启用第二LDO级60，例如，以便在正常或功率降低模式下维持低功耗。在一个实施例中，在这些情形下第二控制信号的产生可任选地在模式转换时段之后的稳定时间之后执行。可以基于对应的n个和m个控制信号来执行选择性地启用第一LDO级20和第二LDO级60(例如，启用和/或停用所述第一LDO级和所述第二LDO级中的选定者)，其中n≥1且m≥1。编号m和n可以相同或不同。所述组第一控制信号和所述组第二控制信号中的每一个可以包括一个或多个控制信号。

第一LDO级20可以包括第一电流源22、第二电流源24、电压调节器26和任选的软关断逻辑28。在操作中，控制器80产生用于将第一电流源耦合到第二电流源的一个或多个控制信号。第二电流源的输出可以输入到电压调节器中，并且电压调节器接着可以在一个或多个模式转换时段期间产生第一输出电压(V_lout)。任选的软关断逻辑可以基于一个或多个预定条件停用电压调节器26的输出，如下文详细论述的。因为第一LDO级20在第二输出电压未输出(或已按比例缩小)时产生第一输出电压，所以减少或防止发生电压过冲和/或下冲，并且在模式转换时段期间从LDO调节器输出稳定的输出电压。

第二LDO级60可以包括具有耦合到LDO调节器的输出节点的任选的调整器64的电压调节器62。电压调节器62可以是用于产生期望电平的第二输出电压的闭环调节器或开环调节器。可以通过或调节从一个或多个电压源(例如，位于主机***中)接收的电源电压来产生输出电压(V_2out)。调整器64可以在耦合到输出节点之前将第二输出电压V_2out的电平调整为多个期望电压中的一个电压。例如，可以基于来自主机***的至少一个控制信号来控制调整器，所述至少一个控制信号可以将第二LDO级60的第二输出电压的电平设置为一个或多个对应的电平以对一个或多个逻辑块供电或驱动一个或多个逻辑块，所述一个或多个逻辑块用于在各种模式下支持主机***的操作。在一个实施例中，用于设置第二输出电压电平的至少一个控制信号可以基于用户信号。

控制器80可以控制第二LDO级60以在主机***(或负载)的一个或多个操作模式期间产生第二输出电压V_2out，并且可以控制第二LDO级60以在那些模式之间的转换时段期间暂时阻断(或按比例缩小)第二输出电压。即使例如在一个实施例中，例如出于执行先前所提及的按比例缩小操作的目的，在转换时段期间将一个或多个启用信号供应到第二LDO级60，也可以此方式选择性地产生第二输出电压。在其它实施例中，在转换时段期间和/或基于主机***的要求可以停用第二LDO级60。

图2示出了LDO调节器的第一LDO级220和第二LDO级260的实施例，所述第一LDO级和所述第二LDO级例如可分别与图1中的第一LDO级20和第二LDO级60相对应。控制器290可以产生用于控制如本文所述的LDO级的操作状态的信号。控制器290可以执行存储在存储器295中的指令，以便产生用于选择性地控制如本文所述的LDO调节器的级的控制信号。存储器295可以是随机存取存储器、只读存储器和/或这些非暂时性计算机可读介质的各种特定类型。控制器290可以与例如图1的控制器80或产生一个或多个不同控制信号的不同控制器相对应。

首先以第二LDO级260为例，第二LDO级260包括电压调节器230和电平调整器250。电压调节器包括比较器235和传输晶体管240。比较器可以是例如运算放大器，所述运算放大器具有耦合以接收预定基准电压(Vref)的非反相端和耦合以接收反馈信号Vinn的反相端。预定基准电压Vref例如可以与主机***的带隙基准相对应。在一个实施例中，基准电压Vref可以充当不具有校准的第一精确度(例如，5％)和具有校准的第二精确度(例如，2％)的精确度基准。反馈信号Vinn可以例如与电平调整器的输出相对应。传输晶体管240可以是NMOS晶体管，所述NMOS晶体管通过来自电压源Vdd的供电电流以产生第二输出电压V_2out以在一个或多个操作模式下为负载供电。在另一实施例中，传输晶体管可以是PMOS类型的晶体管。

比较器产生控制传输晶体管240的栅极的电压Vgate_2。电压Vgate_2可以是固定的，也可以控制为一个或多个电平。在后一种情况下，电平调整器可以控制输入电压Vinn的值。电平调整器可以包括例如分压器，所述分压器包括第一电阻器(R₃)241和第二电阻器(R₄)242。这些电阻器中的一个电阻器(例如，第一电阻器241)可以是具有例如基于来自主机***的控制信号和/或用户信号而控制的值的可变电阻器。通过改变此电阻器的值，可以将第二输出电压V_2out调整成足以在一个或多个操作模式期间满足主机***的预期应用的要求的电平。

在此实施例中，第二LDO级260具有由比较器和分压器形成的闭环调节器拓扑，并且使用基准电压Vref。在一个实施例中，第二LDO级260可以具有所提供的开环拓扑，例如，此拓扑可以满足主机***的要求。基于等式1，可以产生从第二LDO级260产生的第二输出电压V_2out。

V_2out＝V_ref*[1+(R₃/R₄)]， (1)

其中R₃与可变电阻器相对应，所述可变电阻器的电阻可以被调整以改变第二输出电压的电平。在一个实施例中，可以调整R₄的电阻值或R₃和R₄两者的电阻值，以便改变第二输出电压的电平。

控制器290可以通过对控制信号(en_1)281进行断言来启用第二LDO级260，并且可以通过对此控制信号取消断言(或反相)来停用此级。控制器290可以在一个或多个操作模式期间对控制信号(en_1)281进行断言。操作模式可以与正常模式或一个或多个低功率模式(例如，睡眠状态、休眠等)相对应。一个或多个低功率模式可以与需要主机***消耗少量电流的情况相对应，并且在某些情况下甚至低至几微安。为了满足这些性能要求，第二LDO级260可能需要消耗低至几微安甚至更低的静态电流。

低静态电流的要求可能限制第二LDO级的带宽(例如，速度)。第二LDO级260可能没有足够的速度来充分响应模式转换期间所需负载电流的较大且快速的改变。例如，通过图3A的曲线图可以理解这一点，所述曲线图示出了两条曲线310和320，所述两条曲线示出了只有第二LDO级接通的情况下，当负载电流在3nS内从1mA转换到3mA时，在低至1.16V的情况下观察到较大的电压下冲。在此例子中，电压下冲比1.8V的典型输出值低约35％，这低到足以触发主机***复位。此后还可能出现电压过冲。

在模式转换期间仅使用第二LDO级的额外效果从图3B中显而易见。如图3B所示，当负载电流在3nS内从3mA转换到1mA时，在高达2.67V的情况下观察到较大的电压过冲。此过冲比第一LDO级的1.8V的典型输出值高约48％。这些情况还可能引起主机***(或其它负载)发生事故或其它故障。当对en_1取消断言时，停用比较器235，并且下拉其输出Vgate_2以停用pass_FET_2240。当对en_l_sd进行断言时，将R₃241按比例缩放到较高值，并且将V_2out调整成较低值，且反之亦然。

为了补偿这些故障或由此发生的性能退化，控制器290可以在模式转换期间启用第一LDO级220。因为第一LDO级220具有比第二LDO级260更高的速度和更高的静态电流，所以可以减少或防止电压过冲和/或电压下冲，从而允许在主机***的操作模式之间的转换时段期间改进性能。(在一个实施例中，操作模式可以包括不涉及模式之间的转换时段的任何模式，并且在这个意义上，任何非转换模式可以被称为正常模式。)

再次参考图2，第一LDO级220包括第一电流源265、第二电流源270和电压调节器275。第一电流源265可以包括例如具有栅极的第一晶体管(MN₁)266和第二晶体管(MN₂)267，所述栅极在节点N1处耦合在一起以形成第一电流镜电路。第一晶体管266位于电流镜的第一臂中并且接收输入电流I_bg，所述输入电流I_bg通过第二晶体管267在电流镜的第二臂中成镜像。电流镜电路265具有第一电流镜比m，且因此从第一电流镜电路265输出的镜像电流I₁与m*I_bg成比例。在一个实施例中，如果主机***供应电流I₁，则可以省略第一电流源265。

第二电流源270可以包括例如具有栅极的第一晶体管(MP_l)271和第二晶体管(MP₂)272，所述栅极在节点N2处耦合在一起以形成第二电流镜电路。第一晶体管271位于第二电流镜的第一臂中，并且接收来自第一电流镜的输出电流I₁作为其输入电流。电流I₂通过第二晶体管272在第二电流镜的第二臂中成镜像。电流镜电路270具有第二电流镜比n，且因此从第二电流镜电路270输出的镜像电流I₂与n*I₁成比例。电流镜比m和n可以是彼此相同或不同的预定值。在第一电流镜电路和第二电流镜电路中使用的不同导电类型的晶体管部分地允许第一LDO级按以下方式操作。

电流I_bg可以通过使用带隙电压V_bg除以电阻器R从芯片主偏置产生，并且可以例如由等式2表示。

I_bg＝V_bg/R， (2)

其中V_bg是精确的基准电压，并且R是带隙电压发生器中产生I_bg的电阻器。要求R与R₁277位于同一硅基板上，使得R和R₁具有相同的过程拐点。因此，R₁/R是在过程、电源电压和温度(PVT)中的恒定数。可以分别基于等式3和等式4来计算来自第一电流源265的输出电流I₁和来自第二电流源270的输出电流I₂。

I₁＝I_bg*m＝(V_bg/R)*m (3)

I₂＝I₁*n＝(V_bg/R)*m*n (4)

电压调节器275包括匹配晶体管276、电阻器(R₁)277、传输晶体管278、电容器279和晶体管280。匹配晶体管(匹配FET)276在节点N3处耦合到晶体管272。在一个实施例中，匹配晶体管可以是以二极管耦合状态连接在电阻器277与第二电流源270的输出之间的NMOS晶体管。当电流I₂具有正向偏置匹配晶体管的足够量值时，基于电阻器277的电阻值和二极管连接的匹配晶体管276的电压降来设置节点N3的电压。与Vgate_1相对应的此电压控制进入传输晶体管278的栅极信号。通过栅极线与电容器(C₂)279的并联连接可以抑制(或以其它方式控制)可能产生不稳定性能的栅极信号Vgate_1的不稳定变化。此电容器还可用于滤出叠加在栅极线上的杂散(例如，带外)信号。

传输晶体管278由从匹配晶体管276输出的栅极信号Vgate_1的值控制。在一个实施例中，传输晶体管可以具有与匹配晶体管相同的导电类型。在图2中，两个晶体管都被示出为NMOS晶体管，但是在另一实施例中，这些晶体管可以是PMOS晶体管。当(基于I₂的)栅极信号Vgate_1的值超过其阈值电压时，传输晶体管278导通以基于从电压源Vdd导出的电流I_out产生第一LDO级的第一输出电压V_lout。可以基于等式5产生输出电压V_lout：

V_lout＝I₂*R₁+V_{gs_match}-V_{gs_pass}

＝(V_bg*m*n)*(R₁/R)+V_{gs_match}-V_{gs_pass}， (5)

其中V_{gs_match}是匹配晶体管276的栅极-源极电压，并且V_{gs_pass}是传输晶体管(传输FET_1)2878的栅极-源极电压。

在操作中，匹配晶体管使电压V_{gs_match}与电压V_{gs_pass}匹配。以此方式，匹配晶体管和R₁上的电压降有效地控制(或稳定)第一LDO级的输出电压的电平，例如，取决于主机***的预期应用或要求，使所述第一LDO级的输出电压处于一个或多个预定电平。由于此匹配操作，匹配晶体管和传输晶体管可以具有相同的导电类型和相同的沟道长度。而且，为了保证电压V_{gs_match}与电压V_{gs_pass}匹配，传输晶体管与匹配晶体管之间的沟道宽度比可以尽可能接近I_out与I₂之间的比(例如，在预定公差内)。在这种情况下，可将等式5简化为等式6：

V_lout＝I₂*R₁+V_{gs_match}-V_{gs_pass}

＝I₂*R₁

＝(V_bg*m*n)*(R₁/R) (6)

其中R₁/R、m和n是基于例如主机***的设计要求的恒定值。在这种情况下，第一LDO级的输出电压V_lout可以是V_bg的精确副本。在某些情况下，在第一电流镜电路和第二电流镜电路中、在R₁与R之间和/或在匹配晶体管与传输晶体管之间可能存在失配。从而在这种情况下，可以执行校准操作。例如，校准操作可涉及改变第一电流镜电路265和/或第二电流镜电路270的一个或多个参数，和/或调整电阻值R₁以提高精确度。

在一个实施例中，为了保证高速度，可以增大电流I₂的值(例如，通过控制m或n的一个或两个电流比来增大)以限制R₁的电阻值。可以限制此电阻值，以便维持传输晶体管278的栅极为低阻抗节点。因此，在从低负载电流到高负载电流的模式转换期间，第一输出电压V_1out可以开始下降，并且传输晶体管的内部栅极-源极电容(Cgs)可以足够快地被充电以维持传输晶体管278的栅极电压的恒定值。结果，当第一输出电压V_lout减小时，可以控制(例如，增大)传输晶体管(Vgs_pass)278的栅极-源极电压。

在一个实施例中，负载电流I_load(例如，从第二LDO级到节点N_OUT的电流输出)可以基于等式7来确定：

I_load＝(1/2)*μ_n*C_ox*(W/L)(V_{gs_pass}-V_thn)2*(1+λ*V_{ds_pass})， (7)

其中，μ_n指示传输晶体管的迁移率，C_ox是传输晶体管的每单位面积的栅极氧化层电容，V_thn是传输晶体管(NMOS)278的阈值电压，λ是传输晶体管的沟道长度调制系数，V_{gs_pass}是传输晶体管的栅极到源极电压(即，V_{gate_1}-V_lout)，并且V_{ds_pass}是传输晶体管的漏极到源极电压(即，Vdd-V_lout)。从等式7能明显看出，随着电流I_load的增大，第一输出电压V_lout减小，然后电压V_{gs_pass}增大，其效果是抑制电压V_{ds_pass}的进一步增大，从而减小或避免电压下冲。

另一方面，在从高负载电流到低负载电流的模式转换期间，可以执行相反的操作以避免V_lout处的电压过冲。从等式7能明显看出，随着电流I_load的减小，第一输出电压V_lout增大，然后电压V_{gs_pass}减小，其效果是抑制电压V_{ds_pass}的进一步减小，从而减小或避免电压过冲。

为了维持低阻抗，传输晶体管278的栅极耦合到电容器(C₂)279。C₂的电容值可以例如基于由传输晶体管占据的硅区域的限制来选择。

除了前述特征之外，第一LDO级220可以包括晶体管(MN₄)285、晶体管286(MN₆)和晶体管287(MP₄)。这些晶体管可以是具有耦合以接收用于控制第一LDO级的操作方面的启用信号的栅极的小开关装置。例如，晶体管285和286基于启用信号enb_h的补充来控制，晶体管287基于启用信号en_h来控制。在晶体管285和286都是NMOS晶体管并且晶体管287是PMOS晶体管的情况下，启用信号en_h的逻辑零值将关断第一电流源265和电压调节器275，并且此启用信号的补充的逻辑一值将关断第二电流源270。结果，将基于这些逻辑值停用第一LDO级。相反地，将基en_h和enb_h的相反逻辑值启用第一LDO级。因此，晶体管285、286和287可被视为处于第一LDO级的关断电路中。

除了关断电路之外，第一LDO级220可以包括软关断电路68，所述软关断电路包括电容器(C₁)295、晶体管(MN₃)296、电阻器(R₂)297和晶体管(MN₅)298。晶体管296耦合在传输晶体管的栅极线与通过电阻器R2的基准电势之间。晶体管298耦合在晶体管296的栅极线与接地基准电势之间，并且电容器295耦合在接收充电电流I_charge的节点N4与接地基准电势之间。在操作中，节点N4将此充电电流的一部分耦合到晶体管296的栅极和晶体管298的漏极，并且耦合充电电流的另一部分以用于充电电容器295。

软关断电路68可以比关断电路慢的速率控制第二LDO级的关断。所述速率可以例如基于电容器(C₁)295的充电时间。例如，当晶体管298导通时，基于启用信号en_h_s的第一逻辑值停用软关断电路68。当基于停用信号en_h_s的第二逻辑值断开晶体管298时，充电电流I_current开始对电容器295充电。当电容器295充电时，晶体管296的栅极电压在某个时间点达到其阈值电压。在此时间点，晶体管296导通并且电流I₃流过电阻器297以逐渐降低传输晶体管的栅极电压，从而缓慢地减小或关断第一LDO级的第一输出电压V_lout。

图4示出了用于控制图2的LDO调节器的并联级的时序图的实施例。时序图被划分为依次包括第一操作模式、第一模式转换、第二操作模式、第二模式转换和第一操作模式的时间段。第一模式和第二模式可以是，例如主机***的模式或其它负载。在每个指定时间段期间，控制器290控制(启用)信号的各种组合的值，以选择性地控制LDO调节器的第一级和第二级。附图标记410、420、430和440是与控制信号中的相应信号相对应的波形。

参考图4，在第一模式之前，LDO调节器在初始模式下操作，其中所有控制信号都具有第一逻辑值，所述第一逻辑值例如可以是基于在图2的调节器中使用的逻辑的逻辑零值。如本文所述，控制器290在选定时间将控制信号从第一逻辑值改变为补充的第二逻辑值。在另一实施例中，控制信号的逻辑值可以是不同的，例如，基于使用不同的晶体管逻辑来实施LDO调节器。所述控制信号可以包括用于启用第二LDO级的第一控制信号(en_1)、用于启用第一LDO级的第二控制信号(en_h)、用于控制第一LDO级的软关断的第三控制信号(en_h_s)和第四控制信号(en_1_sd)。这些控制信号被示出为到图2的各种晶体管的输入。

在第一模式(第一发生)中，第一控制信号(en_1)转换为逻辑一值，并且其余控制信号具有逻辑零值。结果，启用第二LDO级260并且停用第一LDO级，并且LDO调节器的输出电压(Vout_LDO)基于第二LDO级的输出电压V_2out。第一模式可以是主机***的任何操作模式。出于说明性目的，第一模式被说明为正常模式，例如，正常功率模式。在其它实施例中，正常模式可以被视为是例如多个功率降低模式中的一个功率降低模式。

在第一模式转换时段(第二发生)中，第二控制信号(en_h)和第三控制信号(en_h_s)连同第一控制信号(en_1)一起被控制为逻辑一值。此时，第四控制信号(en_l_sd)保持较低。结果，第二LDO级保持接通，并且通过第二控制信号(en_h)的逻辑一值和第三控制信号(en_h_s)的逻辑一值启用第一LDO级220，所述第三控制信号的逻辑一值用于通过将晶体管MN₃296耦合到接地的栅极来停用关断电路68。此时，第一LDO级产生其输出V_lout，所述输出连同第二LDO级的输出V_2out一起耦合到节点N_OUT。因此，在短时间段内，LDO调节器的输出电压基于任何较高的电压，例如Vout_LDO＝max(V_2out，V_lout)。

而且，在第一模式转换时段中的稳定时间t₁之后，第四控制信号(en_l_sd)转换为逻辑一值，例如，此时所有四个控制信号都具有逻辑一值。第四控制信号的逻辑一值通过将R₃241的值增大到预定值来控制第二LDO级以按比例缩小其输出电压V_2out。

预定值是远低于第一LDO 220的输出电压V_1out的值，使得通过比较器235的输出关断pass_FET_2240，并且第一LDO接管如以下段落所述的供电。从第一模式转换到第二模式的目的是第一LDO接管供电。

在一个实施例中，进入比较器235的基准电压Vref可由可从等式1导出的等式8表示。

V_ref＝V_2out*[1+(R₃/R₄)] (8)

在这种情况下，反馈电压Vinn可以基于等式9。因此，根据这些等式，在第一模式转换期间，V_inn＞V_ref，并且V_{gate_2}将通过比较器下拉到接地。结果，将断开传输晶体管。然后，第一LDO级的输出电压V_lout接管以将电力供应到主机***。

V_inn＝V_lout*[1+(R₃/R₄)] (9)

在一个实施例中，取决于主机***的要求，另一选项是对第一控制信号(en_1)取消断言以完全停用第二LDO级，而不是对第四控制信号((en_1_sd)进行断言以从传输晶体管按比例缩小第二LDO级的输出电压V_2out。在这种情况下，可以在主机***转换回到下一操作模式或上一操作模式之后，(通过对en_1进行重新断言)重新启用第二LDO级。由于在模式转换时段期间第一LDO级的输出电压V_1out接管将电力供应到主机***，因此由于第一LDO级的高速度设计，并联LDO级具有足够高的速度来响应模式转换。换句话说，通过以前述方式控制控制信号的逻辑值，可以足够的速度和功率来执行到第二模式的转换，以防止发生电压过冲条件和电压下冲条件。

在第二模式中，所有四个控制信号的状态可以保持不变，例如保持在逻辑一值。通过保持所有启用信号相同，第一LDO级的输出电压主导LDO调节器输出。在第二模式中，第一LDO的输出电压必须设计为高于第二LDO的按比例缩小的输出电压，以便第一LDO主导LDO调节器输出。如上所述，按比例缩小V_2out或关断LDO260，以保证LDO 220主导LDO调节器输出使得，V_lout＞V_2out。

在第二转换模式(例如，从第二模式返回到第一模式)中，第四控制信号(en_l_sd)转换到逻辑零值。这就关断了第二LDO级的输出电压的按比例缩小。然后，在时段t₂之后，第三控制信号(en_h_s)转换到逻辑零值，其效果是执行第一LDO级的软关断。然后，在另一时段t₃之后，第二控制信号(en_h)转换到逻辑零值，从而关断第一LDO级。结果，由于第一控制信号(en_1)保持在逻辑一值，并且已关断第二LDO级的按比例缩小电路，因此第二LDO级的输出电压V_2out再次控制LDO调节器的输出电压(Vout_LDO)。

通过以此逐步方式控制第二、第三和第四控制信号的转换，控制器可以足够的速度和功率控制转换回第一模式(或第三模式)，以防止发生电压过冲条件和电压下冲条件。

替代从第二模式传输回第一模式，在一个实施例中，可以执行从第二模式到第三模式的转换，所述第三模式例如可以与主机***的例如功率降低模式或另一类型模式之类的另一操作模式相对应。

在模式转换期间，软关断电路68的操作可以按如下所示更全面地解释。如图4所示，在从第二模式到第一模式的转换期间，并且在通过对控制信号en_h取消断言来断开第一LDO级之前，执行第一LDO级的输出电压V_lout的软斜降操作。当en_h和en_h_s控制信号都具有逻辑一值时，由于晶体管MN₅接通而下拉晶体管MN₃的栅极电压。这使得晶体管MN₃断开，并且电容器C₁中存储的电压通过晶体管MN₅放电到接地。从I_charge导出的电流也可以通过MN₅到接地。

另外，当控制信号en_h仍然具有逻辑一值并且在此期间控制信号en_h_s从逻辑高切换到低时，晶体管MN₅断开并且电流I_charge对C₁充电。这使得晶体管MN₃的栅极电压升高到足以接通晶体管MN₃的电平。升高晶体管MN₃的栅极电压引起晶体管MN₃的源电压和电流I₃增大。因此，通过电阻器R₂的电流增大，并且通过电阻器R₁的电流减小。结果，传输晶体管的栅极电压减小，这又引起第二LDO级V_lout的输出电压减小。

因此，通过控制电流I_charge的值和电容器C₁的电压，可以对传输晶体管V_{gate_1}的栅极电压执行软斜降操作。这将控制第一LDO级的输出电压V_lout。此外，电阻器R2可耦合到晶体管MN₃的源极，这实际上可以是源极负反馈拓扑，所述源极负反馈拓扑使用晶体管MN₃来阻止电流I₃增大。在一个实施例中，电阻器R2耦合在节点N₃与晶体管MN₃的漏极之间。在这种情况下，可以执行软关断操作。电流I_charge可以例如从LDO调节器的内部电流镜局部地产生，或可以从主机***提供。第一LDO级具有开环拓扑结构。在另一实施例中，第一LDO级可以具有闭环拓扑。

图5是示出一个或多个前述实施例的模拟结果的例子的曲线图。在此曲线图中，如先前所述，示出了当发生第一模式转换(从低负载电流到高负载电流)时展现LDO调节器的性能的曲线。电压曲线510示出了调节器输出(Vout_LDO)的性能，并且电流曲线520示出了调节器的负载电流(I_LOAD)的性能。如这些曲线所示，如本文所述，由于激活了第一LDO级，因此在模式转换时段期间避免了电压过冲和电压下冲。

图6是示出一个或多个前述实施例的额外模拟结果的例子的曲线图。在此曲线图中，如先前所述，示出了当发生第二模式转换时(从高负载电流到低负载电流)展现LDO调节器的性能的曲线。电压曲线610示出了调节器输出(Vout_LDO)的性能，并且电流曲线620示出了调节器的负载电流(I_LOAD)的性能。如这些曲线所示，如本文所述，由于激活了第一LDO级，因此在模式转换时段期间避免了电压过冲和电压下冲。在图5和6中，在某些情况下，在模式转换期间仍然可能发生电压变化。然而，变化要小得多，并且在可接受的范围内，例如在典型值的+/-10％内。

在一些实施例中，在从第二模式转换回第一模式之后，可以完全断开第一LDO级以满足低功耗要求。由于第二LDO级的低功率和低速度设计，可以对第一LDO级执行软关断操作，以便在第一操作模式期间为第二LDO级接管供应电力提供足够的时间。如先前所述，这可以首先通过对控制信号en_h_s取消断言来实现，以允许第一LDO级的输出电压V_lout斜降。在第一LDO级的输出电压V_1out的斜降期间，可以接通第二LDO级的传输晶体管(传输FET_2)，并且第二LDO级接管将电力供应到主机***(例如，负载)。然后，可对控制信号en_h取消断言以完全断开第一LDO级。

图7是示出LDO调节器的输出电压的模拟结果的例子的曲线图。在此曲线图中，曲线710与LDO调节器的输出电压V_{out_LDO}相对应，曲线720与控制信号en_h相对应，曲线730与控制信号en_h_s相对应，并且曲线740与控制信号en_l_sd相对应。如可见，控制信号的变化值在预定时间序列上选择性地激活LDO级的并联连接。如先前所述，此选择激活防止发生较大的电压过冲和较大的电压下冲条件，即使在LDO调节器的输出电压在预定的可接受范围内发生变化时也是如此。

根据一个或多个前述实施例，LDO调节器配备有并联耦合的两个LDO级，其中每个级输出不同的电压电平并基于不同的速度和静态电流进行操作。选择性地控制LDO级以减少或防止在负载的操作模式之间的转换期间可能发生的电压下冲和/或电压过冲，例如，所述负载可以是LDO调节器的主机***。LDO级的选择性控制确保从一种模式顺利切换到另一种模式，以防止发生复位或其它主机电路故障。所述布置还确保在操作模式期间的低功耗。

本文所公开的实施例的控制器、处理器、电压调整器、电压调节器、比较器、电流产生器和其它信号产生和信号处理特征可以在例如可以包括硬件、软件或两者的逻辑中实施。当至少部分地以硬件实施时，控制器、处理器、电压调整器、电压调节器、比较器、电流产生器和其它信号产生和信号处理特征可例如是多种集成电路中的任一个集成电路，包括但不限于应用专用集成电路、现场可编程门阵列、逻辑门的组合、芯片上***、微处理器或另一类型的处理或控制电路。此外，注意到R和R1将在同一芯片上，使得R1/R在过程、电压供应和温度(PVT)的变化中是恒定的。

当至少部分地以软件实施时，控制器、处理器、电压调整器、电压调节器、比较器、电流产生器和其它信号产生和信号处理特征可以包括例如用于存储例如待由计算机、处理器、微处理器、控制器或其它信号处理装置执行的代码或指令的存储器或其它存储装置。计算机、处理器、微处理器、控制器或其它信号处理装置可以是本文所述的那些或除本文所述的元件之外的一种。因为详细描述了形成方法(或计算机、处理器、微处理器、控制器或其它信号处理装置的操作)的基础的算法，所以用于实施方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其它信号处理装置变换成用于执行本文所述的方法的专用处理器。

可以使任何益处、优点或解决方案出现或变得更显著的益处、优点、问题的解决方案以及任何元件不应被解释为任何或所有权利要求的关键的、所需的或必需的特征或元件。本发明仅由所附权利要求书限定，包括在本申请未决期间做出的任何修正和所发布的那些权利要求的所有等效物。

尽管已特别参考各种示例性实施例的某些示例性方面来详细地描述各种示例性实施例，但应理解，本发明容许其它示例实施例，并且本发明的细节容许在各种显而易见的方面的修改。如本领域的技术人员容易显而易见的，可以进行变化和修改，同时保持在本发明的精神和范围内。所述实施例可进行组合以形成额外的实施例。因此，前述公开内容、描述和附图仅出于说明性目的，并且不以任何方式限制本发明，本发明仅由权利要求书限定。

Claims

1.一种低压差调节器，其特征在于，包括：

第一级，其被配置成产生第一输出电压；以及

第二级，其被配置成产生与所述第一输出电压不同的第二输出电压，其中所述第一级和所述第二级并联耦合到节点，所述第一级被配置成基于第一条件而被选择性地控制以产生所述第一输出电压，并且所述第二级被配置成基于与所述第一条件不同的第二条件而被选择性地控制以产生所述第二输出电压，并且其中所述第二输出电压在模式转换期间降低，使得所述第一输出电压大于所述第二输出电压。

2.根据权利要求1所述的低压差调节器，其特征在于，所述第一输出电压在减小从所述节点输出的信号中的电压过冲或下冲的范围内。

3.根据权利要求1所述的低压差调节器，其特征在于：

所述第一条件包括耦合到所述节点的负载的第一模式与第二模式之间的转换，并且

所述第二条件包括在所述第一模式和所述第二模式中的至少一个期间的所述负载的操作。

4.根据权利要求3所述的低压差调节器，其特征在于：

所述第一级被配置成基于第一组控制信号值而被选择性地控制以在所述转换期间产生所述第一输出电压，并且

所述第二级被配置成基于第二组控制信号值而被选择性地控制以在所述第一模式和所述第二模式中的每一个期间产生所述第二输出电压。

5.根据权利要求4所述的低压差调节器，其特征在于，所述第一模式和所述第二模式与负载的不同操作模式相对应。

6.根据权利要求5所述的低压差调节器，其特征在于，所述第一模式和所述第二模式中的至少一个是功率降低模式。

7.根据权利要求1所述的低压差调节器，其特征在于：

所述第一级被配置成在第一速度下并基于第一静态电流操作，并且

所述第二级被配置成在第二速度下并基于第二静态电流操作，所述第一速度与所述第二速度不同并且所述第一静态电流与所述第二静态电流不同。

8.根据权利要求7所述的低压差调节器，其特征在于：

所述第一速度大于所述第二速度，并且

所述第一静态电流大于所述第二静态电流。

9.根据权利要求1所述的低压差调节器，其特征在于，所述第一级包括软关断电路，所述软关断电路被配置成基于所述第二级的操作降低所述第一输出电压的电平。

10.一种用于控制包括第一级和第二级的低压差电压(LDO)调节器的设备，其特征在于，所述第一级和所述第二级耦合到输出节点，所述设备包括：

存储器，其被配置成存储指令；以及

处理器，其被配置成执行所述指令以产生：

一个或多个第一控制信号，其使所述第一级基于第一条件产生第一输出电压，

一个或多个第二控制信号，其使所述第二级基于第二条件产生第二输出电压，其中所述第二输出电压与所述第一输出电压不同，并且其中所述第二输出电压在模式转换期间减小，使得所述第一输出电压大于所述第二输出电压。