CN113534884B - 一种低功耗采样mosfet功率管电流的电路 - Google Patents
一种低功耗采样mosfet功率管电流的电路 Download PDFInfo
- Publication number
- CN113534884B CN113534884B CN202110912742.1A CN202110912742A CN113534884B CN 113534884 B CN113534884 B CN 113534884B CN 202110912742 A CN202110912742 A CN 202110912742A CN 113534884 B CN113534884 B CN 113534884B
- Authority
- CN
- China
- Prior art keywords
- tube
- sampling
- mos transistor
- mos
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明公开一种低功耗采样MOSFET功率管电流的电路,包括:放大器1、采样管M1、功率管M0和MOS管M2,MOS管M3、分压电阻R5、分压电阻R6,分压电阻R5与分压电阻R6串联在功率管M0的源极和漏极之间,分压电阻R5与分压电阻R6共接点连接放大器1的正向输入端;MOS管M3与MOS管M2共栅极和共源极,构成电流镜,使得采样管M1的原始采样电流得以重新分配,采样电流的大部分可以返回输出,成为输出电流,小部分经由采样电阻流入地,这部分电流导致的功耗,可以通过调整分压电阻的比例以及MOS管M3与MOS管M2的电流镜的比例,达到降低采样功耗的目的;当功率管与采样管的面积比例比较小的情况下,例如:采用分离器件工艺设计MOSFET功率管,最适合采用上述结构。
Description
技术领域
本发明涉及电子元器件、半导体、集成电路,尤其涉及一种既低功耗采样MOSFET功率管电流的电路。
背景技术
在DC/DC转换器的设计中,无论采用任何一种控制方法,对MOSFET功率管的电流采样都必不可少,例如:在谷底电流和峰值电流模式下,分别需要每个周期采集下功率管和上功率管的电流,并结合相应的斜波补偿,形成电流斜波,电流斜波与跨导放大器的输出相交,产生PWM信号,控制功率管的开关,电流斜波的斜率需要精准的控制在设定的范围内,才能够保证控制环路的稳定性,例如:峰值电流模式下,斜波补偿的上升斜率(m)和采样电感电流的下降斜率(M2)需要满足以下关系:
控制环路才能够稳定,式中,D代表占空比。
如果电流采样偏离设计值过高,相当于斜率补偿不够,会出现次谐波震荡;反之,如果电流采样偏离设计值过低,合成后的电流斜波斜率主要由斜率补偿组成,控制模式变为电压模式,按照电流模式设计的频率补偿将无法正确的补偿环路中的零极点,从而导致不稳定的震荡,因此,精准的电流采样是DC/DC转换器保持稳定的基础。
图1所示为用上功率管作为范例的电流采样的结构图,包括功率管M0、采样管M1、放大器1、电阻R4和P型MOS管M2,功率管M0可以是上功率管或者下功率管,根据控制模式的不同,选择合适的功率管采样。
当电感电流流经该功率管M0,需要对其电流进行采样,采样管M1与功率管M0是相同类型,只是尺寸面积比功率管M0小,采样管M1与功率管M0共栅极,源极或者漏极其中之一也连接在一起,没有相连的另一极通过放大器1的作用保持在相同电位;例如:对图1中的N型上功率管采样,采样管M1与功率M1管共栅极和漏极,功率管M0的源极连接到放大器1的正向输入端,放大器1的输出连接P型MOS管M2的栅极,采样管M1的源极与MOS管M2的源极相连,并一起连接到放大器1的反向输入端,放大器1与MOS管M2形成完整的负反馈控制环路,在该环路的作用下,采样管M1与功率管M0的源极保持相同电压,功率管M0和采样管M1开启时,漏极和源极之间的电气特性等效于一个电阻,漏极与源极之间的电压差除以这个电阻就等于两极之间流过的电流,由于两个管子的漏极与源极之间的电压差相等,各自流过的电流就与各自的等效电阻保持一个反比的关系,例如:功率管M0与采样管M1的等效电阻比例是1:N,
R1=N*R0,
R0代表功率管M0的等效电阻,R1采样管M1的等效电阻,那么功率管M0与采样管M1的电流比例是N:1,也就是:
ISMPL=IOUT/N
功率管M0与采样管M1的等效电阻不是一个固定的值,会受到外界因素的影响,例如:阻值会随着栅极对源极的电压差增大而降低,并随着环境温度的提高而增大,但是,这些变化对阻值影响的百分比是相同的,因此,两个管子阻值的比例能够保持不变,使得电流的比例也保持恒定,这个比例由各自的面积决定,面积越大,阻值越小,最终,与功率管M0电流保持固定比例的采样电流通过电阻可以转换为采样电压,供下游电路处理。
功率管M0工作时自身消耗的功率为:
PM0=(VIN-VOUT)*IOUT
对这个电流进行采样所消耗的功率为:
PSAMPLE=VIN*IOUT/N
采样电流由VIN,经过采样管M1、MOS管M2以及采样电阻R4,一直到地,采样所需的功耗不仅仅是采样管M1的功耗,而是采样电流在整个路径上的消耗,如果功率管M0采用集成电路的工艺设计,采样管M1的大小有很大的灵活性,通常几十欧姆到几千欧姆都很容易实现,因此,根据功耗的要求可以自由选择一个很大的采样比例,取得很小的采样电流,降低采样功耗,例如:功率管M0的导通电阻是100mΩ,N=10000时,M1的导通电阻就是1000Ω,在VIN=5V,IOUT=1A时,M0消耗的功率是100mW,采样导致的额外功耗是0.5mW,也就是0.5%,然而,采用集成电路工艺设计的功率管M0结构复杂,例如:当今0.18um工艺下的20V耐压的功率LDMOS(Laterally Double-Diffused MOSFET)需要18层光罩完成制成,当今为了更好的性能,更具竞争力的成本,功率管M0往往采用分离半导体器件的工艺设计,例如:同样是20V耐压的功率管M0,在分离器件工艺下只需要5层光罩,成本上的优势显而易见,采样管M1需要与功率管M0使用相同的工艺,才能够保证各种电气性能的匹配,因此,采样管M1和功率管M0在同一片晶圆(Wafer)上,控制电路必须用集成电路工艺设计,需要另一片晶圆,在封装时,就不可避免的把来自两片晶圆上的裸片(Die)合封在一起,如图2所示,功率管M0和采样管M1的源极分别通过打线连接到控制电路,打线需要焊盘(Bond Pad),其尺寸正比于打线的线径,例如:1.2mil(=30.48um)线径的铜线需要90um x 90um的焊盘。焊盘的尺寸不能大于MOSFET的源极的尺寸,因为这样的话焊盘之下会留有很大的空余面积,从而降低源极的样本密度(Pattern Density),影响其电气特性,也就是说,采样管M1的最小尺寸被焊盘的大小限制了,例如:图3中所示的耐压20V的功率管M0的等效电阻是15mΩ,功率管M0与采样管M1的面积比例是大约64,在VIN=5V,IOUT=1A时,功率管M0消耗的功率是15mW,采样导致的额外功耗是78mW,比功率管M0的消耗还大!
发明内容
传统的电流采样方法之所以产生大量功耗是因为采样电流由输入流到地。相对于输出电流,采样电流虽然很小,但是其路径上的电压差很大,导致采样功耗很大。过大的采样功耗,会降低***的整体效率,甚至会触发热保护,影响***的正常运转,因此,要降低采样功耗,或者降低采样电流,或者降低路径上的电压差。本发明提供的低功耗采样MOSFET功率管电流的结构,从这两方面着手,实现低功耗采样,并且摆脱了功率管与采样管大小比例的限制。
本发明采用的技术方案为:包括:放大器1、采样管M1、功率管M0和MOS管M2,采样管M1和功率管M0共栅极,采样管M1和功率管M0共漏极,用于输入VIN电压,采样管M1的源极为采样极,采样极与MOS管M2连接、且共同连接到放大器1的反向输入端,放大器1的输出端连接MOS管M2的栅极,MOS管M2输出端接采样电阻R4;功率管M0的源极为输出级,用于输出VOUT电压;还包括:MOS管M3、分压电阻R5、分压电阻R6,分压电阻R5与分压电阻R6串联在功率管M0的源极和漏极之间,分压电阻R5与分压电阻R6共接点连接放大器1的正向输入端;MOS管M3的漏极接输出极,MOS管M3与MOS管M2共栅极和共源极,MOS管M3与MOS管M2构成电流镜。
进一步的,采用独立的两片裸片作为器件的基底,功率管M0和采样管M1位于裸片1上;放大器1、MOS管M3、MOS管M2、采样电阻R4、分压电阻R5和分压电阻R6分布于裸片2上,分压电阻R5未与分压电阻R6连接的一端接入VIN电压。
进一步的,功率管M0和采样管M1为同类型的MOS管,选用N型MOS管。
进一步的,所述MOS管M2与MOS管M3类型相同,都采用P型MOS管,MOS管M2的源极接采样极、漏极接采样电阻R4。
进一步的,所述MOS管M3与MOS管M2之间还连接有控制环路,用于保证MOS管M3与MOS管M2漏极电压相同,所述控制环路包括:放大器2、P型MOS管M4,MOS管M2和MOS管M3的漏极分别接入放大器2的反向输入端和正向输入端,放大器2的输出端接MOS管M4栅极,MOS管M4源极接MOS管M2漏极、漏极接采样电阻R4。
进一步的,所述MOS管M4还可以选用N型,MOS管M2和MOS管M3的漏极分别接入放大器2的正向输入端和反向输入端,放大器2的输出端接MOS管M4栅极,MOS管M4漏极接MOS管M2漏极、源极接采样电阻R4。
从上述技术方案可以看出本发明具有如下优点:在电流采样电路中增加了分压电阻R5、分压电阻R6,通过降低分压电阻R5与R6之间的比例,可以降低采样管M1上的原始采样电流,这就等效于增大了功率管与采样管的面积比例;在此基础上,MOS管M2与MOS管M3形成的电流镜,使得采样管M1的原始采样电流得以重新分配,增大MOS管M2与MOS管M3的电流镜比例,原始采样电流的大部分可以返回输出,成为输出电流,小部分经由采样电阻流入地,成为最终采样电流,这等效于进一步增大了功率管与采样管的面积比例,于是,在功率管与采样管的面积比例比较小的情况下,本发明中的结构解决了采样功耗过大的问题。
同时,随着功率管与采样管的面积比例比变小,原始采样电流与功率管电流的比例更加准确,分压电阻和电流镜的加入会对最终采样电流的准确性产生一定的影响,但是,电阻分压以及电流镜准确度都依赖于器件之间的匹配,集成电路工艺下,对匹配的控制远远好于分离器件,因此,分压电阻和电流镜的加入对最终采样电流的准确性影响可以忽略不计。
附图说明
图1为现有电流采样结构图;
图2为现有的采用不同工艺设计MOSFET与控制电路时的合封结构图;
图3为现有的采用分离器件工艺设计的功率MOSFET和采样MOSFET的版图;
图4为本专利的电路原理图;
图5为本专利关于保证电流镜漏极电压相同的控制环路;
图6为本专利的关于保证电流镜漏极电压相同的又一控制环路。
具体实施方式
以下结合附图对本发明的具体实施方式做具体说明。
图4为本发明的原理图,包括:放大器1、采样管M1、功率管M0和MOS管M2,采样管M1和功率管M0二者选用同类型,都采用N型,且而二者共栅极和共漏极,漏极输入VIN电压,采样管M1的源极为采样极,采样极与MOS管M2连接、且共同连接到放大器1的反向输入端,放大器1的输出端连接MOS管M2的栅极,MOS管M2的输出端接采样电阻R4;功率管M0的源极为输出极,用于输出VOUT电压;还包括:MOS管M3、分压电阻R5、分压电阻R6,该电路采用独立的两片裸片作为器件的基底,图4所示功率管M0和采样管M1位于裸片1上,放大器1、MOS管M3、MOS管M2、采样电阻R4、分压电阻R5和分压电阻R6分布于裸片2上,分压电阻R5与分压电阻R6串联在功率管M0的源极和漏极之间,用于采样VIN与VOUT之间的电压差;分压电阻R5与分压电阻R6的共接点电压VFB等于:
VFB=(VIN–VOUT)*R6/(R5+R6)+VOUT
分压电阻R5与分压电阻R6的共接点连接放大器1的正向输入端,电压VFB接入放大器1正向输入端,采样管M1的采样极电压VS1接到放大器1的反向输入端和P型MOS管M2的源极,MOS管M2的栅极与放大器1的输出端相连,MOS管M2的漏极作为最终采样电流的输出,接到采样电阻R4;由放大器1和MOS管M2形成的负反馈回路保证了:
VS1=VFB,
采样管M1的电流是:
I1=(VIN-VS1)/R1,
可以简化为:
I1=I0/N/(1+R6/R5),
MOS管M2也可以为N型MOS管,如果选择N型,放大器1的正向输入端、反向输入端需要交换连接方式。
MOS管M3与MOS管M2共栅极和共源极连接,构成电流镜,MOS管M3的漏极端接输出极,假设MOS管M3的MOS管M2的面积比例是M:1,相应的电流比例就是:
I2=I3/M,
其中,I2为MOS管M2的电流,I3为MOS管M3的电流,由于:
I1=I2+I3,
所以:
I2=I0/N/(1+R6/R5)/(1+M),
对比传统方式,最终采样电流相比功率管电流降低的倍数是:
K=(1+R6/R5)*(1+M),
因为,另一部分采样管M1的电流经由MOS管M3的漏极输出到VOUT:
I3=I0*M/(1+M)/N/(1+R6/R5),
改进之后的采样电路产生的功耗可以分为与R5和R6相关的:
PR=(VIN-VOUT)*(VIN-VOUT)/(R5+R6),
以及与I3相关的:
PI3=I3*(VIN-VOUT),
以及与I2相关的:
PI2=I2*VIN,
分压电阻R5和分压电阻R6的电流输出到VOUT,I3也最终输出到VOUT,这两个电流都成为IOUT的一部分,最终的输出电流是它们的总和:
IOUT=I0*[1+M/(1+M)/N/(1+R6/R5)+R0/(R5+R6)]
因此,PR与PI3虽然由采样电路产生,但是这部分功耗与M0产生的功耗一样,都属于输出电流导致的功耗,此外,R5和R6是分压电阻,其值通常很大,例如:几十kΩ到几百kΩ,导致R0/(R5+R6)<<1,产生的电流和功耗可以忽略不计,由此可见,采样导致的额外功耗只有PI2,它与功率管M0产生的功耗的比例是:
PI2/PM0=VIN/(VIN–VOUT)/N/K,
在N不变的情况下,PI2可以通过调整分压电阻R5与分压电阻R6的比例来降低,同时增大电流镜M3与M2的比例,把流入地的最终采样电流I2进一步降低,以满足功耗的要求,例如:如果分压电阻R5与分压电阻R6的比例为1:2,MOS管M3与MOS管M2的比例为50:1,在同样的情况下VIN=5V,IOUT=1A,R0=15mΩ,N=64,输出电流消耗的功率依然大约是15mW,采样导致的额外功耗PI2是0.51mW,也就是3.4%。相比传统方法下78mW的额外功耗,降低了153倍,实际上IOUT≠I0,而是IOUT=1.005*I0,但是在上述计算中,把IOUT近似为I0,该简化造成的误差可以忽略不计。
分压电阻R5与分压电阻R6的比例以及MOS管M3与MOS管M2的比例要进行调整,不能仅仅考虑功耗,也要保证电路的性能,例如:如果分压电阻R6与分压电阻R5的比例过高,采样管M1的漏极与源极之间的压降就会很小,采样过小的电压需要放大器具有更低的输入失调电压,否则功率管M0与采样管M1的电流比例无法保证,这无疑增加了放大器的设计难度;反之,如果降低这个比例,增大采样管M1漏极与源极之间的压降,采样管M1的源极会十分接近输出电压,当这个电压差太小时,MOS管M3的源极和漏极将没有足够的空间以保证电流镜的正常工作,因此,优化分压电阻R6与分压电阻R5的比例时,要在保证电路正常工作的前提下平衡功耗和准确性。
MOS管M3与MOS管M2形成电流镜结构,要使得电流镜能够按照MOS管M3与MOS管M2的面积比例分流采样管M1的电流,MOS管M3与MOS管M2需要工作在相同的工作区,MOSFET在工作的状态下,有2个工作区,也就是,线性区和恒流区,要保证MOS管M3与MOS管M2处在相同的工作区,它们的漏极电压要相同,这通常需要增加一个保证漏极电压相同的控制环路,如图5所示,MOS管M2和MOS管M3的漏极分别接入放大器2的反向输入端和正向输入端,该控制环路通过放大器2与P型MOS管M4形成的负反馈回路,强制MOS管M2和MOS管M3的漏极始终保持相等的电压,从而保证MOS管M2和MOS管M3的工作区一样;图6所示,如果MOS管M4选择N型MOS管,控制环路仍然能够工作,MOS管M2和MOS管M3的漏极分别接入放大器2的正向输入端和反向输入端,放大器2的输出端接MOS管M4栅极,MOS管M4漏极接MOS管M2漏极、源极接采样电阻R4。
增大MOS管M3与MOS管M2的比例,固然可以降低PI2,但是,过大的比例会使得I2在低输出电流的情况下变的很小,I2不仅仅是电流镜的其中一个分支电流,也在放大器1和放大器2的这两个反馈回路中扮演着重要角色,如果I2过低,这两个回路存在不稳定或者响应太慢的问题,因此,优化MOS管M3与MOS管M2的比例要平衡功耗和环路在各种条件下的正常工作。
Claims (6)
1.一种低功耗采样MOSFET功率管电流的电路,包括:放大器1、采样管M1、功率管M0和MOS管M2,采样管M1和功率管M0共栅极,采样管M1和功率管M0共漏极,用于输入VIN电压,采样管M1源极与MOS管M2连接、且共同连接到放大器1的反向输入端,放大器1的输出端连接MOS管M2的栅极,MOS管M2输出端接采样电阻R4;功率管M0源极用于输出VOUT电压;其特征在于:还包括:MOS管M3、分压电阻R5、分压电阻R6,分压电阻R5与分压电阻R6串联在功率管M0的源极和漏极之间,分压电阻R5与分压电阻R6共接点连接放大器1的正向输入端;MOS管M3的漏极接功率管M0源极,MOS管M3与MOS管M2共栅极和共源极,MOS管M3与MOS管M2构成电流镜。
2.根据权利要求1所述的一种低功耗采样MOSFET功率管电流的电路,其特征在于:采用独立的两片裸片作为器件的基底,功率管M0和采样管M1位于裸片1上;放大器1、MOS管M3、MOS管M2、采样电阻R4、分压电阻R5和分压电阻R6分布于裸片2上,分压电阻R5未与分压电阻R6连接的一端接VIN电压。
3.根据权利要求1所述的一种低功耗采样MOSFET功率管电流的电路,其特征在于:功率管M0和采样管M1为同类型MOS管,选用N型MOS管。
4.根据权利要求1所述的一种低功耗采样MOSFET功率管电流的电路,其特征在于:所述MOS管M2与MOS管M3类型相同,都采用P型MOS管,MOS管M2的源极接采样极、漏极接采样电阻R4。
5.根据权利要求4所述的一种低功耗采样MOSFET功率管电流的电路,其特征在于:所述MOS管M3与MOS管M2之间还连接有控制环路,用于保证MOS管M3与MOS管M2漏极电压相同,所述控制环路包括:放大器2、P型MOS管M4,MOS管M2的漏极和MOS管M3的漏极分别接入放大器2的反向输入端和正向输入端,放大器2的输出端接MOS管M4栅极,MOS管M4源极接MOS管M2漏极、漏极接采样电阻R4。
6.根据权利要求5所述的一种低功耗采样MOSFET功率管电流的电路,其特征在于:所述MOS管M4还可以选用N型,MOS管M2的漏极和MOS管M3的漏极分别接入放大器2的正向输入端和反向输入端,放大器2的输出端接MOS管M4栅极,MOS管M4漏极接MOS管M2漏极、源极接采样电阻R4。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110912742.1A CN113534884B (zh) | 2021-08-10 | 2021-08-10 | 一种低功耗采样mosfet功率管电流的电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110912742.1A CN113534884B (zh) | 2021-08-10 | 2021-08-10 | 一种低功耗采样mosfet功率管电流的电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113534884A CN113534884A (zh) | 2021-10-22 |
CN113534884B true CN113534884B (zh) | 2022-08-12 |
Family
ID=78091370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110912742.1A Active CN113534884B (zh) | 2021-08-10 | 2021-08-10 | 一种低功耗采样mosfet功率管电流的电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113534884B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115656609B (zh) * | 2022-12-28 | 2023-04-28 | 苏州博创集成电路设计有限公司 | 一种电感电流采样电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002031517A2 (en) * | 2000-10-13 | 2002-04-18 | Primarion, Inc. | System and method for current sensing |
CN105223412A (zh) * | 2014-05-30 | 2016-01-06 | 展讯通信(上海)有限公司 | 一种电流检测电路以及电源管理芯片 |
CN111474975A (zh) * | 2020-05-18 | 2020-07-31 | 成都市易冲半导体有限公司 | 一种ldo的输出电流采样电路及采样精度调整方法 |
CN112710886A (zh) * | 2020-12-02 | 2021-04-27 | 江苏应能微电子有限公司 | 一种电流采样电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4097635B2 (ja) * | 2004-08-02 | 2008-06-11 | 松下電器産業株式会社 | 電流検出回路及びそれを用いたスイッチング電源 |
-
2021
- 2021-08-10 CN CN202110912742.1A patent/CN113534884B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002031517A2 (en) * | 2000-10-13 | 2002-04-18 | Primarion, Inc. | System and method for current sensing |
CN105223412A (zh) * | 2014-05-30 | 2016-01-06 | 展讯通信(上海)有限公司 | 一种电流检测电路以及电源管理芯片 |
CN111474975A (zh) * | 2020-05-18 | 2020-07-31 | 成都市易冲半导体有限公司 | 一种ldo的输出电流采样电路及采样精度调整方法 |
CN112710886A (zh) * | 2020-12-02 | 2021-04-27 | 江苏应能微电子有限公司 | 一种电流采样电路 |
Also Published As
Publication number | Publication date |
---|---|
CN113534884A (zh) | 2021-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10607978B2 (en) | Semiconductor device and electronic apparatus | |
US8228113B2 (en) | Power semiconductor module and method for operating a power semiconductor module | |
US8237493B2 (en) | Semiconductor device and power supply device using the same | |
CN111181391B (zh) | 半导体装置 | |
US20130200952A1 (en) | Power mosfets with improved efficiency for multi-channel class d audio amplifiers and packaging therefor | |
US20050225307A1 (en) | Current sensing circuit for a multi-phase DC-DC converter | |
US7768033B2 (en) | Single-chip common-drain JFET device and its applications | |
TWI512937B (zh) | Flip - mounted package for integrated switching power supply and its flip - chip packaging method | |
CN109168321A (zh) | 半导体模块 | |
TW200527675A (en) | A semiconductor device | |
US9252137B2 (en) | Semiconductor substrate and semiconductor chip | |
Shen et al. | Lateral power MOSFET for megahertz-frequency, high-density DC/DC converters | |
CN113534884B (zh) | 一种低功耗采样mosfet功率管电流的电路 | |
US11394288B2 (en) | Negative voltage generation circuit and power conversion device using same | |
Reiner et al. | PCB-embedding for GaN-on-Si power devices and ICs | |
Basler | Extended monolithic integration levels for highly functional GaN power ics | |
US7042026B2 (en) | Power switching device | |
JP2004297965A (ja) | 電源制御用半導体集積回路 | |
US10700681B1 (en) | Paralleled power module with additional emitter/source path | |
CN111463188A (zh) | 应用于功率转换器的封装结构 | |
TWI501550B (zh) | 用於高性能開關模式電壓調整器的設備和方法 | |
CN211828761U (zh) | 应用于功率转换器的封装结构 | |
TW409372B (en) | Co-packaged MOS-gated device and control integrated circuit | |
WO2023117345A1 (en) | Power module and method for manufacturing a power module | |
TW202408011A (zh) | 電能轉換器及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Building 4 (8th and 9th floor), No. 5 Chuangzhi Road, Tianning District, Changzhou City, Jiangsu Province, 213000 Patentee after: Jiangsu Yingneng Microelectronics Co.,Ltd. Address before: 213000 No. 8-5 Huashan Road, Xinbei District, Changzhou City, Jiangsu Province Patentee before: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd. |
|
CP03 | Change of name, title or address |