CN113515184A - 降低成本型b码解码对时方法 - Google Patents

降低成本型b码解码对时方法 Download PDF

Info

Publication number
CN113515184A
CN113515184A CN202110741496.8A CN202110741496A CN113515184A CN 113515184 A CN113515184 A CN 113515184A CN 202110741496 A CN202110741496 A CN 202110741496A CN 113515184 A CN113515184 A CN 113515184A
Authority
CN
China
Prior art keywords
time
current
chip microcomputer
cpu
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110741496.8A
Other languages
English (en)
Inventor
董学慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huadian Zhongxin Technology Co ltd
Original Assignee
Beijing Huadian Zhongxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huadian Zhongxin Technology Co ltd filed Critical Beijing Huadian Zhongxin Technology Co ltd
Priority to CN202110741496.8A priority Critical patent/CN113515184A/zh
Publication of CN113515184A publication Critical patent/CN113515184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Electric Clocks (AREA)

Abstract

本发明涉及一种降低成本型B码解码对时方法，其基于降低成本型B码解码对时***，GD32单片机通过UART串口和GPIO引脚分别连接CPU；包括步骤1至步骤6，其中，在步骤5中，GD32单片机将当前第二时间通过UART串口发送至CPU，CPU不立即显示当前第二时间；在步骤6中，在捕获到当前第二时间的秒脉冲信号的上升沿后，GD32单片机通过GPIO引脚将其发送至CPU，CPU接收到秒脉冲信号的上升沿后，将当前第二时间立即显示；其整体结构设计巧妙合理，便于调试，而且，硬件成本较低，一方面，大大减少占用PCB板面积，继而降低PCB板生产及设计成本，另一方面，GD32单片机的耗电低，无需额外进行散热处理；以及，能够快速对B码码源快速解码的同时提高对时精度。

Description

降低成本型B码解码对时方法
技术领域
本发明涉及一种B码解码对时技术领域，尤其是指一种降低成本型B码解码对时方法。
背景技术
IRIG时间编码序列是由美国国防部下属的靶场仪器组(IRIG)提出并被普遍应用的时间信息传输***。该时码序列分为G、A、B、E、H、D共六种编码格式，应用最广泛的是IRIG-B格式，其简称B码，其突出优点是将时间同步信号和秒、分、时、天等时间码信息加载到频率为1kHz的信号载体中。
现有要对IRIG-B信号进行解码并识别必须进行脉宽检测，并利用解码间隔快速上传到CPU 26 进行同步对时。但当前时间是在B码“准时”信号过后才开始提供，无论解码和传输的速度多快都存在延时。例如，如图1所示，现有的对时方法一般如下：GPS的B码码源21依次经过RS485芯片22、FPGA芯片23、百兆PHY芯片24以及网络芯片25后才发送至CPU 26，其存在以下缺点：
1、FPGA芯片23、百兆PHY芯片24以及网络芯片25的成本高；
2、FPGA芯片23、百兆PHY芯片24以及网络芯片25占用PCB板面积大，导致PCB生产及设计成本增加；
3、FPGA芯片23、百兆PHY芯片24以及网络芯片25的耗电量大，容易产生大量功耗和热量导致需要额外进行散热处理；
4、整体结构复杂，调试难度大；
因此，本发明专利申请中，申请人精心研究了一种降低成本型B码解码对时方法来解决上述问题。
发明内容
本发明针对上述现有技术所存在不足，主要目的在于提供一种降低成本型B码解码对时方法，其整体结构设计巧妙合理，便于调试，而且，硬件成本较低，一方面，大大减少占用PCB板面积，继而降低PCB板生产及设计成本，另一方面，GD32单片机的耗电低，无需额外进行散热处理；以及，能够快速对B码码源快速解码的同时提高对时精度。
为实现上述之目的，本发明采取如下技术方案：
一种降低成本型B码解码对时方法，其基于降低成本型B码解码对时***，所述降低成本型B码解码对时***包括有GD32单片机、CPU以及用于接收来自GPS之B码码源所发出RS485信号的RS485芯片；
所述RS485芯片的输出端连接GD32单片机，用于将所接收的RS485信号转换成并将其GD32单片机可识别的TTL信号并将TTL信号发送至GD32单片机；
所述GD32单片机具有波特率为921600bps的UART串口以及带上升沿中断捕获使能的GPIO引脚，所述GD32单片机通过UART串口和GPIO引脚分别连接CPU；
包括有如下步骤：
步骤1：GD32单片机捕获B码信号；
步骤2：GD32单片机对捕获后的B码信号解码；
步骤3：GD32单片机通过对B码信号解码获取当前第一时间；
步骤4：GD32单片机将当前第一时间增加预设秒，得到当前第二时间；
步骤5：GD32单片机将当前第二时间通过UART串口发送至CPU，CPU接收到当前第二时间后暂存且不立即显示当前第二时间；
步骤6：在捕获到当前第二时间的秒脉冲信号的上升沿后，GD32单片机通过GPIO引脚将所捕获到的对应当前第二时间的秒脉冲信号的上升沿发送至CPU，CPU接收到秒脉冲信号的上升沿后，将当前第二时间立即显示。
作为一种优选方案，在步骤4中，预设秒为1秒。
作为一种优选方案，在步骤3中，GD32单片机通过对B码信号解码还获取闰秒信息。
作为一种优选方案，在步骤4中，GD32单片机先通过闰秒信息判断预设秒后应到来的时间，再将当前第一时间增加预设秒，得到当前第二时间。
本发明与现有技术相比具有明显的优点和有益效果，具体而言：其主要是通过GD32单片机通过UART串口和GPIO引脚分别连接CPU，整体结构设计巧妙合理，便于调试，而且，硬件成本较低，一方面，大大减少占用PCB板面积，继而降低PCB板生产及设计成本，另一方面，GD32单片机的耗电低，无需额外进行散热处理；以及，能够快速对B码码源快速解码的同时提高对时精度。
为更清楚地阐述本发明的结构特征和功效，下面结合附图与具体实施例来对其进行详细说明。
附图说明
图1是现有技术的大致原理框图；
图2是本发明之较佳实施例的大致原理框图；
图3是本发明之较佳实施例的流程图。
附图标号说明：
11、B码码源 12、RS485芯片
13、GD32单片机 14、CPU
21、B码码源 22、RS485芯片
23、FPGA芯片 24、百兆PHY芯片
25、网络芯片 26、CPU。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步描述。
如图2和图3所示，一种降低成本型B码解码对时方法，其基于降低成本型B码解码对时***，所述降低成本型B码解码对时***包括有GD32单片机13、CPU以及用于接收来自GPS之B码码源11所发出RS485信号的RS485芯片12；
所述RS485芯片12的输出端连接GD32单片机13，用于将所接收的RS485信号转换成并将其GD32单片机13可识别的TTL信号并将TTL信号发送至GD32单片机13；
所述GD32单片机13具有波特率为921600bps的UART串口以及带上升沿中断捕获使能的GPIO引脚，所述GD32单片机13通过UART串口和GPIO引脚分别连接CPU 14；在本实施例中，所述RS485芯片12采用的是InterSil公司的ISL3152EIBZ，所述GD32单片机13采用的是北京兆易创新公司的GD32F103C8T6的主频为108MHz的GD32单片机13。需要说明的是，本实施例并不限于以上型号的RS485芯片12和GD32单片机13，也可以为其他型号的RS485芯片12和GD32单片机13，在此不作限定。包括有如下步骤：
步骤1：GD32单片机13捕获B码信号，即接收到两个连续P码源；
步骤2：GD32单片机13对捕获后的B码信号解码；
步骤3：GD32单片机13通过对B码信号解码获取当前第一时间和闰秒信息；
步骤4：GD32单片机13先通过闰秒信息判断预设秒后应到来的时间，再将当前第一时间增加预设秒，得到当前第二时间；在本实施例中，预设秒为1秒，当然也可以为其他时间，在此不作限定。所述GD32单片机13通过对60码源至68码源进行解码，得出正负闰秒预告进而得到所要增加的预设秒。
接下来举例大致说明下情况：
当前第一时间为XX年X月X日08：59：58并未收到闰秒标识，则当前第二时间显示为XX年X月X日08：59：59；
如当前第一时间为XX年X月X日08：59：58并收到负闰秒预告标识，则当前第二时间显示为XX年X月X日09：00：00；需要说明的是，在负闰秒预告标识的时候，则会缺少59这个秒值；
如当前第一时间为XX年X月X日08：59：59且收到正闰秒预告标识，则当前第二时间显示为XX年X月X日08：59：60；需要说明的是，60这个秒值只有收到正闰秒预告标识才会出现。
步骤5：GD32单片机13将当前第二时间通过UART串口发送至CPU 14，CPU 14接收到当前第二时间后暂存且不立即显示当前第二时间；
步骤6：在捕获到当前第二时间的秒脉冲信号的上升沿后，GD32单片机13通过GPIO引脚将所捕获到的对应当前第二时间的秒脉冲信号的上升沿发送至CPU 14，CPU 14接收到秒脉冲信号的上升沿后，立刻进入中断程序将当前第二时间修改为CPU 14的***时间，即将当前第二时间立即显示，从而使得CPU 14的***时间与GPS的时间的同步，实现精准对时。
目前，由于数据传输不管多快都需要时间，在时间上都会有不准的地方，即很难实现同步。而在本实施例中，通过引入GPIO引脚来输出秒脉冲，所产生的对时误差就是一个秒脉冲上升沿的误差，几乎可以忽略不计。因此，本实施例可实现精准对时。
在本实施例中，GD32单片机13对1至58码源进行解码即可得出当前时间；通过GD32单片机13实现B码解码，硬件成本较低，软件可移植性较强；而且，GD32单片机13的耗电为100mW以内，无需额外进行散热处理。
在现有技术中，FPGA芯片23的逻辑编程工作量大，代码很难移植，一旦***器件停产断供，需重新修改开发逻辑代码。然而，在本实施中，GD32单片机13的解码程序和CPU 14的时间同步程序均为C语言编写，软件很容易移植到其他单片机和CPU 14。
接下来以预设秒为1秒为例，对步骤5和步骤6进行大致说明：
假设GD32单片机13解码得到的当前第一时间为2021年1月1日1点1分1秒且无收到闰秒预告标识，实际上传给CPU 14的当前第二时间为2021年1月1日1点1分2秒，CPU 14接到2021年1月1日1点1分2秒这个时间后不立即显示，而是等待GD32单片机13的GPIO引脚所发送的对应当前第二时间的秒脉冲信号的上升沿后才会立即显示。
本发明设计要点在于，其主要是通过GD32单片机通过UART串口和GPIO引脚分别连接CPU，整体结构设计巧妙合理，便于调试，而且，硬件成本较低，一方面，大大减少占用PCB板面积，继而降低PCB板生产及设计成本，另一方面，GD32单片机的耗电低，无需额外进行散热处理；以及，能够快速对B码码源快速解码的同时提高对时精度。

Claims (4)

1.一种降低成本型B码解码对时方法，其特征在于：其基于降低成本型B码解码对时***，所述降低成本型B码解码对时***包括有GD32单片机、CPU以及用于接收来自GPS之B码码源所发出RS485信号的RS485芯片；
所述RS485芯片的输出端连接GD32单片机，用于将所接收的RS485信号转换成并将其GD32单片机可识别的TTL信号并将TTL信号发送至GD32单片机；
所述GD32单片机具有波特率为921600bps的UART串口以及带上升沿中断捕获使能的GPIO引脚，所述GD32单片机通过UART串口和GPIO引脚分别连接CPU；
包括有如下步骤：
步骤1：GD32单片机捕获B码信号；
步骤2：GD32单片机对捕获后的B码信号解码；
步骤3：GD32单片机通过对B码信号解码获取当前第一时间；
步骤4：GD32单片机将当前第一时间增加预设秒，得到当前第二时间；
步骤5：GD32单片机将当前第二时间通过UART串口发送至CPU，CPU接收到当前第二时间后暂存且不立即显示当前第二时间；
步骤6：在捕获到当前第二时间的秒脉冲信号的上升沿后，GD32单片机通过GPIO引脚将所捕获到的对应当前第二时间的秒脉冲信号的上升沿发送至CPU，CPU接收到秒脉冲信号的上升沿后，将当前第二时间立即显示。
2.根据权利要求1所述的降低成本型B码解码对时方法，其特征在于：在步骤4中，预设秒为1秒。
3.根据权利要求1所述的降低成本型B码解码对时方法，其特征在于：在步骤3中，GD32单片机通过对B码信号解码还获取闰秒信息。
4.根据权利要求3所述的降低成本型B码解码对时方法，其特征在于：在步骤4中，GD32单片机先通过闰秒信息判断预设秒后应到来的时间，再将当前第一时间增加预设秒，得到当前第二时间。
CN202110741496.8A 2021-07-01 2021-07-01 降低成本型b码解码对时方法 Pending CN113515184A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110741496.8A CN113515184A (zh) 2021-07-01 2021-07-01 降低成本型b码解码对时方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110741496.8A CN113515184A (zh) 2021-07-01 2021-07-01 降低成本型b码解码对时方法

Publications (1)

Publication Number Publication Date
CN113515184A true CN113515184A (zh) 2021-10-19

Family

ID=78066699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110741496.8A Pending CN113515184A (zh) 2021-07-01 2021-07-01 降低成本型b码解码对时方法

Country Status (1)

Country Link
CN (1) CN113515184A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114415780A (zh) * 2021-12-30 2022-04-29 研祥智慧物联科技有限公司 基于irig-b码的对时方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101251755A (zh) * 2008-03-18 2008-08-27 四方电气(集团)有限公司 单片机***接收irig-b码对时信号的实现方法
CN102882626A (zh) * 2012-10-24 2013-01-16 南京澳德思电气有限公司 融合b码解码技术的ieee1588智能电网时间传输方法与装置
WO2014048167A1 (zh) * 2012-09-27 2014-04-03 烽火通信科技股份有限公司 分组传送网络中的***时间同步装置及方法
CN106444351A (zh) * 2016-08-29 2017-02-22 山东鲁能控制工程有限公司 多源解码授时***及其工作方法
CN107577140A (zh) * 2017-09-14 2018-01-12 国电南瑞科技股份有限公司 一种基于fpga的同步时钟管理模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101251755A (zh) * 2008-03-18 2008-08-27 四方电气(集团)有限公司 单片机***接收irig-b码对时信号的实现方法
WO2014048167A1 (zh) * 2012-09-27 2014-04-03 烽火通信科技股份有限公司 分组传送网络中的***时间同步装置及方法
CN102882626A (zh) * 2012-10-24 2013-01-16 南京澳德思电气有限公司 融合b码解码技术的ieee1588智能电网时间传输方法与装置
CN106444351A (zh) * 2016-08-29 2017-02-22 山东鲁能控制工程有限公司 多源解码授时***及其工作方法
CN107577140A (zh) * 2017-09-14 2018-01-12 国电南瑞科技股份有限公司 一种基于fpga的同步时钟管理模块

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王红: "IRIG-B格式时间码解码装置的设计", 《科技传播》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114415780A (zh) * 2021-12-30 2022-04-29 研祥智慧物联科技有限公司 基于irig-b码的对时方法及装置

Similar Documents

Publication Publication Date Title
CN102880045B (zh) 基于gps、北斗卫星、光纤b码、高精度恒温晶振的同步时钟时间输出***
CN106502312B (zh) 一种高精度时钟同步设备设计方法
CN203149306U (zh) 一种北斗gps双模授时装置
CN102298414A (zh) 服务器时间同步***
CN101834599A (zh) 一种同步单元以及分布式录波装置的同步方法
CN110928176B (zh) 一种支持多种授时技术的多功能授时设备
CN106444351A (zh) 多源解码授时***及其工作方法
CN105553600A (zh) 一种irig-b直流码编解码装置及其编解码方法
EP3836760A1 (en) Method and system for realizing synchronous display of led light strings based on high-precision clock signal
CN113515184A (zh) 降低成本型b码解码对时方法
CN113960413A (zh) 故障指示器中汇集单元和采集单元的时间同步方法
CN210776231U (zh) 一种多时标源时统电路板
CN201674483U (zh) 一种irig_b码解码接口电路
CN104333431B (zh) 基于fm调频广播的低功耗高精度网络时间同步电路
CN205594496U (zh) 一种基于fpga的***对时装置
CN213987193U (zh) 一种穿戴式hmi(人机界面)手表
CN201569874U (zh) 一种数显电子钟
CN202339482U (zh) 一种基于irig-b码的实时时钟显示***
CN112328002A (zh) 一种继电保护装置多板卡时间同步方法及***
CN110944019A (zh) 基于fpga的不同时间同步信号自选择输入装置
CN203982100U (zh) 自动校时的电子时钟
CN203561840U (zh) 变电站gps对时irig-b解码器
CN202282788U (zh) 一种交流irig-b的解调***
CN204305043U (zh) 一种基于fm调频广播的低功耗高精度网络时间同步电路
CN205788173U (zh) 计算机pci‑e授时卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211019