CN113508543B - 用于将恒定比特率客户端信号适配到电信信号的路径层中的方法 - Google Patents

用于将恒定比特率客户端信号适配到电信信号的路径层中的方法 Download PDF

Info

Publication number
CN113508543B
CN113508543B CN201980093374.3A CN201980093374A CN113508543B CN 113508543 B CN113508543 B CN 113508543B CN 201980093374 A CN201980093374 A CN 201980093374A CN 113508543 B CN113508543 B CN 113508543B
Authority
CN
China
Prior art keywords
blocks
signal
data
bit rate
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980093374.3A
Other languages
English (en)
Other versions
CN113508543A (zh
Inventor
S·S·戈尔什
W·莫克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Storage Solutions Inc
Original Assignee
Microsemi Storage Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsemi Storage Solutions Inc filed Critical Microsemi Storage Solutions Inc
Publication of CN113508543A publication Critical patent/CN113508543A/zh
Application granted granted Critical
Publication of CN113508543B publication Critical patent/CN113508543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]
    • H04J3/1658—Optical Transport Network [OTN] carrying packets or ATM cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本发明公开了一种用于在电信信号通信链路中将恒定比特率(CBR)客户端信号速率适配到信号流中的方法，该方法包括：在源节点处将控制块标头和有序集块标志符编码到控制块中；将数据块标头和信号块中待编码的数据块的计数编码到多个路径开销数据块中；将数据块标头编码到多个信号块中的每个中，来自CBR信号的数据块等于计数和填充块；将块汇编成路径信号帧；在路径信号帧结束之后附加空闲字符块的集合以匹配第一链路段的链路比特率；以及以链路比特率将路径信号帧和空闲字符块传输到第一链路段中。

Description

用于将恒定比特率客户端信号适配到电信信号的路径层中的 方法
本发明涉及数据传输。更具体地讲，本发明涉及通过将任意速率的CBR数字客户端信号映射到电信网络服务器层信道的有效载荷中来支持恒定比特率(CBR)客户端。
背景技术
恒定比特率(CBR)信号(例如，数字视频信号)以已知的固定速率递送比特。已经变得很普遍的是将连续数据比特分组成64个比特块，然后将这些比特块封装成66比特线代码块(64B/66B编码)。所得的块编码流然后具有“W”比特/秒的固定速率(具有基于CBR信号时钟源精度的一定方差)。
ITU-T SG15中的新启动的MTN项目最初假设所有客户端信号是以太网并且缺乏支持恒定比特率(CBR)客户端的直接方法。存在用于沿着从源节点到汇聚节点的路径传输CBR客户端的两种类别的先前解决方案。一种类别创建包含客户端和一些额外路径开销的CBR路径信号。然后它使用服务器信号中的开销来适应路径信号速率与服务器有效载荷信道速率之间的差异。虽然在该类别内存在各种方法，但ITU-T通用映射过程(GMP)是用于将任意速率的CBR数字客户端信号映射到电信网络服务器层信道的有效载荷中的常用解决方案。源使用每个GMP窗口中的GMP开销来发送计数值(Cm)，该计数值告知汇聚节点其将在下一个窗口中发送多少有效载荷数据块。源节点使用基于Cm的模运算算法来***填充块以填充客户端信号不需要的任何信道带宽。汇聚器使用相同算法来恢复数据。然而，ITU-T SG15中用于MTN项目的服务器信道不提供GMP开销。由于GMP开销相对较小并且有规律地隔开，因此该方法通常极大地简化了用于在提取信号时导出客户端信号速率的汇聚接收器过程。该方法的缺点在于其需要服务器段开销，该服务器段开销必须在沿着路径的每个节点处进行处理。
另一种类别的解决方案在分组域中操作。CBR客户端信号流的固定大小部分被周期性地封装成从源发送到汇聚器作为路径信号的第2层或第3层分组(例如，以太网帧)。汇聚器然后从分组中提取客户端数据以重建客户端信号。通过***或移除分组间空闲块来适应沿着路径的时钟域的差异。该方法在主要以相对小的CBR流量载送分组信息的网络中是普遍的。
该解决方案的一个缺点是分组封装所需的大量开销带宽。另一个缺点在于，沿着路径的分组处理，包括标准以太网空闲***/移除过程(IMP)，由于汇聚器处的不规则分组间到达时间而产生抖动。由于可通过居间设备来修改平均分组到达时间，因此这为在接收器处导出客户端信号速率的过程增加了显著的复杂性。另外，使用分组增加了源节点和汇聚节点处的延迟，并且在汇聚节点处需要大得多的缓冲器。
如ITU-T(G.709光学传输网络)所定义的，GMP要求每个GMP窗口一致的固定比特数。服务器信道在节点之间是点对点的，使得GMP在到中间节点的入口处终止并且在节点的出口端口处重新生成。由于MTN的服务器信道缺乏GMP开销，因此期望将GMP函数移动到添加到客户端信号流的“路径”开销(POH)中。POH经过中间节点而没有修改。因此，将GMP放置在POH中允许使用遗留中间节点而不升级，因为这避免了向它们添加GMP处理的需要。在POH中使用GMP的问题在于中间节点具有与源节点不同的时钟域，这使得无法为每个GMP窗口维持恒定的固定比特数。GMP仅调整每个窗口发送的有效载荷信息的量，但窗口的时间周期由源节点基于其参考时钟(REFCLK)来设定。
发明内容
本发明通过添加允许GMP窗口之间的小的可变间距的机制来克服中间时钟域问题。
本发明允许在路径开销(POH)中使用GMP来将路径流适配到源的服务器信道，使得其可经过中间节点并向汇聚节点提供其可用于恢复客户端信号的频率(速率)信息。
客户端流由符合以太网的64B/66B块组成。POH作为特殊有序集(OS)和可识别64B/66B数据块被***该流中以创建路径信号流。与G.709(其依赖于成帧图案和固定间距来找到GMP OH)不同，本发明使用64B/66B OS块来识别GMP窗口的边界，而其他POH/GMP块位于GMP窗口内的固定位置中。
本发明使用以下事实：根据定义，GMP Cm是源节点将在下一个GMP窗口中传输的64B/66B数据(即，非填塞)块的数量的计数。因此，由于Cm允许汇聚器确定源何时已完成发送该窗口的所有数据(即，非填充数据)，所以汇聚节点可适应使GMP窗口扩展任意数量的块。该见解允许使用将64B/66B空闲块的小块添加到每个GMP窗口的方法，使得中间节点可增加或减少空闲块的数量，以便根据标准以太网空闲***/移除过程(IMP)进行速率适配。由源***的所需空闲块长度将是所选帧长度的函数，使得可适应节点之间的最大200ppm时钟差。
汇聚节点通过所接收的GMP开销和其接收的平均空闲数的组合来恢复客户端信号速率。GMP进一步通过其填塞/填充块的更平滑分布来帮助接收器PLL。
本发明使用现有节点，其通过添加或移除以太网空闲块(即，标准IMP过程)来执行该填充调整。
提取CBR客户端信号的汇聚节点必须确定CBR信号速率，以便以恰好正确的速率重新创建输出信号。根据本发明，汇聚节点使用其从进入该节点的段信号恢复/观察的速率、段信号和路径信号之间的IMP填充的量、以及客户端信号和路径信号之间的GMP填充的量的组合来以恰好正确的速率重新创建输出信号。
根据本发明的一方面，一种用于在64B/66B块电信信号通信链路中将恒定比特率客户端信号速率适配到信号流中的方法，该方法包括在源节点处将有序集块标志符编码到控制64B/66B块中；在源节点处将信号64B/66B块中待编码的数据块的计数编码到多个路径开销64B/66B数据块中；在源节点处将来自恒定比特率客户端信号的数据块的总数编码到多个信号64B/66B块中的每个中，该总数等于在路径开销64B/66B数据块中发送的计数和64B/66B填充块的数量；将多个路径开销64B/66B数据块、多个信号64B/66B块和控制64B/66B块汇编成路径信号帧，该控制64B/66B块占据路径信号帧中的最后位置；在路径信号帧结束之后经过控制64B/66B块的位置处附加包括多个64B/66B空闲块的64B/66B空闲块的数量集，以匹配第一链路段的链路比特率；以及在第一链路段处以链路比特率将路径信号帧和64B/66B空闲块的附加数量从源节点传输到信号流中。
根据本发明的一方面，在路径开销64B/66B块中待编码的数据块的计数是可变的，而空闲块的附加数量是固定的。
根据本发明的一方面，在路径开销64B/66B块中待编码的数据块的计数是固定的，而空闲块的附加数量是可变的。
根据本发明的一方面，该方法包括在中间节点处从第一链路段接收具有空闲字符64B/66B块的附加数量的路径信号帧；通过在链路比特率慢于中间节点中的比特率时有条件地将额外空闲字符64B/66B块附加到空闲字符64B/66B块的集合，并且通过在链路比特率快于中间节点中的比特率时有条件地从空闲字符64B/66B块的集合中删除空闲字符64B/66B块，来将链路比特率适配到中间节点内部的比特率，以形成空闲字符64B/66B块的修改集合；以及在第二链路段处以链路比特率从中间节点将路径信号帧和空闲字符64B/66B块的修改集合传输到信号流中。
根据本发明的一方面，该方法包括在汇聚节点处以链路比特率从第二链路段接收路径信号帧和空闲字符64B/66B块的修改集合；在汇聚节点中从多个路径开销64B/66B数据块中提取编码数据块的计数；在汇聚节点中从修改的信号64B/66B块中提取编码数据块；从所提取的编码数据块重新生成恒定比特率客户端信号；以及在汇聚节点中确定来自汇聚节点参考时钟的恒定比特率客户端信号的比特率以及所提取的编码数据块的计数和空闲字符64B/66B块的修改集合中的空闲字符64B/66B块的数量两者；以及调整恒定比特率客户端信号时钟的速率，以用于以恒定比特率客户端信号的比特率传输恒定比特率客户端信号。
附图说明
下面将参考实施方案和附图更详细地解释本发明，附图中示出：
图1是示出在POH中使用GMP以将路径流适配到源服务器信道的基本网络图示的示意图。
图2是示出根据本发明的一方面的源节点导出路径信号速率的第一方法的示意图；
图3是示出根据本发明的一方面的源节点导出路径信号速率的第二方法的示意图；
图4A、图4B和图4C是示出64B/66B块的结构的示意图；
图5A是示出具有以第一方式设置在帧内的客户端数据的代表性路径信号帧的示意图；
图5B是示出具有以第二方式设置在帧内的客户端数据的代表性路径信号帧的示意图；
图5C是示出具有以第三方式设置在帧内的客户端数据的代表性路径信号帧的示意图；
图6A是根据本发明的一方面配置的源节点的示例的框图；
图6B是根据本发明的一方面配置的源节点的另一个示例的框图；并且
图7是根据本发明的一方面配置的汇聚节点的示例的框图。
具体实施方式
本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域技术人员将易于想到其他实施方案。
首先参见图1，示意图示出了根据本发明的网络10中的典型数据流，该数据流从源节点12通过中间节点14并最终到达汇聚节点或目标节点16。
存在用于通过网络载送CBR信号的两个嵌套信道。第一信道端对端延伸，即，从CBR信号进入源节点12中的网络的位置并通过一个或多个中间节点14延伸到该CBR信号离开汇聚节点或目标节点16中的网络的位置。该信道在本文中被称为“路径”层信道，并且在图1中以附图标记18在括号中指出。
由本发明***的CBR信号加上开销信息通过由多件切换设备(节点)组成的网络逐跳地载送，其中节点通过一些物理介质信道彼此连接。该物理介质信道(两个级联信道中的第二个)在本文中被称为“段”层信道。第一段层信道将源节点12连接到中间节点14，并且在图1中以附图标记20在括号中指出。第二段层信道将中间节点14连接到汇聚节点或目标节点16，并且在图1中以附图标记22在括号中指出。
64B/66B编码CBR客户端信号24的集合被递送到源节点12，在添加适当的性能监视开销之后，该源节点将64B/66B编码CBR客户端信号24的集合朝向中间节点14***链路26中。段层20涵盖在链路26上载送的所有信息。出于本公开的目的，假设传入客户端信号24已经以所有64B/66B块是数据块的方式被适配成64B/66B格式。
中间节点14通常连接到多个源节点12和多个汇聚节点14。客户端信号由中间节点14切换到连接到多个汇聚节点的出口链路集合(其中一者由附图标记30标识)上。图1所示的特定汇聚节点16被指定为64B/66B编码的CBR客户端信号24的目标汇聚节点，并且提取性能监视开销并恢复64B/66B编码CBR客户端信号24。
管理从多个源节点到多个汇聚节点的该流量通常使用本领域已知的FlexE日历时隙技术来处理。这一层数据传输在图1中未示出，以避免使本公开过于复杂以及使本发明模糊。本领域的普通技术人员将理解，本文所公开的用于数据传输的时钟定时概念反映了FlexE技术中采用的日历时隙定时，这对于理解本发明是必要的。
段层基于FlexE，其中时分多路复用信道被称为日历时隙。该术语来自每个日历时隙在同一日历时隙的出现之间以固定间隔每FlexE帧出现多次的事实。
段层20和22分别由源节点12和中间节点14之间的链路26以及中间节点14和汇聚节点16之间的链路30载送。本领域的普通技术人员将理解，与本发明无关的用于链路26的性能监视器开销(未示出)在数据离开源节点12之前被***并且在中间节点14中被监视。类似地，与本发明(未示出)无关的用于链路30的性能监视器开销在数据离开中间节点14之前被***并且在汇聚节点16中被监视。段层20或22起源于链路26或30的发射端，并且分别终止在中间节点(链路26)或汇聚节点(链路30)中的接收端处。
每个64B/66B编码CBR客户端信号24还与从源节点12延伸到汇聚节点16的路径层18相关联。路径层18从源节点12跨越汇聚节点16。中间节点14将CBR客户端信号24和相关联的路径层18开销信息视为单个单元。它们一起不可分割地从链路26(也称为入口链路26)切换到链路30(也称为出口链路30)。
在源节点12的入口处，在64B/66B编码CBR客户端信号24中接收的客户端数据准备好在由附图标记32指定的虚线内转发到中间节点14。附图标记34处的***POH***用于客户端信号24的路径级性能监视器开销信息。路径级性能监视器开销包括若干分量，出于本发明的目的，包括数量Cm，其是将在下一帧中发送的客户端数据的块的数量的标识。在附图标记36中，速率适配经由GMP***，并且所***的空闲块的数量被标识。***空闲块以使客户端信号24适配到FlexE多路复用协议的日历时隙的有效载荷容量，并且适配到将源节点12连接到中间节点14的链路26的时钟速率。传输到链路26中的源节点12已知链路26的时钟速率。由POH和***的空闲块增强的客户端信号24由源节点12通过链路26传输到中间节点14。
如将参考图4A、图4B和图4C所示，将控制块标头和有序集块标志符在源节点12处编码到控制64B/66B块中，作为***POH块34的一部分。将数据块标头以及信号64B/66B块中待编码的数据块的计数编码到多个路径开销64B/66B数据块中。将数据块标头、来自CBR客户端信号24的数据块的总数编码到多个信号64B/66B块中的每个中，该总数等于在路径开销64B/66B数据块中发送的计数和64b/66B填充块的数量。数据块和路径开销块优选地是分布式的，而不是聚集在一起，以用于对错误突发有更大的抗扰性，因为它们稍后用于帮助在汇聚节点处重建客户端CBR信号的客户端信号时钟。
将多个路径开销数据64B/66B块、多个信号64B/66B块和控制64B/66B块汇编成路径信号帧。控制64B/66B块占据路径信号帧中的最后位置。在路径信号帧结束之后经过控制64B/66B块的位置处附加具有多个空闲字符64B/66B块的空闲字符64B/66B块的集合，该集合被选择为产生匹配第一链路段的链路比特率的汇编。在第一链路段26处以相应的链路比特率将路径信号帧和空闲字符64B/66B块的附加数量从源节点传输到信号流中。
在中间节点14中，由源节点12发送的编码客户端信号被适配到附图标记38中的中间节点14的时钟速率，这根据需要从数据流中***或删除空闲字符64B/66B块以将数据流速率与中间节点14的时钟速率匹配。在中间节点14处从第一链路段26接收具有空闲字符64B/66B块的附加数量的路径信号帧，通过在链路比特率慢于中间节点中的比特率时将额外空闲字符64B/66B块附加到空闲字符64B/66B块的集合，并且通过在链路比特率快于中间节点中的比特率时从空闲字符64B/66B块的集合中删除空闲字符64B/66B块，来将链路比特率适配到中间节点14内部的比特率，以形成空闲字符64B/66B块的修改集合。在将在下文中进一步讨论的由日历时隙交换机40进行的分布之后，在附图标记44中进一步修改空闲字符64B/66B块的修改集合，以使中间节点14的时钟速率适配到链路30的速率，并且路径信号帧和空闲字符64B/66B块的进一步修改集合在第二链路段30处以相应链路比特率从中间节点14传输到信号流中。具体地讲，通过在中间节点14中的比特率慢于链路30的比特率时将额外空闲字符64B/66B块附加到空闲字符64B/66B块的集合，并且通过在中间节点14中的比特率快于链路30的比特率时，从空闲字符64B/66B块的集合中删除空闲字符64B/66B块，来将链路比特率从中间节点14的内部比特率适配到链路30的链路比特率，以形成空闲字符64B/66B块的进一步修改集合。
中间节点14包括日历时隙交换机40，用于根据本领域已知的FlexE方案根据预期的汇聚节点在日历时隙中分布客户端数据。链路42被示为向另一个汇聚节点(未示出)发送数据。
日历时隙交换机40是交换结构，其将通过输入端口上的日历时隙集合载送的路径层信号连接到输出端口上的日历时隙集合。其在概念上类似于用于切换/交叉连接恒定速率信号的任何结构。与其他结构的主要差异在于日历时隙交换机40必须使用I/D速率适配器38和44来进行速率适配。I/D速率适配器38和44从路径信号帧之间***或移除空闲块，如图5A、图5B和图5C所示，使得其所得数据速率匹配日历时隙交换机40中的交换机结构的实际日历时隙速率，然后匹配中间节点14的输出端口处的链路30的实际日历时隙速率。
在汇聚节点16处以相应的链路比特率从第二链路段30接收路径信号帧和空闲字符64B/66B块的进一步修改集合。在汇聚节点16中，从多个路径开销64B/66B数据块中提取编码数据块的计数。从进一步修改的信号64B/66B块中提取编码数据块。从所提取的编码数据块重新生成恒定比特率客户端信号。恒定比特率客户端信号的比特率由传入链路30的恢复比特率，编码数据块的提取计数(Cm)和空闲字符64B/66B块的进一步修改集合中的空闲字符64B/66B块的数量来确定，并且调整恒定比特率客户端信号时钟的速率，以用于以提供给源节点12的恒定比特率客户端信号24的比特率传输恒定比特率客户端信号。
在汇聚节点16中的附图标记46中，从客户端数据信号中提取CBR客户端信号24的路径级性能监视器开销信息。该信息中包括标识要从下一帧中恢复多少数据块的数量Cm。要从当前帧恢复的数据块的数量Cm已经由附图标记46从前一帧中提取。
在附图标记48处，恢复GMP开销(Cm)，对所接收的空闲块的数量进行计数，并且丢弃GMP填充块和所有空闲块。框48的输出是如附图标记50处所示的所得的客户端64B/66BCBR编码信号。
如本领域的普通技术人员可以理解的，中间节点14使客户端64B/66B编码信号经过，并且仅根据需要移除或添加空闲块，以将传入信号的速率适配到其自身的时钟速率以及其与汇聚节点16之间的链路30的时钟速率。中间节点14不需要消耗处理功率来对客户端64B/66B编码信号进行解包和重新打包。
在附图标记34和36处执行的POH***和速率适配使路径开销增强的64B/66B编码客户端信号的速率适配到与所选择的路径层(未示出)相关联的FlexE日历时隙的有效载荷容量并且适配到链路26的时钟速率。根据如图2(其示出了更详细的附图标记32的第一实施方案)所示的本发明的第一方面，数据块的数量Cm是可变的，并且在附图标记52处将可变数量的64B/66B填充块添加到帧以实现标称速率流，该标称速率流具有比所选择路径的FlexE日历时隙的有效载荷容量低固定量的比特率。通过在帧之后***固定数量的64B/66B空闲块来在附图标记54处填充有效载荷容量的其余部分。换句话讲，源节点12将可变数量的64B/66B填充块***帧内的客户端数据中，使得当在帧结束时添加固定/恒定数量的空闲块时，所得信号的时间长度与将载送其的FlexE日历时隙的速率恰好匹配。根据本发明的该方面，源节点12从FlexE信道(“CalSlot”)速率导出路径层信号18的时钟速率，并使用动态GMP进行客户端映射和源速率适配。源节点12每帧传输恒定最小数量的空闲块。在源节点12处不执行IMP。源节点12GMP包括字分数信息以帮助接收器锁相环(PLL)。汇聚节点16通过检查动态GMP信息和它接收的相对于由源节点***的空闲的已知数量的空闲的平均数量的组合，来确定原始客户端信号速率。由源节点***的空闲的已知数量与所接收的空闲的平均数量之间的差异在于一个或多个中间节点已修改了空闲的数量。
根据如参考图3(其示出了更详细的附图标记32的第二实施方案)所示的本发明的另一个方面，***可变数量的64B/66B填充块以构建比特率与64B/66B编码客户端信号24的比特率不同的填塞增强流。如在图2的实施方案中，POH***在附图标记34处执行。在附图标记56处将固定数量的64B/66B数据块(Cm)和64B/66B填充块添加到帧，以实现具有比特率的流，该比特率是比所选择路径18的FlexE日历时隙的有效载荷容量更低的可变量。通过在每个帧中***可变数量的64B/66B空闲块来填充有效载荷容量的其余部分，如附图标记58处所示，以将分配的日历时隙填充到FlexE型日历时隙中。根据本发明的该方面，源节点12从客户端速率导出路径信号速率，使用静态GMP进行映射，并且使用IMP进行源速率适配。使用预先确定的恒定GMP Cm以便创建略慢于标称服务器信道率的路径信号。然后，标准FlexE“垫片”层使用IMP来在帧之间添加空闲块以便填充链路26中的任何剩余带宽。汇聚节点16将仅基于所接收的64B/66B空闲块的平均数量来确定原始客户端速率。在该实施方案中，GMP主要用于以每个路径帧固定的速率提供路径帧有效载荷内的有效载荷块的平滑递送。
虽然标准链路协议规定段链路26或30的比特率在每对连接节点之间标称相同，但每个节点处的时钟源准确度的差异导致每个节点到节点链路的速率的小频率变化。因此，每个节点需要对64B/66B空闲块的数量进行一些调整，使得其在路径信号帧之间添加适当数量的64B/66B空闲块以匹配下一跳的段层信道速率。
中间节点14的每客户端空闲I/D速率适配块38在每客户端的基础上***或删除空闲块。调整链路26上的入口流的比特率以匹配中间节点14中的时钟，从而控制由日历时隙交换块40设置的FlexE方案中的日历时隙的有效载荷容量。日历时隙交换块40将由日历时隙的一个集合通过入口链路26递送的客户端信号切换到出口链路30的目标集合的对应FlexE日历时隙。通常，交换机40中的日历时隙的容量与出口链路30的容量匹配。在这种情况下，可省略速率适配块44。在日历时隙交换机40和出口链路30的日历时隙速率不相同的情况下，速率适配块44***或删除客户端流中的空闲块，以将所得流的速率与出口链路30处的日历时隙的有效载荷容量的速率匹配。
载送CBR客户端的端到端路径层18由源节点12以“X”比特/秒的比特率发送。在节点之间载送上述路径层信道的段层信道20或22的比特率是“Z”比特/秒，其中Z的速率略高于X的速率。本发明将可识别填充块添加到路径流以适应X速率和Z速率之间的差异。根据本发明的一个方面，特殊以太网控制块(以太网空闲块或有序集块)用于填充块。根据本发明的第二方面，可识别填充块是GMP填充块。
图4A、图4B和图4C是示出64B/66B块的结构的示意图。图4A示出控制块60。块包含64个信息比特，在这些信息比特之前是在附图标记62处标识的2比特标头，有时称为“同步标头”。如果64B/66B块包括控制信息，则标头是控制块标头并且如图4A所示被设置为10，并且标头之后的第1字节处的8比特字段标识控制块类型。由附图标记60标识的块是控制块。出于本发明的目的，感兴趣的唯一控制块类型是由块类型0x4B指定的有序集块。有序集(OS)64B/66B块在图4A中示出。
图4B示出64B/66B控制块60和在附图标记64处标识的三个相关联的64B/66B POH数据块的组织。三个POH数据块64中的字节位置7和8用于传输数据计数Cm连同数量Cm的错误校正数据。Cm数据和错误校正数据被分布在三个64B/66B POH数据块64上，使得在数据传输期间发生单个破坏事件的情况下，仍然可以使用错误校正数据来恢复数量Cm。
现在参见图4C，如果64B/66B块仅包含数据(即，其为数据字符)，则标头为数据块标头并且被设置为值01，并且标头之后的64比特包含8个字节的数据(例如，来自以太网分组的字节)。图4C中以附图标记66示出的上部64B/66B数据块仅包含字节位置1至8中由Val1至Val 8表示的客户端数据。数据块还可以包含额外POH字段，包括GMP开销，如图4C的下部64B/66B POH块中所示，如附图标记62处所示(也表示为图4B中的64B/66B块64)。
图5A、图5B和图5C示出了帧的三种不同的示例性非限制性布置。图5A和图5B是其中N个数据块(在附图标记68处标识为“有效载荷”)分布到段中的布置。图5A示出了N个数据块被分成四个段，每个段包括N/4个数据块。每个数据块段之后是64B/66B POH块70。帧结束时的64B/66BPOH块72是64B/66B控制块。图5B示出了N个数据块被分成三个段，每个段包括N/3个数据块。每个数据块段之前是64B/66B POH块。帧结束时的64B/66B POH块是控制块。
图5C示出了其中N个数据块(标识为“有效载荷68”)被分组在一起，前面是一组三个64B/66BPOH块的布置。帧结束时的64B/66B POH块总是控制块。
图5A、图5B和图5C中的每一者中的帧之后是多个64B/66B空闲块(在附图标记74处标识)，如前所述，这些空闲块用于使帧速率适配到源节点12、中间节点14、汇聚节点16和连接它们的链路26、30的比特率的微小变化。
控制POH块72定位在图5A、图5B和图5C所描绘的帧中的每个帧的末端处。这样做是因为电信***中的中间节点已经被配置为在数据流中***空闲块。中间节点被配置为总是***紧接在控制块之后的任何必要的空闲块74。如果本发明72的控制块72位于其他POH块位置中的任一者中，则存在中间节点可在紧接控制块之后的位置处***空闲块74的风险。这将完全破坏汇聚节点正确找到路径信号帧的能力。
现在参见图6A，框图示出根据本发明的一方面配置的源节点80的示例。源节点80实现图2所示的本发明的方面。在图2中，改变GMP填充块的数量以填充具有固定周期的GMP帧。如果64B/66B客户端编码信号缓慢，则添加更多的填充块。如果客户端快，则添加更少的填充块。施加由源节点内的参考时钟生成的线路86上的外部帧脉冲，以确保GMP帧具有固定周期。由于GMP帧每帧具有固定周期和固定数量的块，并且FlexE日历时隙每时间单位具有固定容量，因此它们之间的差可用固定数量的64B/66B空闲块来填充。
在线路82上接收64B/66B客户端数据。路径层帧边界由GMP引擎84生成，该GMP引擎由线路86上的外部GMP窗口帧脉冲进行时间对准。GMP窗口帧脉冲由节点80的主定时时钟(未示出)生成。
GMP引擎84确定POH块和GMP填充块的位置。GMP帧中每帧的有效载荷数据块和填充块的总和是固定的。每帧的有效载荷数据块和填充块的数量是固定的。每帧的有效载荷数据块和填充块的混合是可变的，根据由时钟速率测量电路88测量的客户端数据速率来计算。每个GMP帧周期从空闲***块90***固定数量的64B/66B空闲块，而与FIFO缓冲器92中64B/66B编码客户端数据块的填充等级无关。多路复用器控制器94由GMP引擎84控制以指示多路复用器96在来自FIFO缓冲器92的有效载荷数据(64B/66B客户端数据)、来自空闲***块90的64B/66B空闲块、来自填充***块98的64B/66B填充块和来自POH***块100的64B/66B POH块中进行选择。多路复用器96的输出被呈现给线路98上的FlexE日历时隙。
在图2和图3两者所示的实施方案中，填充块分布在数据块中，而不是集中在一个位置处。
现在参见图6B，框图示出根据本发明的一方面配置的源节点的另一个示例。源节点110的某些元件对于图6A的源节点80是共同的，并且将在图6B中使用与图6A中用于这些元件的相同的附图标记来指定。
源节点110实现图3所示的本发明的方面。在线路82上接收64B/66B客户端数据。路径层帧边界由没有外部时间对准的自由运行的GMP引擎84生成。GMP引擎84确定64B/66BPOH块和GMP填充块的位置。每帧的有效载荷数据块和64B/66B填充块的数量是固定的。客户端速率越高，在GMP帧内累积有效载荷64B/66B客户端数据块将花费的时间越短。客户端速率越低，在GMP帧内累积有效载荷数据64B/66B客户端数据块将花费的时间越长。因此，GMP帧的周期由线路82上的传入64B/66B客户端数据块的比特率确定。多路复用器控制器94监视通过线路82接受64B/66B客户端数据块的FIFO缓冲器92的填充等级。当FIFO缓冲器92的等级低时，***另外的64B/66B空闲块。当FIFO缓冲器92中的64B/66B客户端数据块的等级高时，***减少数量的64B/66B空闲块。64B/66B空闲块被***在路径层帧之间。多路复用器96由GMP引擎84控制以在来自FIFO缓冲器92的有效载荷数据(64B/66B客户端数据块)、来自空闲***块90的64B/66B空闲块、来自填充***块98的64B/66B填充块和来自POH***块96的64B/66B POH块中进行选择。
现在参见图7，框图示出了汇聚节点120的示例，该汇聚节点根据本发明的一方面被配置为接收由图1至图3所示的源节点生成的流。在线路122上接收载送客户端有效载荷流的传入FlexE日历时隙。时钟速率测量电路124测量载送客户端有效载荷流的传入FlexE日历时隙的比特率。该速率由DSP引擎126缩放以恢复客户端有效载荷速率，作为在恢复GMP开销和计数空闲电路128中检测到的GMP开销中的空闲数量和Cm值的函数。使用由恢复GMP开销和计数空闲电路128标识的Cm值和空闲块，提取客户端有效载荷块130标识GMP帧内的有效载荷、空闲和填充块。丢弃64B/66B填充块和空闲块，同时将客户端有效载荷64B/66B数据块写入FIFO缓冲器132中。控制锁相环(PLL)134以在客户端有效载荷速率下在线路136上从FIFO缓冲器132读取。FlexE日历时隙中的所有其他块被丢弃。
本领域的普通技术人员将理解，图2的中间节点14以常规方式配置。从本文的公开内容可以清楚地看出，中间节点仅***或删除本领域已知的64B/66B空闲块，以在其输入速率和输出速率之间同步数据流定时，而不考虑64B/66B数据和64B/66B POH块的内容。
本发明提供优于现有技术解决方案的若干优点。CBR客户端信号到段层的速率适配位于路径层信号内，而不是段层开销内。这导致对段层格式没有影响。此外，使用IMP允许使用GMP以改善性能，同时使路径信号对于中间节点透明，并且因此对它们没有影响。与先前的解决方案不同，本发明允许使用完全包含在路径信号内的GMP。这提供了GMP相对于IMP/分组解决方案的优点，包括使所需汇聚FIFO缓冲器最小化，以及简化客户端时钟的汇聚恢复。本发明使可用于客户端信号的服务器信道带宽最大化，尤其是相对于基于分组的解决方案。
虽然已经示出和描述了本发明的实施方案和应用，但是对于本领域技术人员来说显而易见的是，在不脱离本文的发明构思的情况下，可以进行比上述更多的修改。因此，除了所附权利要求的实质之外，本发明不受限制。

Claims (11)

1.一种用于在64B/66B块电信信号通信链路中将恒定比特率客户端信号速率适配到信号流中的方法，所述方法包括：
在源节点处将有序集块标志符编码到控制64B/66B块中；
在所述源节点处将下一路径信号帧中待发送的数据块的计数编码到多个路径开销64B/66B数据块中；
在所述源节点处对来自所述恒定比特率客户端信号的数据块的总数进行编码，所述总数等于在前一路径信号帧的所述路径开销64B/66B数据块中编码的计数以获得多个编码客户端数据信号64B/66B块，并对多个64B/66B填充块进行编码；
将所述多个路径开销64B/66B数据块、所述多个编码客户端数据信号64B/66B块、经编码的所述多个64B/66B填充块和所述控制64B/66B块汇编成路径信号帧，所述控制64B/66B块占据所述路径信号帧中的最后位置，所述路径信号帧在所述前一路径信号帧之后并在所述下一路径信号帧之前；以及
在所述路径信号帧结束之后经过所述控制64B/66B块的位置处附加一定数量的空闲字符64B/66B块，以匹配第一链路段的链路比特率。
2.根据权利要求1所述的方法，还包括在所述第一链路段处以所述链路比特率将所述路径信号帧和附加数量的空闲字符64B/66B块从所述源节点传输到所述信号流中。
3.根据权利要求1所述的方法，其中：
在所述多个路径开销64B/66B数据块中待编码的数据块的所述计数是可变的；并且
空闲字符64B/66B块的所述附加数量是固定的。
4.根据权利要求3所述的方法，其中所述多个64B/66B填充块分布在所述编码客户端数据信号64B/66B块中。
5.根据权利要求1所述的方法，其中：
在所述多个路径开销64B/66B数据块中待编码的数据块的所述计数是固定的；并且
空闲字符64B/66B块的所述附加数量是可变的。
6.根据权利要求2所述的方法，还包括：
在中间节点处从所述第一链路段接收所述路径信号帧以及所述附加数量的空闲字符64B/66B块；
通过在所述链路比特率慢于所述中间节点中的比特率时将额外空闲字符64B/66B块附加到空闲字符64B/66B块的集合，并且通过在所述链路比特率快于所述中间节点中的所述比特率时从空闲字符64B/66B块的所述集合中删除空闲字符64B/66B块，来将所述链路比特率适配到所述中间节点内部的比特率，以形成空闲字符64B/66B块的修改集合；以及
在第二链路段处以相应链路比特率从所述中间节点将所述路径信号帧和空闲字符64B/66B块的所述修改集合传输到所述信号流中。
7.根据权利要求6所述的方法，还包括：
在汇聚节点处以所述相应链路比特率从所述第二链路段接收所述路径信号帧和空闲字符64B/66B块的所述修改集合；
在所述汇聚节点中从所述多个路径开销64B/66B数据块中提取数据块的所述计数；
在所述汇聚节点中从所述路径信号帧中的编码客户端数据信号64B/66B块中提取所述恒定比特率客户端信号的数据块；
从所提取的数据块重新生成所述恒定比特率客户端信号；以及
在所述汇聚节点中确定来自汇聚节点参考时钟的所述恒定比特率客户端信号的比特率、所提取的数据块的计数和空闲字符64B/66B块的所述修改集合中的空闲字符64B/66B块的所述数量；以及
调整恒定比特率客户端信号时钟的速率，以用于以所述恒定比特率客户端信号的所述比特率传输所述恒定比特率客户端信号。
8.根据权利要求1所述的方法，还包括：
在所述源节点处将控制块同步标头编码到所述控制64B/66B块中；
在所述源节点处将数据块同步标头编码到所述多个路径开销64B/66B数据块中的每个中；以及
在所述源节点处将数据块同步标头编码到多个信号64B/66B块中的每个中。
9.一种用于在64B/66B块电信信号通信链路中将恒定比特率客户端信号速率适配到信号流中的源节点，所述源节点包括：
ITU-T通用映射过程GMP引擎，所述GMP引擎与GMP窗口帧脉冲的外部源同步；
FIFO缓冲器，所述FIFO缓冲器被耦接以接收64B/66B编码客户端数据流；
时钟速率测量电路，所述时钟速率测量电路被耦接以测量所述64B/66B编码客户端数据流的时钟速率并将所述时钟速率提供给所述GMP引擎；
64B/66B路径开销块的源，所述64B/66B路径开销块包括被编码到有序集块标志符中的控制64B/66B块和多个路径开销64B/66B数据块、被编码到所述多个路径开销64B/66B数据块中的下一路径信号帧中待发送的数据块的计数；
64B/66B填充块的源；
64B/66B空闲块的源；
多路复用器，所述多路复用器具有耦接到所述FIFO缓冲器、所述64B/66B路径开销块的源、所述64B/66B填充块的源和所述64B/66B空闲块的源的数据输入，所述多路复用器具有控制输入和数据输出；和
多路复用器控制器，所述多路复用器控制器具有耦接到所述多路复用器的所述控制输入的多路复用器控制输出，所述多路复用器控制器响应于所述GMP窗口帧脉冲并且响应于来自前一GMP窗口帧的下一路径信号帧中待发送的数据块的计数，以将来自所述FIFO缓冲器、所述64B/66B路径开销块的源、所述64B/66B填充块的源和所述64B/66B空闲块的源中的一者的数据选择性地传递到所述数据输出，以便填充GMP窗口帧。
10.一种用于在64B/66B块电信信号通信链路中将恒定比特率客户端信号速率适配到信号流中的源节点，所述源节点包括：
ITU-T通用映射过程GMP引擎，所述GMP引擎包括GMP窗口帧脉冲的自由运行源；
FIFO缓冲器，所述FIFO缓冲器被耦接以接收64B/66B编码客户端数据流；
时钟速率测量电路，所述时钟速率测量电路被耦接以测量所述64B/66B编码客户端数据流的时钟速率并将所述时钟速率提供给所述GMP引擎；
64B/66B路径开销块的源，所述64B/66B路径开销块包括被编码到有序集块标志符中的控制64B/66B块和多个路径开销64B/66B数据块、被编码到所述多个路径开销64B/66B数据块中的下一路径信号帧中待发送的数据块的计数；
64B/66B填充块的源；
64B/66B空闲块的源；
多路复用器，所述多路复用器具有耦接到所述FIFO缓冲器、所述64B/66B路径开销块的源、所述64B/66B填充块的源和所述64B/66B空闲块的源的数据输入，所述多路复用器具有控制输入和数据输出；和
多路复用器控制器，所述多路复用器控制器具有耦接到所述多路复用器的所述控制输入的多路复用器控制输出，所述多路复用器控制器响应于所述GMP窗口帧脉冲并且响应于来自前一GMP窗口帧的下一路径信号帧中待发送的数据块的计数，以将来自所述FIFO缓冲器、所述64B/66B路径开销块的源、所述64B/66B填充块的源和所述64B/66B空闲块的源中的一者的数据选择性地传递到所述数据输出，以便填充GMP窗口帧。
11.一种汇聚节点，所述汇聚节点包括：
数字信号处理引擎；
耦接到所述数字信号处理引擎的时钟速率测量电路，所述时钟速率测量电路用于测量来自64B/66B客户端信号流的时钟速率数据以确定链路比特率；
通用映射过程GMP开销和计数空闲提取电路，所述GMP开销和计数空闲提取电路用于读取GMP窗口帧以提取64B/66B路径开销块并对64B/66B空闲字符块进行计数；
客户端有效载荷提取电路，所述客户端有效载荷提取电路用于从所述GMP窗口帧读取数据并且使用恒定比特率客户端信号的比特率从所述GMP窗口帧提取所述恒定比特率客户端信号，所述恒定比特率客户端信号的比特率是使用所述64B/66B空闲字符块的计数和所确定的链路比特率来确定的；和
FIFO缓冲器，所述FIFO缓冲器耦接到所述客户端有效载荷提取电路以接收从所述64B/66B客户端信号流提取的所提取的恒定比特率客户端信号并输出所述恒定比特率客户端信号。
CN201980093374.3A 2019-03-08 2019-07-23 用于将恒定比特率客户端信号适配到电信信号的路径层中的方法 Active CN113508543B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962815931P 2019-03-08 2019-03-08
US62/815,931 2019-03-08
US16/374,631 2019-04-03
US16/374,631 US11128742B2 (en) 2019-03-08 2019-04-03 Method for adapting a constant bit rate client signal into the path layer of a telecom signal
PCT/US2019/042915 WO2020185247A1 (en) 2019-03-08 2019-07-23 Method for adapting a constant bit rate client signal into the path layer of a telecom signal

Publications (2)

Publication Number Publication Date
CN113508543A CN113508543A (zh) 2021-10-15
CN113508543B true CN113508543B (zh) 2024-06-04

Family

ID=72335561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980093374.3A Active CN113508543B (zh) 2019-03-08 2019-07-23 用于将恒定比特率客户端信号适配到电信信号的路径层中的方法

Country Status (4)

Country Link
US (3) US11128742B2 (zh)
CN (1) CN113508543B (zh)
DE (1) DE112019006998T5 (zh)
WO (1) WO2020185247A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2017435222B2 (en) 2017-10-13 2023-06-01 Huawei Technologies Co., Ltd. Method and apparatus for sending and receiving clock synchronization packet
US11128742B2 (en) 2019-03-08 2021-09-21 Microsemi Storage Solutions, Inc. Method for adapting a constant bit rate client signal into the path layer of a telecom signal
US11108895B2 (en) * 2019-08-23 2021-08-31 Microchip Technology Inc. Method for providing path signal overhead in the 64B/66B character stream of an itu-t metro transport network using micro-packets
CN114513454A (zh) * 2020-11-16 2022-05-17 华为技术有限公司 一种应用在城域传送网络mtn或分片分组网络spn中的通信方法及***
US20230006938A1 (en) * 2021-06-30 2023-01-05 Microchip Technology Inc. System and method for performing rate adaptation and multiplexing of constant bit rate (cbr) client data for transmission over a metro transport network (mtn)
US11838111B2 (en) * 2021-06-30 2023-12-05 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a variable number of idle blocks for transmission over a metro transport network (MTN)
US11916662B2 (en) * 2021-06-30 2024-02-27 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a fixed number of idle blocks for transmission over a metro transport network (MTN)
CN115802472A (zh) * 2021-09-10 2023-03-14 中兴通讯股份有限公司 信元流的发送方法、装置、网络设备和存储介质
US11736065B2 (en) 2021-10-07 2023-08-22 Microchip Technology Inc. Method and apparatus for conveying clock-related information from a timing device
US11799626B2 (en) 2021-11-23 2023-10-24 Microchip Technology Inc. Method and apparatus for carrying constant bit rate (CBR) client signals
CN117439702A (zh) * 2022-07-15 2024-01-23 中兴通讯股份有限公司 数据传输方法及装置、电子设备、计算机可读介质
CN115065439B (zh) * 2022-08-16 2022-11-11 中国信息通信研究院 一种spn网络恒定比特率业务传送方法和设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019997B1 (en) * 2009-11-30 2015-04-28 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
CN108631908A (zh) * 2017-03-21 2018-10-09 中兴通讯股份有限公司 使用FlexE承载信号帧的方法、FlexE信号帧还原的方法及装置

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1301261C (en) 1988-04-27 1992-05-19 Wayne D. Grover Method and apparatus for clock distribution and for distributed clock synchronization
US5343482A (en) 1991-07-16 1994-08-30 Pmc-Sierra, Inc. Method and apparatus for detecting pulse density violations in T1 transmission
US5371765A (en) 1992-07-10 1994-12-06 Hewlett-Packard Company Binary phase accumulator for decimal frequency synthesis
US5600824A (en) 1994-02-04 1997-02-04 Hewlett-Packard Company Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer
US5850422A (en) 1995-07-21 1998-12-15 Symbios, Inc. Apparatus and method for recovering a clock signal which is embedded in an incoming data stream
US6307868B1 (en) 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
JP3360990B2 (ja) 1995-09-20 2003-01-07 株式会社東芝 ディスク記録再生装置のデータ再生処理装置
US5640398A (en) 1995-11-01 1997-06-17 Pmc-Sierra, Inc. State machine architecture for concurrent processing of multiplexed data streams
US5905766A (en) 1996-03-29 1999-05-18 Fore Systems, Inc. Synchronizer, method and system for transferring data
US6044122A (en) 1997-01-23 2000-03-28 Ericsson, Inc. Digital phase acquisition with delay locked loop
US6138061A (en) 1997-04-18 2000-10-24 Hughes Electronics Corporation Onboard orbit propagation using quaternions
US6188699B1 (en) 1997-12-11 2001-02-13 Pmc-Sierra Ltd. Multi-channel encoder/decoder
US6052073A (en) 1998-03-23 2000-04-18 Pmc-Sierra Ltd. Serial to parallel converter enabled by multiplexed flip-flop counters
US6333935B1 (en) 1998-04-09 2001-12-25 Pmc-Sierra Ltd. State machine architecture with multiplexed random access memory
US6359479B1 (en) 1998-08-04 2002-03-19 Juniper Networks, Inc. Synchronizing data transfers between two distinct clock domains
US6345052B1 (en) 1998-11-05 2002-02-05 Pmc-Sierra, Ltd. Method and apparatus for the reliable transition of status signals from an interface device when using a localized sampling architecture
SE513899C2 (sv) 1999-01-12 2000-11-20 Ericsson Telefon Ab L M Metod och arrangemang för synkronisering
CA2265346A1 (en) 1999-03-17 2000-09-17 Pmc-Sierra Ltd. Pos-phy interface for interconnection of physical layer devices and link layer devices
US6603776B1 (en) 1999-04-05 2003-08-05 Lucent Technologies, Inc. & Pmc-Sierra, Inc. System for efficient broadband data payload conversion
US6584521B1 (en) 1999-12-27 2003-06-24 Pmc-Sierra, Inc. Scaleable bandwidth interconnect for simultaneous transfer of mixed pleisiochronous digital hierarchy (PDH) clients
JP2001267847A (ja) 2000-03-17 2001-09-28 Asahi Kasei Microsystems Kk 温度補償型水晶発振器及び水晶発振器の温度補償方法
US6870831B2 (en) 2000-05-04 2005-03-22 Pmc-Sierra, Inc. Flexible, self-aligning time and space switch fabrics
CA2307895A1 (en) 2000-05-05 2001-11-05 Pmc-Sierra Inc. Bus interface for transfer of sonet/sdh data
US6823001B1 (en) 2000-05-31 2004-11-23 Bitrage, Inc. Dual stage communication processor
CA2313087A1 (en) 2000-06-29 2001-12-29 Pmc-Sierra, Inc. A bus interface for cell and/or packet data transfer
US20060064716A1 (en) 2000-07-24 2006-03-23 Vivcom, Inc. Techniques for navigating multiple video streams
US6829717B1 (en) 2000-08-24 2004-12-07 Nortel Networks Limited Method and apparatus for generating timing information
US6744787B1 (en) 2000-10-27 2004-06-01 Pmc-Sierra, Inc. Adaptive phase shift filtration of pointer justification jitter in synchronous-plesiosynchronous signal desynchronization
US7751411B2 (en) 2001-01-10 2010-07-06 Pmc-Sierra, Inc. System interface for cell and/or packet transfer
US7187741B2 (en) 2001-10-31 2007-03-06 Nxp B.V. Clock domain crossing FIFO
US7161999B2 (en) 2002-01-02 2007-01-09 Intel Corporation Synchronizing data or signal transfer across clocked logic domains
US7593411B2 (en) 2002-02-21 2009-09-22 Pmc-Sierra, Inc. Bus interface for transfer of multiple SONET/SDH rates over a serial backplane
US7239669B2 (en) 2002-04-30 2007-07-03 Fulcrum Microsystems, Inc. Asynchronous system-on-a-chip interconnect
US6959217B2 (en) 2002-10-24 2005-10-25 Alfred E. Mann Foundation For Scientific Research Multi-mode crystal oscillator system selectively configurable to minimize power consumption or noise generation
JP2006522378A (ja) 2003-01-24 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ パイプライン同期デバイス
US7417985B1 (en) 2003-01-30 2008-08-26 Pmc-Sierra, Inc. Egress selection switch architecture with power management
GB2399263A (en) 2003-03-07 2004-09-08 Zarlink Semiconductor Ltd Clock synchronisation over a packet network
US7492760B1 (en) 2003-03-31 2009-02-17 Pmc-Sierra, Inc. Memory egress self selection architecture
US7668210B1 (en) 2003-04-24 2010-02-23 Pmc-Sierra, Inc. Method and apparatus for reducing current demand variations in large fan-out trees
US7468974B1 (en) 2003-09-22 2008-12-23 Pmc-Sierra, Inc. Efficient strictly non-blocking multicast switch architecture for time division multiplexed traffic
US6949955B2 (en) 2003-11-24 2005-09-27 Intel Corporation Synchronizing signals between clock domains
US7590210B2 (en) 2004-09-13 2009-09-15 Nortel Networks Limited Method and apparatus for synchronizing internal state of frequency generators on a communications network
US7117112B2 (en) 2004-09-22 2006-10-03 Research In Motion Limited Method and system for the interactive testing of assembled wireless communication devices
US7165003B2 (en) 2004-09-22 2007-01-16 Research In Motion Limited Method and system for testing assembled mobile devices
CN101194170B (zh) 2005-06-23 2010-05-12 捷讯研究有限公司 射频隔离容器
JP4660409B2 (ja) 2005-09-22 2011-03-30 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー ダイレクト・デジタル・シンセサイザ、送信・検波用ダイレクト・デジタル・シンセサイザおよびｍｒｉ装置
US20070132259A1 (en) 2005-12-09 2007-06-14 Arkady Ivannikov Transport frame and optional fixture for battery-powered electronic devices
JP4468298B2 (ja) 2005-12-28 2010-05-26 富士通株式会社 適応的遅延調整を有する位相補間器
GB2437559B (en) 2006-04-26 2010-12-22 Zarlink Semiconductor Inc Low complexity noise reduction method
US20080000176A1 (en) 2006-06-26 2008-01-03 Barry Mandelzys Insulated panel system
US7656791B1 (en) 2006-07-19 2010-02-02 Pmc-Sierra, Inc. Systems and methods for hitless equipment protection
GB2448201A (en) 2007-04-04 2008-10-08 Zarlink Semiconductor Inc Cancelling non-linear echo during full duplex communication in a hands free communication system.
GB2449720A (en) 2007-05-31 2008-12-03 Zarlink Semiconductor Inc Detecting double talk conditions in a hands free communication system
US7724097B2 (en) 2008-08-28 2010-05-25 Resonance Semiconductor Corporation Direct digital synthesizer for reference frequency generation
US8242850B2 (en) 2008-08-28 2012-08-14 Resonance Semiconductor Corporation Direct digital synthesizer for reference frequency generation
GB2466650B (en) 2008-12-31 2012-07-18 Zarlink Semiconductor Inc Recovery of timing information
US8428203B1 (en) 2009-01-06 2013-04-23 Pmc-Sierra, Inc. Integrated tunable RF notch filter
GB0908883D0 (en) 2009-05-22 2009-07-01 Zarlink Semiconductor Inc Multi input timing recovery over packet networks
GB0908884D0 (en) 2009-05-22 2009-07-01 Zarlink Semiconductor Inc Time recovery over packet networks
US8542708B1 (en) 2009-11-30 2013-09-24 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
GB201002217D0 (en) 2010-02-10 2010-03-31 Zarlink Semiconductor Inc Clock recovery method over packet switched networks based on network quiet period detection
US8413006B1 (en) 2010-02-12 2013-04-02 Pmc-Sierra, Inc. Error detection and correction in data and control words
GB2486639A (en) 2010-12-16 2012-06-27 Zarlink Semiconductor Inc Reducing noise in an environment having a fixed noise source such as a camera
US20120158990A1 (en) 2010-12-17 2012-06-21 Cisco Technology, Inc. Transporting a CBR Data Stream Over a Packet Switched Network
US8913688B1 (en) 2012-04-30 2014-12-16 Xilinx, Inc. Pre-distortion for a phase interpolator with nonlinearity
US8854963B1 (en) 2012-05-08 2014-10-07 Pmc-Sierra Us, Inc. Control and coordination of ODUflex bandwidth resizing operation
US8692599B2 (en) 2012-08-22 2014-04-08 Silicon Laboratories Inc. Interpolative divider linearity enhancement techniques
US8976816B1 (en) 2012-08-31 2015-03-10 Pmc-Sierra Us, Inc. Self-synchronous scrambler/descrambler and method for operating same
US9313563B1 (en) 2012-08-31 2016-04-12 Pmc-Sierra Us, Inc. System and method for network switching
US9025594B1 (en) 2012-09-21 2015-05-05 PMC-Sierra US Inc. Multiplexing low-order to high-order ODU signals in an optical transport network
US9276874B1 (en) 2012-10-02 2016-03-01 Pmc-Sierra Us, Inc. High bandwidth GFP demapper
US9374265B1 (en) 2012-10-02 2016-06-21 Microsemi Storage Solutions (U.S.), Inc. GFP frame filter
CN102946297B (zh) 2012-11-10 2015-06-17 华中科技大学 一种用于数据传输差错控制的嵌套crc码生成方法及装置
US8760204B2 (en) 2012-11-20 2014-06-24 Nvidia Corporation Variation-tolerant periodic synchronizer
CN103534968B (zh) 2013-04-01 2016-09-28 华为技术有限公司 一种以太网物理层的编码、解码方法和装置
US8957711B2 (en) 2013-04-29 2015-02-17 Microsemi Semiconductor Ulc Phase locked loop with precise phase and frequency slope limiter
US9473261B1 (en) 2013-08-29 2016-10-18 Microsemi Storage Solutions (U.S.), Inc. System and method to achieve datapath latency symmetry through an OTN wrapper
US10404625B2 (en) 2013-10-29 2019-09-03 Intel Corporation Ethernet enhancements
WO2015100624A1 (zh) 2013-12-31 2015-07-09 华为技术有限公司 一种crc计算方法及装置
US9209965B2 (en) 2014-01-14 2015-12-08 Microsemi Semiconductor Ulc Network interface with clock recovery module on line card
US9444474B2 (en) 2014-05-09 2016-09-13 Microsemi Semiconductor Ulc Crystal oscillator noise compensation method for a multi-loop PLL
US9673926B2 (en) 2014-12-19 2017-06-06 Harman International Industries, Incorporated Determining presentation time in AVB networks
US9525482B1 (en) 2015-02-09 2016-12-20 Microsemi Storage Solutions (U.S.), Inc. Apparatus and method for measurement of propagation time of a data stream in a transport network
US9735787B2 (en) 2015-03-18 2017-08-15 Analog Devices, Inc. Frequency synthesizer with dynamic phase and pulse-width control
US10104047B2 (en) 2015-04-08 2018-10-16 Microsemi Solutions (U.S.), Inc. Method and system for encrypting/decrypting payload content of an OTN frame
US9838290B2 (en) 2015-06-30 2017-12-05 Ciena Corporation Flexible ethernet operations, administration, and maintenance systems and methods
US10193688B2 (en) * 2015-12-11 2019-01-29 Ciena Corporation Flexible Ethernet encryption systems and methods
US10218823B2 (en) 2015-06-30 2019-02-26 Ciena Corporation Flexible ethernet client multi-service and timing transparency systems and methods
CN110691034B (zh) 2015-07-17 2022-10-11 华为技术有限公司 传输灵活以太网的业务流的方法和装置
CN106411454B (zh) * 2015-07-30 2019-10-25 华为技术有限公司 用于数据传输的方法、发送机和接收机
EP3375152A1 (en) 2015-11-09 2018-09-19 Telefonaktiebolaget LM Ericsson (publ) Packet processing technique for a communication network
US10567352B2 (en) * 2015-12-11 2020-02-18 Ciena Corporation Flexible ethernet encryption systems and methods
US10432553B2 (en) 2016-02-23 2019-10-01 Microsemi Solutions (U.S.), Inc. Systems and methods for transportation of multiple constant bitrate data streams
CN107370674B (zh) 2016-05-13 2020-12-01 华为技术有限公司 一种数据传输的方法、设备和***
US10069503B2 (en) 2016-05-30 2018-09-04 Microsemi Semiconductor Ulc Method of speeding up output alignment in a digital phase locked loop
US10250379B2 (en) 2016-09-23 2019-04-02 Microsemi Semiconductor Ulc Clock recovery device with switchable transient non-linear phase adjuster
US10855294B2 (en) 2016-11-08 2020-12-01 Texas Instruments Incorporated High linearity phase interpolator
US10476509B2 (en) 2016-12-07 2019-11-12 Integrated Device Technology, Inc. Time slotted bus system for multiple coupled digital phase-locked loops
CN108242965B (zh) 2016-12-23 2019-07-19 华为技术有限公司 一种时钟传输方法及相关设备
US10128826B2 (en) 2017-01-18 2018-11-13 Microsemi Semiconductor Ulc Clock synthesizer with integral non-linear interpolation (INL) distortion compensation
CN108809674B (zh) 2017-04-28 2020-01-10 华为技术有限公司 配置链路组的方法和设备
CN111953449B (zh) * 2017-09-21 2023-05-05 ***通信有限公司研究院 校验码处理方法、电子设备及存储介质
AU2017435222B2 (en) * 2017-10-13 2023-06-01 Huawei Technologies Co., Ltd. Method and apparatus for sending and receiving clock synchronization packet
CN109861781B (zh) 2017-11-30 2021-02-12 华为技术有限公司 接口传输方法、装置及设备
DE102017222442A1 (de) 2017-12-12 2019-06-13 Robert Bosch Gmbh Verfahren zum Verteilen eines Synchronisierungssignals in einem Netzwerk aus mehreren Netzwerkteilnehmern
WO2019119389A1 (en) * 2017-12-22 2019-06-27 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatus for configuring a flex ethernet node
US11082539B2 (en) * 2018-06-20 2021-08-03 Avago Technologies International Sales Pte. Limited System and method for performing interpacket gap repair for lossy protocols
US10608647B1 (en) 2018-12-14 2020-03-31 Silicon Laboratories Inc. Delay adjustment using frequency estimation
US20220021472A1 (en) * 2019-01-29 2022-01-20 Telefonaktiebolaget Lm Ericsson (Publ) CPRI Data Block Transmission Method and Apparatus
US11128742B2 (en) 2019-03-08 2021-09-21 Microsemi Storage Solutions, Inc. Method for adapting a constant bit rate client signal into the path layer of a telecom signal
US10797816B1 (en) 2019-06-05 2020-10-06 Microchip Technology Inc. Method for providing path signal overhead in the 64B/66B character stream of an ITU-T metro transport network
US11108895B2 (en) 2019-08-23 2021-08-31 Microchip Technology Inc. Method for providing path signal overhead in the 64B/66B character stream of an itu-t metro transport network using micro-packets
US10594423B1 (en) 2019-09-09 2020-03-17 Cisco Technology, Inc. Re-timing a packetized radio flow to clean noise induced by packet delay variation of a packet network
US10917097B1 (en) 2019-12-24 2021-02-09 Microsemi Semiconductor Ulc Circuits and methods for transferring two differentially encoded client clock domains over a third carrier clock domain between integrated circuits
US11239933B2 (en) 2020-01-28 2022-02-01 Microsemi Semiconductor Ulc Systems and methods for transporting constant bit rate client signals over a packet transport network

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019997B1 (en) * 2009-11-30 2015-04-28 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
CN108631908A (zh) * 2017-03-21 2018-10-09 中兴通讯股份有限公司 使用FlexE承载信号帧的方法、FlexE信号帧还原的方法及装置

Also Published As

Publication number Publication date
US20210385310A1 (en) 2021-12-09
DE112019006998T5 (de) 2021-11-25
WO2020185247A1 (en) 2020-09-17
US20200287998A1 (en) 2020-09-10
US11659072B2 (en) 2023-05-23
CN113508543A (zh) 2021-10-15
US20230254389A1 (en) 2023-08-10
US11128742B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
CN113508543B (zh) 用于将恒定比特率客户端信号适配到电信信号的路径层中的方法
CA2322908C (en) Semi transparent tributary for synchronous transmission
US11843452B2 (en) Clock synchronization method and apparatus
CN114830593B (zh) 通过分组传送网络传送恒定比特率客户端信号的***和方法
US20040114638A1 (en) Multiplexing relay transmission device
JP2007110457A (ja) 伝送装置
JP2000332717A (ja) マルチプレクサ、デマルチプレクサおよびインターフェース装置
US6731654B1 (en) Communication system overhead channel
US7002968B1 (en) Transport system and transport method
EP2068471A1 (en) Method for emulating digital trunk TDM services over synchronous ethernet packets
US11916662B2 (en) System and method for performing rate adaptation of constant bit rate (CBR) client data with a fixed number of idle blocks for transmission over a metro transport network (MTN)
EP4287544A1 (en) Method for determining transmission time slot and related apparatus
US11838111B2 (en) System and method for performing rate adaptation of constant bit rate (CBR) client data with a variable number of idle blocks for transmission over a metro transport network (MTN)
US7162536B1 (en) Validation of a connection between arbitrary end-nodes in a communications network
US20230006938A1 (en) System and method for performing rate adaptation and multiplexing of constant bit rate (cbr) client data for transmission over a metro transport network (mtn)
US20030235215A1 (en) Apparatus and method for aggregation and transportation for plesiosynchronous framing oriented data formats
US6915348B1 (en) Validation of a connection between arbitrary end-points in a communications network using an augmented SPE
US20230318934A1 (en) System and method for rate adaptation of packet-oriented client data for transmission over a metro transport network (mtn)
CN117203916A (zh) 用于对具有固定数量空闲块的恒定比特率（cbr）客户端数据执行速率适配以供通过城域传送网络（mtn）传输的***和方法
CN117413472A (zh) 用于对具有可变数量空闲块的恒定比特率（cbr）客户端数据执行速率适配以供通过城域传送网络（mtn）传输的***和方法
CN117441301A (zh) 用于对恒定比特率（cbr）客户端数据执行速率适配和复用以供通过城域传送网络（mtn）传输的***和方法
WO2023196068A1 (en) System and method for rate adaptation of packet-oriented client data for transmission over a metro transport network (mtn)
CN117938738A (zh) 一种通信方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant