CN113506540A - 一种利于高阶显示的像素电路 - Google Patents

一种利于高阶显示的像素电路 Download PDF

Info

Publication number
CN113506540A
CN113506540A CN202110644652.9A CN202110644652A CN113506540A CN 113506540 A CN113506540 A CN 113506540A CN 202110644652 A CN202110644652 A CN 202110644652A CN 113506540 A CN113506540 A CN 113506540A
Authority
CN
China
Prior art keywords
tft
circuit
potential
signal line
scanning signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110644652.9A
Other languages
English (en)
Inventor
薛炎
郑钰芝
刘凯
梁照辉
孙佳琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Polytechnic
Original Assignee
Shenzhen Polytechnic
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Polytechnic filed Critical Shenzhen Polytechnic
Priority to CN202110644652.9A priority Critical patent/CN113506540A/zh
Publication of CN113506540A publication Critical patent/CN113506540A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明属于像素电路领域，特别涉及到了一种利于高阶显示的像素电路，该像素电路包括有上电路和下电路，所述上电路包括有开关TFT T5，所述下电路包括有开关TFT T5′，所述TFT T5与TFT T5′栅极相连，并且TFT T5与TFT T5′相连后的公共端与EM1(n)扫描信号线相连。在本发明中，通过TFTT5与TFT T5′相连后的公共端与EM1(n)扫描信号线相连，使得上电路和下电路共用EM1信号，该设计减少输入信号源的使用，利于高解析度像素的版图布线设计。且该电路结构在具体的实现上，其结构比较简单，便于实现推广。

Description

一种利于高阶显示的像素电路
技术领域
本发明属于像素电路领域，特别涉及到了一种利于高阶显示的像素电路。
背景技术
由于OLED面板的自发光特性，未来的OLED面板必定追求低功耗，轻薄和形态多样化。LTPO技术可以做到GOA边框更窄，面板整体功耗降低，促使未来产品更有竞争力。由于TFT在长期受到电学stress后，阈值电压会发生偏移，导致OLED的亮度发生变异，因此OLED必须采用像素补偿电路，补偿驱动TFT阈值电压的变化对OLED亮度的影响。目前，苹果提出一种量产的6T1C LTPO像素电路，电路较为复杂，输入信号数量较多，因此在高阶显示中应用受限。
发明内容
本发明的首要目的在于提供一种利于高阶显示的像素电路，该电路减少输入信号源的使用，利于高解析度像素的版图布线设计。
本发明的首要目的在于提供一种利于高阶显示的像素电路，该电路结构简单，便于实现推广。
为了实现上述目的，本发明的技术方案如下。
一种利于高阶显示的像素电路，该像素电路包括有上电路和下电路，所述上电路包括有开关TFT T5，所述下电路包括有开关TFT T5′，所述TFT T5与TFT T5′栅极相连，并且TFT T5与TFT T5′相连后的公共端与EM1(n)扫描信号线相连。在本电路中，通过TFT T5与TFT T5′相连后的公共端与EM1(n)扫描信号线相连，使得上电路和下电路共用EM1信号，该设计减少输入信号源的使用，利于高解析度像素的版图布线设计。且该电路结构在具体的实现上，其结构比较简单，便于实现推广。
进一步的，所述TFT T5与TFT T5′均为LTPS-TFT。
进一步的，所述上电路还包括有TFT T1、TFT T2、TFT T3、TFT T4、TFT T6、电容C1、二极管D1；所述TFT T6栅极与TFT T3栅极相连，相连后的公共端与Scan1(n)扫描信号线相连；所述TFT T4栅极与EM2(n)扫描信号线相连；所述TFT T2栅极与Scan2(n)扫描信号线相连；所述TFT T5一端、TFT T6一端、电容C1一端、二极管D1正极相连，且形成有公共端N1；所述电容C1另一端、TFT T1漏极、TFT T3一端相连，且形成有公共端N2；TFT T3另一端、TFT T1一端、TFT T4一端相连，且形成有公共端N3；TFT T1另一端、TFT T2一端、TFT T5另一端相连，且形成有公共端N4；所述TFT T2另一端与下电路连接。
上电路工作过程主要分为4个阶段。
1.初始化阶段：Scan1(n)升为高电位，EM1(n)降为低电位，EM2(n)维持高电位，Scan2(n)维持低电位，T5关闭，T3开启，N2及N3为高电位，T1开启，T2关闭，因此，N4为高电位，T6开启，OLED阳极点N1的电位被初始化为低电位VINI，因此OLED不发光；2.Vth提取阶段：Scan2(n)升为高电位，Data写入到N4点，EM2(n)降为低电位，T1形成二极管结构，由于N4电位较低，因此电流流经T1，由于N4的电位被固定为data，N2及N3的电位被不断拉低，N2与N3的电位相等，理论上，当N2的电位降至T1的Vth+Vdata时，T1的Vgs-Vth＝Vth+Vdata-Vdata-Vth＝0V时，T1截止；3.数据维持：Scan2(n)降为低电位，T2关闭，EM2(n)和EM1(n)升为高电位，T4和T5开启，Scan1(n)降为低电位，T3及T6关闭，因此，N3升为高电位VDD，N2维持Data+Vth电位，N1维持data电位，由于EM1(n)维持低电位，T5关闭，OLED不启亮；4.OLED发光阶段：EM1(n)升至高电位，T5打开，OLED启亮。
进一步的，所述下电路还包括有TFT T1′、TFT T2′、TFT T3′、TFT T4′、TFT T6′、电容C2、二极管D2；所述TFT T6′栅极与TFT T3′栅极相连，相连后的公共端与Scan1(n+1)扫描信号线相连；所述TFT T4′栅极与EM2(n+1)扫描信号线相连；所述TFT T2′栅极与Scan2(n+1)扫描信号线相连；所述TFT T5′一端、TFT T6′一端、电容C2一端、二极管D2正极相连，且形成有公共端N1b；所述电容C2另一端、TFT T1′漏极、TFT T3′一端相连，且形成有公共端N2b；TFT T3′另一端、TFT T1′一端、TFT T4′一端相连，且形成有公共端N3b；TFT T1′另一端、TFTT2′一端、TFT T5′另一端相连，且形成有公共端N4b；所述TFT T2′另一端与TFT T2另一端连接。本电路中所说的公共端，是指的是共用、共同接入的端点。
下电路工作过程主要分为4个阶段。
1.OLED熄灭：EM1(n)降为低电位，T5′关闭，OLED熄灭；2.初始化阶段：Scan1(n+1)升为高电位，EM1(n)为低电位，EM2(n+1)维持高电位，Scan2(n+1)维持低电位，T5′关闭，T3′开启，N2b及N3b为高电位，T1′开启，T2′关闭，因此，N4b为高电位，T6′开启，OLED阳极点N1b的电位被初始化为低电位VINI，因此OLED不发光；3.Vth提取阶段：Scan2(n+1)升为高电位，Data写入到N4b点，EM2(n+1)降为低电位，T1′形成二极管结构，由于N4b电位较低，因此电流流经T1′，由于N4b的电位被固定为data，N2b及N3b的电位被不断拉低，N2b与N3b的电位相等，理论上，当N2b的电位降至T1′的Vth+Vdata时，T1′的Vgs-Vth＝Vth+Vdata-Vdata-Vth＝0V时，T1′截止；OLED发光阶段：Scan2(n+1)降为低电位，T2′关闭，EM2(n+1)和EM1(n)升为高电位，T4′和T5′开启，Scan1(n+1)降为低电位，T3′及T6′关闭，因此，N3b升为高电位VDD，电流流经T1′，OLED启亮。
进一步的，所述TFT T3和TFT T3′为IGZO-TFT，所述TFT T1、TFT T2、TFT T4、TFTT6、TFT T1′、TFT T2′、TFT T4′、TFT T6′为LTPS-TFT。LTPS—低温多晶硅，也是现在大部分手机屏幕所采用的技术，最大的优势便是具备超高电子迁移率，而且还拥有高分辨率、高反应速度、高亮度、高开口率等优势，但是缺点也比较明显，漏电电流也比较大，导致低驱驱动功耗也较大，不太适合低刷新率。而IGZO—铟镓锌氧化物，相比LTPS来说电子迁移率要低一些，具有均一性好、透明以及制作工艺简单等优点，相比LTPS在成本上也更低，一般常用于大尺寸的显示设备之中。而且IGZO的漏电更少，能够保证低刷新率时的稳定性，相对来说功耗也便更低。本技术方案采用的LTPS与IGZO的结合，可实现从低刷新率，覆盖更广的刷新率范围，而且功耗也会进一步下降。
本发明的有益效果在于，相比于现有技术，在本发明中，通过TFT T5与TFT T5′相连后的公共端与EM1(n)扫描信号线相连，使得上电路和下电路共用EM1信号，该设计减少输入信号源的使用，利于高解析度像素的版图布线设计。且该电路结构在具体的实现上，其结构比较简单，便于实现推广。
附图说明
图1是现有技术的时序图。
图2是现有技术的走线示意图。
图3是本发明的电路原理图。
图4是本发明的时序图。
图5是本发明的走线示意图。
图6是本发明的时序表。
图7是本发明的输入信号波形图。
图8是本发明的上电路的波形图。
图9是本发明的下电路的波形图。
图10是本发明的显示面板常用架构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
一种利于高阶显示的像素电路，该像素电路包括有上电路和下电路，所述上电路包括有开关TFT T5，所述下电路包括有开关TFT T5′，所述TFT T5与TFT T5′栅极相连，并且TFT T5与TFT T5′相连后的公共端与EM1(n)扫描信号线相连。
进一步的，所述TFT T5与TFT T5′均为LTPS-TFT。
进一步的，所述上电路还包括有TFT T1、TFT T2、TFT T3、TFT T4、TFT T6、电容C1、二极管D1；所述TFT T6栅极与TFT T3栅极相连，相连后的公共端与Scan1(n)扫描信号线相连；所述TFT T4栅极与EM2(n)扫描信号线相连；所述TFT T2栅极与Scan2(n)扫描信号线相连；所述TFT T5一端、TFT T6一端、电容C1一端、二极管D1正极相连，且形成有公共端N1；所述电容C1另一端、TFT T1漏极、TFT T3一端相连，且形成有公共端N2；TFT T3另一端、TFT T1一端、TFT T4一端相连，且形成有公共端N3；TFT T1另一端、TFT T2一端、TFT T5另一端相连，且形成有公共端N4；所述TFT T2另一端与下电路连接。
上电路工作过程主要分为4个阶段。
1.初始化阶段：Scan1(n)升为高电位，EM1(n)降为低电位，EM2(n)维持高电位，Scan2(n)维持低电位，T5关闭，T3开启，N2及N3为高电位，T1开启，T2关闭，因此，N4为高电位，T6开启，OLED阳极点N1的电位被初始化为低电位VINI，因此OLED不发光；2.Vth提取阶段：Scan2(n)升为高电位，Data写入到N4点，EM2(n)降为低电位，T1形成二极管结构，由于N4电位较低，因此电流流经T1，由于N4的电位被固定为data，N2及N3的电位被不断拉低，N2与N3的电位相等，理论上，当N2的电位降至T1的Vth+Vdata时，T1的Vgs-Vth＝Vth+Vdata-Vdata-Vth＝0V时，T1截止；3.数据维持：Scan2(n)降为低电位，T2关闭，EM2(n)和EM1(n)升为高电位，T4和T5开启，Scan1(n)降为低电位，T3及T6关闭，因此，N3升为高电位VDD，N2维持Data+Vth电位，N1维持data电位，由于EM1(n)维持低电位，T5关闭，OLED不启亮；4.OLED发光阶段：EM1(n)升至高电位，T5打开，OLED启亮。
进一步的，所述下电路还包括有TFT T1′、TFT T2′、TFT T3′、TFT T4′、TFT T6′、电容C2、二极管D2；所述TFT T6′栅极与TFT T3′栅极相连，相连后的公共端与Scan1(n+1)扫描信号线相连；所述TFT T4′栅极与EM2(n+1)扫描信号线相连；所述TFT T2′栅极与Scan2(n+1)扫描信号线相连；所述TFT T5′一端、TFT T6′一端、电容C2一端、二极管D2正极相连，且形成有公共端N1b；所述电容C2另一端、TFT T1′漏极、TFT T3′一端相连，且形成有公共端N2b；TFT T3′另一端、TFT T1′一端、TFT T4′一端相连，且形成有公共端N3b；TFT T1′另一端、TFTT2′一端、TFT T5′另一端相连，且形成有公共端N4b；所述TFT T2′另一端与TFT T2另一端连接。
下电路工作过程主要分为4个阶段。
1.OLED熄灭：EM1(n)降为低电位，T5′关闭，OLED熄灭；2.初始化阶段：Scan1(n+1)升为高电位，EM1(n)为低电位，EM2(n+1)维持高电位，Scan2(n+1)维持低电位，T5′关闭，T3′开启，N2b及N3b为高电位，T1′开启，T2′关闭，因此，N4b为高电位，T6′开启，OLED阳极点N1b的电位被初始化为低电位VINI，因此OLED不发光；3.Vth提取阶段：Scan2(n+1)升为高电位，Data写入到N4b点，EM2(n+1)降为低电位，T1′形成二极管结构，由于N4b电位较低，因此电流流经T1′，由于N4b的电位被固定为data，N2b及N3b的电位被不断拉低，N2b与N3b的电位相等，理论上，当N2b的电位降至T1′的Vth+Vdata时，T1′的Vgs-Vth＝Vth+Vdata-Vdata-Vth＝0V时，T1′截止；OLED发光阶段：Scan2(n+1)降为低电位，T2′关闭，EM2(n+1)和EM1(n)升为高电位，T4′和T5′开启，Scan1(n+1)降为低电位，T3′及T6′关闭，因此，N3b升为高电位VDD，电流流经T1′，OLED启亮。
进一步的，所述TFT T3和TFT T3′为IGZO-TFT，所述TFT T1、TFT T2、TFT T4、TFTT6、TFT T1′、TFT T2′、TFT T4′、TFT T6′为LTPS-TFT。LTPS—低温多晶硅，也是现在大部分手机屏幕所采用的技术，最大的优势便是具备超高电子迁移率，而且还拥有高分辨率、高反应速度、高亮度、高开口率等优势，但是缺点也比较明显，漏电电流也比较大，导致低驱驱动功耗也较大，不太适合低刷新率。而IGZO—铟镓锌氧化物，相比LTPS来说电子迁移率要低一些，具有均一性好、透明以及制作工艺简单等优点，相比LTPS在成本上也更低，一般常用于大尺寸的显示设备之中。而且IGZO的漏电更少，能够保证低刷新率时的稳定性，相对来说功耗也便更低。本技术方案采用的LTPS与IGZO的结合，可实现从低刷新率，覆盖更广的刷新率范围，而且功耗也会进一步下降。
具体的，TFT T5和TFT T5′均为开关TFT，控制驱动TFTT1、TFT T1′产生的电流通过OLED器件。本电路采用二极管方式提取TFT T1和TFT T1′的Vth，其他信号EM2、scan2、scan1的脉冲宽度均控制着TFT T1的Vth提取时间和提取过程，例如，scan1控制TFT T1的漏极和栅极电位，EM2控制的TFT会影响TFT T1漏极电位，Scan2控制的TFT会影响TFT T1源极的电位。TFT T5和TFT T5′在电位复位和二极管提取Vth的过程中(罗马数字第1，第2阶段)，控制的TFT T5和TFT T5′均为关闭的，因此信号的公用不会影响TFT T1和TFT T1‘源极的电位。因此，为了确保TFT T1和TFT T1′的Vth的时间和精度一致，最终保证流经TFT T1和TFT T1′的电流一致，其他信号不能进行公用。因此，本电路中，TFT T5和TFT T5′的公共端与EM1(n)扫描信号线相连的设计，是在确保确保TFT T1和TFT T1′的Vth的时间和精度一致、电流一致的情况下，减少输入信号源的使用的一种设计。
在本电路中：TFT的源漏极是不停动态变化的，本电路中所使用N型TFT，电压高的就是漏极，电压低的就是源极。
TFT Ⅰ Ⅱ Ⅲ
T1 上端漏极，下端源极 上端漏极，下端源极 上端漏极，下端源极
T2 左端漏极，右端源极 左端漏极，右端源极 左端漏极，右端源极
T3 左端源极，右端漏极 左端源极，右端漏极 左端源极，右端漏极
T4 上端漏极，下端源极 上端漏极，下端源极 上端漏极，下端源极
T5 上端漏极，下端源极 上端漏极，下端源极 上端漏极，下端源极
T6 上端漏极，下端源极 上端漏极，下端源极 上端漏极，下端源极
T1′ 上端漏极，下端源极 上端漏极，下端源极 上端漏极，下端源极
T2′ 左端漏极，右端源极 左端漏极，右端源极 左端漏极，右端源极
T3′ 左端源极，右端漏极 左端源极，右端漏极 左端源极，右端漏极
T4′ 上端漏极，下端源极 上端漏极，下端源极 上端漏极，下端源极
T5′ 上端漏极，下端源极 上端漏极，下端源极 上端漏极，下端源极
T6′ 上端漏极，下端源极 上端漏极，下端源极 上端漏极，下端源极
上表中上端、下端、左端、右端的位置，具体指的是图3中各TFT的上端、下端、左端、右端的位置。上述Ⅰ、Ⅱ、Ⅲ具体指的是图4是三个阶段。
EM1(n)、EM2(n)、EM2(n+1)，Scan1(n)、Scan1(n+1)、Scan2(n)、Scan2(n+1)均为扫描信号。显示面板常用架构如图10所示，AA区是显示区域。GOA(Gate driver on array)为显示区域提供扫描信号。EM1(n)、EM2(n)、EM2(n+1)，Scan1(n)、Scan1(n+1)、Scan2(n)、Scan2(n+1)均由GOA提供。Data由在底部的数据芯片(dource)提供。
本发明的有益效果在于，相比于现有技术，在本发明中，通过TFT T5与TFT T5′相连后的公共端与EM1(n)扫描信号线相连，使得上电路和下电路共用EM1信号，该设计减少输入信号源的使用，利于高解析度像素的版图布线设计。且该电路结构在具体的实现上，其结构比较简单，便于实现推广。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (5)

1.一种利于高阶显示的像素电路，该像素电路包括有上电路和下电路，所述上电路包括有开关TFT T5，所述下电路包括有开关TFT T5′，所述TFT T5与TFT T5′栅极相连，并且TFT T5与TFT T5′相连后的公共端与EM1(n)扫描信号线相连。
2.根据权利要求1所述的一种利于高阶显示的像素电路，其特征在于，所述TFT T5与TFT T5′均为LTPS-TFT。
3.根据权利要求1所述的一种利于高阶显示的像素电路，其特征在于，所述上电路还包括有TFT T1、TFT T2、TFT T3、TFT T4、TFT T6、电容C1、二极管D1；所述TFT T6栅极与TFT T3栅极相连，相连后的公共端与Scan1(n)扫描信号线相连；所述TFT T4栅极与EM2(n)扫描信号线相连；所述TFT T2栅极与Scan2(n)扫描信号线相连；所述TFT T5一端、TFT T6一端、电容C1一端、二极管D1正极相连，且形成有公共端N1；所述电容C1另一端、TFT T1漏极、TFT T3一端相连，且形成有公共端N2；TFT T3另一端、TFT T1一端、TFT T4一端相连，且形成有公共端N3；TFT T1另一端、TFT T2一端、TFT T5另一端相连，且形成有公共端N4；所述TFT T2另一端与下电路连接。
4.根据权利要求3所述的一种利于高阶显示的像素电路，其特征在于，所述下电路还包括有TFT T1′、TFT T2′、TFT T3′、TFT T4′、TFT T6′、电容C2、二极管D2；所述TFT T6′栅极与TFT T3′栅极相连，相连后的公共端与Scan1(n+1)扫描信号线相连；所述TFT T4′栅极与EM2(n+1)扫描信号线相连；所述TFT T2′栅极与Scan2(n+1)扫描信号线相连；所述TFT T5′一端、TFT T6′一端、电容C2一端、二极管D2正极相连，且形成有公共端N1b；所述电容C2另一端、TFT T1′漏极、TFT T3′一端相连，且形成有公共端N2b；TFT T3′另一端、TFT T1′一端、TFT T4′一端相连，且形成有公共端N3b；TFT T1′另一端、TFT T2′一端、TFT T5′另一端相连，且形成有公共端N4b；所述TFT T2′另一端与TFT T2另一端连接。
5.根据权利要求4所述的一种利于高阶显示的像素电路，其特征在于，所述TFT T3和TFT T3′为IGZO-TFT，所述TFT T1、TFT T2、TFT T4、TFT T6、TFT T1′、TFT T2′、TFT T4′、TFTT6′为LTPS-TFT。
CN202110644652.9A 2021-06-09 2021-06-09 一种利于高阶显示的像素电路 Pending CN113506540A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110644652.9A CN113506540A (zh) 2021-06-09 2021-06-09 一种利于高阶显示的像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110644652.9A CN113506540A (zh) 2021-06-09 2021-06-09 一种利于高阶显示的像素电路

Publications (1)

Publication Number Publication Date
CN113506540A true CN113506540A (zh) 2021-10-15

Family

ID=78009342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110644652.9A Pending CN113506540A (zh) 2021-06-09 2021-06-09 一种利于高阶显示的像素电路

Country Status (1)

Country Link
CN (1) CN113506540A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1766972A (zh) * 2004-10-28 2006-05-03 三星Sdi株式会社 扫描驱动器、使用其的发光显示器及其驱动方法
KR100662998B1 (ko) * 2005-11-04 2006-12-28 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법
CN103597534A (zh) * 2011-05-28 2014-02-19 伊格尼斯创新公司 用于快速补偿显示器中的像素的编程的***和方法
CN107230452A (zh) * 2017-07-11 2017-10-03 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及驱动方法
CN107978272A (zh) * 2016-10-25 2018-05-01 乐金显示有限公司 有机发光显示器及用于驱动有机发光显示器的装置
CN108257552A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 像素电路、有机发光显示装置及其驱动方法
CN110223636A (zh) * 2019-06-17 2019-09-10 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1766972A (zh) * 2004-10-28 2006-05-03 三星Sdi株式会社 扫描驱动器、使用其的发光显示器及其驱动方法
KR100662998B1 (ko) * 2005-11-04 2006-12-28 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법
CN1959790A (zh) * 2005-11-04 2007-05-09 三星Sdi株式会社 有机发光显示设备及其驱动方法
CN103597534A (zh) * 2011-05-28 2014-02-19 伊格尼斯创新公司 用于快速补偿显示器中的像素的编程的***和方法
CN107978272A (zh) * 2016-10-25 2018-05-01 乐金显示有限公司 有机发光显示器及用于驱动有机发光显示器的装置
CN108257552A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 像素电路、有机发光显示装置及其驱动方法
CN107230452A (zh) * 2017-07-11 2017-10-03 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及驱动方法
CN110223636A (zh) * 2019-06-17 2019-09-10 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置

Similar Documents

Publication Publication Date Title
US10565929B2 (en) Organic light emitting display
CN103218970B (zh) Amoled像素单元及其驱动方法、显示装置
CN104680980B (zh) 像素驱动电路及其驱动方法、显示装置
WO2023005694A1 (zh) 像素电路及其驱动方法、显示面板
US20210312864A1 (en) Pixel circuit and display panel
WO2017156826A1 (zh) Amoled像素驱动电路及像素驱动方法
WO2019010873A1 (zh) 一种像素驱动电路及驱动方法
CN108777131B (zh) Amoled像素驱动电路及驱动方法
WO2019000650A1 (zh) 像素电路及其控制方法、显示面板
US10304387B2 (en) AMOLED pixel driving circuit and AMOLED pixel driving method
US20230419895A1 (en) Pixel driving circuit and display panel
WO2019037285A1 (zh) 顶发射amoled像素电路及其驱动方法
CN110189707A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN113707089A (zh) 一种像素驱动电路、显示面板及显示装置
US20190012963A1 (en) Amoled pixel driving circuit and pixel driving method
CN203179475U (zh) Amoled像素单元及显示装置
CN113257194B (zh) 一种有源矩阵有机发光二极管像素补偿电路及其驱动方法
CN113870785A (zh) 一种oled像素补偿电路及oled像素补偿方法
CN114333702A (zh) 显示面板的驱动电路、显示面板
Kim et al. Emission gate driver with five low-temperature poly-Si oxide TFTs without capacitor for narrow-bezel AMOLED display
CN113160754A (zh) 一种单电容结构的amoled像素补偿电路及其驱动方法
WO2019061784A1 (zh) Amoled显示面板的扫描驱动***
CN108510945B (zh) Oled像素补偿电路
CN113506540A (zh) 一种利于高阶显示的像素电路
US20230123397A1 (en) Pixel driving circuit, driving method thereof, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211015