CN113504446A - 被配置为检测故障的电路及检测故障的方法 - Google Patents

被配置为检测故障的电路及检测故障的方法 Download PDF

Info

Publication number
CN113504446A
CN113504446A CN202110257395.3A CN202110257395A CN113504446A CN 113504446 A CN113504446 A CN 113504446A CN 202110257395 A CN202110257395 A CN 202110257395A CN 113504446 A CN113504446 A CN 113504446A
Authority
CN
China
Prior art keywords
fault
gate voltage
signal
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110257395.3A
Other languages
English (en)
Inventor
权泰成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN113504446A publication Critical patent/CN113504446A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2617—Circuits therefor for testing bipolar transistors for measuring switching properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

本申请涉及被配置为检测故障的电路及检测故障的方法。本发明公开了一种用于检测影响功率晶体管的故障的电路，该电路包括调节电路、第一故障状态电路和故障信令电路。该功率晶体管分别通过输入信号的断言和取消断言来导通和关断。该调节电路从功率晶体管的栅极电压产生经调节的栅极电压信号。当该经调节的栅极电压信号在该输入信号的断言之后的第一间隔期间大于第一故障参考电压时，该第一故障状态电路断言第一故障指示。该故障信令电路响应于该第一故障指示被断言来断言故障信号，并且响应于该输入信号被取消断言来取消断言该故障信号。

Description

被配置为检测故障的电路及检测故障的方法
相关申请的交叉引用
本发明要求于2020年3月23日提交的美国申请号16/826881的优先权，该申请以引用方式并入本文以用于所有目的。
技术领域
本发明涉及用于保护绝缘栅双极晶体管(IGBT)或功率金属氧化物半导体场效应晶体管(MOSFET)免受故障诸如短路故障、硬切换故障和/或欠载故障的电路和方法。
背景技术
用于功率控制和/或功率转换的设备(下文称为功率控制设备)可使用功率晶体管。可以通过以预定间隔导通或关断此类功率晶体管来实现功率控制或转换，诸如通过使用脉宽调制(PWM)、脉频调制(PFM)等。应选择功率晶体管，以便不仅在正常条件下而且在过载条件下可靠地处理电路电流。然而，功率晶体管在诸如过流(OC)故障、硬开关故障(HSF)或欠载故障(FUL)等故障状况下可能受到非常高的浪涌电流的影响。
当过量的电流流过功率晶体管时，发生OC故障。当功率控制设备中的另一功率晶体管或续流二极管在功率晶体管导通的情况下短路时，可能发生HSF。当功率控制设备向其提供功率的负载中发生短路时，可能发生FUL。
尤其是在功率晶体管为绝缘栅双极晶体管(IGBT)的情况下，而且对于功率金属氧化物半导体场效应晶体管(MOSFET)的情况下，当发生严重故障状况时，比功率晶体管的额定水平高许多倍的电流可能流过该功率晶体管。因此，为了防止此类故障电流造成的功率晶体管的高功率损耗和损坏，必须快速(诸如在几微秒内)执行适当的故障检测和校正。
用于驱动IGBT和/或MOSFET的驱动器IC可支持对故障情况的检测和响应。但是这些故障检测和响应功能可能需要使用附加信号输入和附加部件。此外，用于检测故障的电路可引起时间延迟和附加的功率损耗，并且可使得难以确定与特定IGBT或MOSFET一起使用的适当栅极电阻器。
因此，期望一种IGBT/MOSFET驱动器，该IGBT/MOSFET驱动器能够在没有附加部件并且没有浪费功率的情况下快速检测故障状况并对故障状况作出响应。
发明内容
本公开涉及用于功率晶体管的故障检测和故障处理，并且具体地涉及用于使用功率IGBT或功率MOSFET的栅极信号的电压来感测故障状况的电路和方法。
实施方案包括一种被配置为检测故障的电路，该电路包括：调节电路，该调节电路被配置为根据功率晶体管的栅极电压来产生经调节的栅极电压信号；第一故障状态电路，该第一故障状态电路被配置为当该经调节的栅极电压信号在从输入信号的断言开始的第一间隔期间大于第一故障参考电压时通过断言第一故障指示来产生该第一故障指示；以及故障信令电路，该故障信令电路被配置为通过响应于该第一故障指示被断言而断言故障信号并且通过响应于该输入信号被取消断言而取消断言该故障信号来产生该故障信号。输入信号的断言指示功率晶体管将被导通，并且输入信号的取消断言指示功率晶体管将被关断。
在一个实施方案中，该电路包括第二故障状态电路，该第二故障状态电路被配置为当经调节的栅极电压信号大于第二故障参考电压时通过断言第二故障指示来产生该第二故障指示。该第二故障参考电压大于该第一故障参考电压。
在一个实施方案中，故障信令电路可被配置为通过响应于该第二故障指示被断言而断言该故障信号来产生该故障信号。
在一个实施方案中，该第二故障参考电压对应于该经调节的栅极电压信号的一个值，该值大于当该功率晶体管的该栅极电压等于正常操作期间存在于该功率晶体管的栅极上的最大栅极电压时的该经调节的栅极电压信号的值。
在一个实施方案中，该第一故障参考电压大于与该功率晶体管的米勒电压相对应的该经调节的栅极电压信号的值，并且该第一间隔的持续时间对应于当在正常操作下在该功率晶体管的栅极电压中发生米勒平台时该输入信号的断言之后的时间。
在一个实施方案中，该调节电路通过对指示该栅极电压的栅极电压信号进行分压并且对该分压的结果进行低通滤波来产生该经调节的栅极电压信号。
实施方案包括一种检测故障的方法，该方法包括：接收用于控制功率晶体管的栅极电压的输入信号；接收对应于该栅极电压的栅极电压信号；使用该栅极电压信号生成经调节的栅极电压信号；执行该经调节的栅极电压信号与第一故障参考电压的第一比较；响应于该第一比较而断言故障信号，该第一比较指示在从该输入信号的断言开始并且具有预定持续时间的时间段内该经调节的栅极电压信号大于该第一故障参考电压；以及响应于该输入信号被取消断言来取消断言该故障信号。
在一个实施方案中，该第一故障参考电压的值大于与等于该功率晶体管的米勒电压的栅极电压相对应的该经调节的栅极电压信号的值，并且该时间段的持续时间对应于在正常操作期间该输入信号的断言与米勒平台的预期结束之间的间隔。
在一个实施方案中，该方法包括：执行经调节的栅极电压信号与第二故障参考电压的第二比较；以及响应于该第二比较来断言该故障信号，该第二比较指示该经调节的栅极电压信号大于该第二故障参考电压。
在一个实施方案中，该第二故障参考电压大于与在正常操作期间等于存在于该功率晶体管的栅极上的最大栅极电压的栅极电压对应的该经调节的栅极电压信号的值。
在一个实施方案中，该方法包括：响应于该故障信号的断言，执行该功率晶体管的栅极电压钳位、该功率晶体管的软关断或该两者。
附图说明
在附图中，所有独立视图以及以下详细描述中类似的附图标号表示相同或功能相似的元件，并且这些附图标号结合到说明书中并且形成说明书的一部分，用于进一步说明包括受权利要求书保护的发明的概念的实施方案并且解释那些实施方案的各种原理和优点。
图1示出了根据控制绝缘栅双极晶体管(IGBT)的实施方案的驱动电路。
图2示出了在正常操作条件下导通的IGBT的电压和电流。
图3示出了IGBT或MOSFET的转移特性。
图4示出了根据一个实施方案的栅极电压状态分析逻辑电路。
图5示出了根据一个实施方案的栅极电压信号调节电路。
图6示出了根据一个实施方案的过流和硬开关故障状态电路。
图7示出了在发生过流故障或硬开关故障时IGBT在导通期间的栅极电压。
图8示出了根据一个实施方案的欠载故障状态电路。
图9示出了在发生欠载故障时IGBT的栅极电压。
图10示出了根据一个实施方案的故障状态电路。
图11示出了在一个实施方案中使用的栅极电压钳位和软关断驱动电路。
图12示出了在发生过流故障或硬开关故障时的实施方案的操作。
图13示出了在发生欠载故障时的实施方案的操作。
具体实施方式
实施方案涉及使用IGBT或功率MOSFET来检测电路中的故障状况。
在以下详细描述中，举例说明和描述了某些例示性实施方案。本领域的技术人员将认识到，这些实施方案可以各种不同的方式进行修改，而不脱离本公开的范围。因此，附图和说明书在本质上应被认为是例示性的，而不是限制性的。类似的附图标号在说明书中表示类似的元件。
在下文中，一些部件被公开为双极结型晶体管(BJT)，但实施方案不限于此。因此，示例中的BJT可用一些其他合适类型的晶体管(诸如FET)替代，其中该晶体管的控制输入(诸如栅极)、第一导电端子(诸如源极或漏极)和第二导电端子(诸如源极或漏极中的另一者)分别对应于BJT的基极、集电极和发射极。
在一个实施方案中，电路被配置为检测故障。该电路包括调节电路、第一故障状态电路和故障信令电路。调节电路根据功率晶体管诸如IGBT或功率MOSFET的栅极电压来产生经调节的栅极电压信号。在从输入信号的断言开始的第一间隔期间，当经调节的栅极电压信号大于第一故障参考电压时，第一故障状态电路通过断言第一故障指示来产生第一故障指示。故障信令电路通过响应于第一故障指示被断言而断言故障信号并且通过响应于输入信号被取消断言而取消断言故障信号来产生故障信号。输入信号的断言指示功率晶体管将被导通，并且输入信号的取消断言指示功率晶体管将被关断。
在一个实施方案中，包括在栅极驱动电路中的故障检测电路基于由栅极驱动电路控制的功率IGBT或功率MOSFET(下文称为功率晶体管)的栅极电压以及控制功率晶体管的导通和关断的输入信号来检测故障状况。故障检测电路可检测过流故障、硬开关故障、欠载故障中的任一者或全部或它们的组合。故障检测电路可仅使用输入信号和栅极电压(连同一个或多个内部参考电压和一个或多个内部持续时间)来检测故障。具体地，故障检测电路的实施方案不需要关于功率晶体管的栅极电流、通过功率晶体管的电流、功率晶体管的输入电压或使用功率晶体管产生的输出电压方面的信息来检测故障。因此，可减少包括功率晶体管的电路的零件计数，并且可通过消除监视附加电流和/或电压以提供故障保护的需要来改善该电路的效率。此外，在监测通过功率晶体管的电流或使用功率晶体管产生的输出电压极其困难的情况下，可提供故障保护。
图1示出了根据一个实施方案的控制IGBT 110的驱动电路100，该IGBT控制到电感负载的功率。在另一个实施方案中，驱动电路100可控制功率金属氧化物半导体场效应晶体管(MOSFET)。
驱动电路100包括前置驱动电路102和故障处理电路104。驱动电路100从外部源接收输入信号INP、监测，并且在一些情况下，控制IGBT 110的栅极G的栅极电压VGE(更确切地，栅极到发射极电压)，并且通常使用用于向IGBT110的栅极G提供电流的栅极导通信号Gon和用于从IGBT 110的栅极G吸收电流的栅极关断信号Goff来控制IGBT 110。
前置驱动电路102使用来自外部源的输入信号INP和由故障处理电路104产生的故障信号FLT来产生栅极导通信号Gon和栅极关断信号Goff。
在一个实施方案中，当故障信号FLT被取消断言(指示尚未检测到故障)时，响应于输入信号INP指示IGBT 110将被导通，前置驱动电路102向栅极导通信号Gon提供电流并浮置栅极关断信号Goff；并且响应于输入信号INP指示IGBT 110将被关断，前置驱动电路102浮置栅极导通信号Gon并且将电流吸收到栅极关断信号Goff中。然而，当故障信号FLT被断言(指示已检测到故障)时，前置驱动电路102可浮置栅极导通信号Gon和栅极关断信号Goff两者。
栅极导通信号Gon通过导通电阻器112耦接到IGBT 110的栅极G。导通电阻器112控制IGBT 110导通的速率。栅极关断信号Goff通过关断电阻器114耦接到IGBT 110的栅极G。关断电阻器114控制IGBT 110在非故障情况下关断的速率。
在另一个实施方案中，驱动电路100和前置驱动电路102可产生如上所述的吸收和提供电流的单个栅极导通/关断信号。在另一个实施方案中，单个电阻器可控制IGBT 110的导通速率和正常关断速率两者。在另一个实施方案中，可使用两个二极管和两个电阻器将单个栅极导通/关断信号耦接到IGBT 110的栅极G，该两个电阻器被配置为使得该两个电阻器中的一个电阻器控制IGBT 110的导通速率并且另一电阻器控制IGBT 110的正常关断速率。
故障处理电路104使用输入信号INP和IGBT 110的栅极电压VGE来检测故障。响应于检测到故障，故障处理电路104将故障信号FLT输出至向前置驱动电路102，并且控制栅极电压VGE以安全地关断IGBT 110。故障处理电路104包括：栅极电压状态分析逻辑(GVSL)电路106，其用于使用输入信号INP和栅极电压VGE产生故障信号FLT；以及软关断驱动电路108，其用于响应于故障信号FLT被断言来控制栅极电压VGE安全地关断IGBT 110。
IGBT 110具有耦接到电感器120的第一端的集电极C和耦接到地的发射极E。电感器120的第二端耦接到DC电源VDC。续流二极管122的阴极耦接到电感器120的第二端，并且续流二极管122的阳极耦接到电感器120的第一端。保护二极管116具有连接到IGBT 110的集电极C的阴极和连接到IGBT110的发射极E的阳极。
电感器120可以是电源的储能部件、机电装置(诸如电机或螺线管)的线圈等。IGBT110通过导通和关断来控制通过电感器120的集电极电流IC。
图2示出了在正常操作条件下导通并同时驱动电感负载(诸如图1所示的电感器120)的IGBT的电压和电流。在本文中，“正常操作”是指当故障(诸如过流故障、硬开关故障或欠载故障)不影响IGBT的操作时电路的操作。所示波形包括IGBT的栅极电压VGE(更确切地说，栅极到发射极电压)、当IGBT导通时从IGBT的集电极传导至发射极的集电极电流IC，以及跨IGBT的集电极和发射极的集电极到发射极电压VCE。
在第一时间间隔t0中，IGBT关断。栅极电压VGE初始为零，但在该间隔即将结束时开始上升，直到其达到栅极阈值电压VGE(th)。在该间隔期间，集电极电流IC和集电极到发射极电压VCE不变。
在第二时间间隔t1中，栅极电压VGE超过栅极阈值电压VGE(th)，这使得集电极电流IC开始流动。在该第二时间间隔t1中，IGBT可处于活动阶段，并且集电极电流IC可根据栅极电压VGE而增大。集电极电流Ic逐渐增大到满载电流IL。集电极到发射极电压VCE与IGBT的杂散电感和集电极电流的时间导数δIC/δt成比例地减小。
在第三时间间隔t2中，集电极到发射极电压VCE继续与IGBT的杂散电感和集电极电流的时间导数δIC/δt成比例地减小。集电极电流IC根据续流二极管(诸如图1的续流二极管122)的反向恢复电流继续增大。续流二极管的反向恢复电流在第三时间间隔t2中开始流动，并在该第三时间间隔t2内增大。因此，栅极电压VGE在第三时间间隔t2期间上升。
续流二极管的反向恢复电流在第四时间间隔t3期间开始减小。在该相同的第四时间间隔t3中，续流二极管两端的电压可增大，并且集电极到发射极电压VCE可下降。如果IGBT的栅极到集电极电容CGC低，并且提供给电感负载的DC电压VDC足够高，则集电极到发射极电压VCE可急剧降低。
在第四时间间隔t3期间，IGBT的栅极到集电极电容CGC和IGBT的栅极到发射极电容CGE可放电。续流二极管的反向恢复在第四时间间隔t3结束时终止。
在第五时间间隔t4中，提供给IGBT的栅极的栅极电流IG对IGBT的栅极到发射极电容CGE充电。栅极电压VGE可基本上保持在满载栅极电压VGE(IL)，并且集电极电流Ic可基本上保持在满载电流IL；由于栅极电压VGE在该时段期间保持在相同值，因此该时段可被称为米勒平台。然而，集电极到发射极电压VCE可随(VDD-VGE(IL))//(RGCGC)的比率下降，其中RG是控制提供给栅极的电流的电阻，并且VDD是最大栅极电压。在实施方案中，最大栅极电压VDD是可由耦接到IGBT的栅极的前置驱动电路(诸如图1的前置驱动电路102)输出的最大电压。
在第六时间间隔t5中，栅极电压VGE可随时间常数Rg(CGE+CGC,Miller)增大，其中CGC,Miller是IGBT的米勒电容，直到栅极电压VGE达到最大栅极电压VDD。在第六时间间隔t5中，集电极到发射极电压VCE逐渐减小，直至其达到饱和电压VCE(SAT)。
图3示出了IGBT或MOSFET的转移特性。该附图示出了IGBT或MOSFET的跨导gm、IGBT或MOSFET的栅极电压VGE以及IGBT或MOSFET的集电极电流IC之间的关系。
如图3所示，当IGBT或MOSFET导通时，栅极电压VGE可被确定为栅极阈值电压VGE(th)与集电极电流IC的和除以跨导gm。因此，如果满载电流IL是已知的，则图2的第五时间间隔t4期间的栅极电压VGE(在下文中称为米勒电压)可通过将满载电流IL除以跨导gm再加上栅极阈值电压VGE(th)来确定。
图4示出了根据一个实施方案的栅极电压状态分析逻辑(GVSL)电路406。GVSL电路406接收输入信号INP和栅极电压VGE，并且产生故障信号FLT。输入信号INP可被断言以指示IGBT将被导通，并且被取消断言以指示IGBT将被关断。故障信号FLT可被断言以指示已发生故障，并且相反地被取消断言。GVSL电路406可包括在图1的GVSL电路106中。
GVSL电路406包括信号调节电路412、过流/硬开关故障(OC/HSF)状态电路414、欠载故障(FUL)状态电路416和故障状态电路418。故障状态电路418可被称为故障信令电路。
信号调节电路412接收栅极电压VGE并产生经调节的栅极电压VGE_SC。在实施方案中，信号调节电路412可通过限制、减小和/或移位栅极电压VGE的电压范围并且通过对栅极电压VGE进行滤波以例如衰减栅极电压VGE上的噪声和瞬变来产生经调节的栅极电压VGE。
OC/HSF状态电路414接收输入信号INP和经调节的栅极电压VGE_SC并且产生OC/HSF故障信号FOCHSF。在实施方案中，OC/HSF状态电路414在米勒平台期间根据经调节的栅极电压VGE_SC的大小生成OC/HSF故障信号FOCHSF。
FUL状态电路416接收经调节的栅极电压VGE_SC并产生FUL故障信号FFUL。在实施方案中，FUL状态电路416通过将经调节的栅极电压VGE_SC与对应于最大栅极电压VDD的预定阈值电压进行比较来产生FUL故障信号FFUL。
故障状态电路418接收输入信号INP、OC/HSF故障信号FOCHSF和FUL故障信号FFUL并且产生故障信号FLT。在一个实施方案中，故障状态电路418响应于输入信号INP被取消断言而取消断言故障信号FLT，并且响应于OC/HSF故障信号FOCHSF和FUL故障信号FFUL的任一者或两者的断言而断言故障信号FLT。
值得注意的是，GVSL电路406检测OC/HSF和FUL状况，而无需使用关于流到受控的IGBT或功率MOSFET的栅极电流的信息，并且不使用关于流经IGBT或功率MOSFET的电流的信息(即，不需要测量IGBT的集电极到发射极电流或功率MOSFET的漏极到源极电流)。
图5示出了根据一个实施方案的信号调节电路512。信号调节电路512根据栅极电压VGE产生经调节的栅极电压VGE_SC，并且包括由第一电阻器522和第二电阻器524形成的分压器、运算放大器526和低通滤波器电路528。信号调节电路512可包括在图4的信号调节电路412中。
栅极电压VGE被提供给该分压器，并且该分压器的输出被提供给运算放大器526的正极输入。因此，运算放大器526的正极输入处的电压等于VGE×R524/(R524+R522)，其中R522为第一电阻器522的电阻并且R524为第二电阻器524的电阻。
运算放大器526被配置作为单位增益放大器，因此运算放大器526的输出等于运算放大器526的正极输入处的信号，即等于VGE×R524/(R524+R522)。然而，实施方案不限于此，并且在实施方案中，运算放大器526可被配置为提供小于1或大于1的增益。
低通滤波器528通过对运算放大器526的输出进行低通滤波来产生经调节的栅极电压VGE_SC。在一个实施方案中，低通滤波器528的时间常数是40纳秒。
图6示出了根据一个实施方案的过流和硬开关故障(OC/HSF)状态电路614。OC/HSF状态电路614根据输入信号INP和经调节的栅极电压VGE_SC产生OC/HSF故障信号FOCHSF。OC/HSF状态电路614可包括在图4的OC/HSF状态电路414中。
OC/HSF状态电路614包括具有第一电阻器622和第二电阻器642的分压器、比较器626、延迟电路630、与门632、异或非(XNOR)门634、第三电阻器638和晶体管638。
包括第一电阻器622和第二电阻器624的分压器通过对供电电压VDD进行分压来产生参考电压Vref_OC/HSF。在一个实施方案中，OC/HSF参考电压Vref_OC/HSF对应于高于当栅极电压VGE的值等于IGBT或MOSFET的米勒电压时将由信号调节电路512产生的经调节的栅极电压VGE_SC的值的电压。
在一个实施方案中，OC/HSF参考电压Vref_OC/HSF的值是供电电压VDD的预定部分。在另一个实施方案中，第一电阻器622和第二电阻器624中的一者或多者可以是被选择为设置OC/HSF参考电压Vref_OC/HSF的值的外部电阻器。在另一个实施方案中，第一电阻器622和第二电阻器624中的一者或多者可以是可编程可变电阻器，其可被编程用于设置OC/HSF参考电压Vref_OC/HSF。虽然图6公开了使用电阻分压器生成OC/HSF参考电压Vref_OC/HSF，但实施方案不限于此。
比较器626将OC/HSF参考电压Vref_OC/HSF与经调节的栅极电压VGE_SC进行比较，并且当经调节的栅极电压VGE_SC大于OC/HSF参考电压Vref_OC/HSF时，尝试断言OC/HSF故障信号FOCHSF。然而，比较器626在晶体管638导通时将无法断言OC/HSF故障信号FOCHSF。
晶体管638由延迟电路630、与门632和异或非门634控制，其操作以在与输入信号INP被断言之后紧接着的延迟电路630的延迟时间t相对应的时段内关断晶体管638(以允许OC/HSF故障信号FOCHSF被断言)，并且在输入信号INP被断言之后经过了延迟电路630的延迟时间之后使晶体管638重新导通。在一个实施方案中，延迟电路630的延迟时间t是与输入信号INP的断言和米勒平台的结束之间的预期延迟对应的时间ΔM，诸如图2的第五间隔t4所示。
延迟电路630的延迟时间可被选择为使得晶体管638在米勒平台之前和期间(图2的第五时间t4)被关断，并且在米勒平台结束之后被重新导通，以便使得仅当经调节的栅极电压VGE_SC在米勒平台之前或期间上升到OC/HSF参考电压Vref_OC/HSF以上时，OC/HSF故障信号FOCHSF才被断言。在一个实施方案中，OC/HSF参考电压Vref_OC/HSF被设置为高于图2所示的t2和t3之间的栅极电压VGE的峰值处的经调节的栅极电压VGE_SC的预期值。在另一个实施方案中，低通滤波器528消除了或基本上衰减了图2所示的t2和t3之间的栅极电压VGE的峰值对经调节的栅极电压VGE_SC的影响。
图7示出了根据一个实施方案的在过流故障或硬开关故障发生时导通期间的IGBT(或MOSFET)的栅极电压，并且将用于解释OC/HSF状态电路(诸如图6的OC/HSF状态电路614)的操作。在图7中，可能发生在米勒平台(如图2所示)之前的栅极电压VGE中的轻微凸起已被省略，以将注意力集中在通常对应于米勒平台的间隔t3、t4期间的栅极电压VGE的行为上。
如图7所示，当电路诸如图1所示的电路正常操作时，间隔t3、t4期间的栅极电压VGE将为米勒电压VGE(IL)，如前所述。因此，如果图6的OC/HSF参考电压Vref_OC/HSF被配置为当栅极电压VGE等于米勒电压VGE(IL)时，高于经调节的栅极电压VGE_SC的值，则比较器626在电路正常操作时的间隔t3、t4期间将不断言OC/HSF故障信号FOCHSF。因此，如果延迟电路630的延迟值被配置为在间隔t3、t4之后防止OC/HSF故障信号FOCHSF的断言，则OC/HSF故障信号FOCHSF在正常操作期间将不被断言。
然而，当电路诸如图1所示的电路经历过流状况或硬开关故障状况时，栅极电压VGE可在间隔t3、t4期间上升到显著高于米勒电压VGE(IL)。因此，如果OC/HSF参考电压Vref_OC/HSF被配置为当栅极电压VGE等于米勒电压VGE(IL)时高于经调节的栅极电压VGE_SC的值，但当发生过流状况或硬开关故障状况时低于经调节的栅极电压VGE_SC的值，则OC/HSF故障信号FOCHSF将在间隔t3、t4期间响应于过流或硬开关故障被断言。
图8示出了根据一个实施方案的欠载故障(FUL)状态电路816。FUL状态电路816使用经调节的栅极电压VGE_SC产生FUL故障信号FFUL，并且包括比较器846和具有第一电阻器842和第二电阻器844的分压器。FUL状态电路816可包括在图4的FUL状态电路416中。
包括第一电阻器842和第二电阻器844的分压器操作以通过对供电电压VDD进行分压来产生FUL参考电压Vref_FUL。在一个实施方案中，FUL参考电压Vref_FUL对应于高于当栅极电压VGE等于前置驱动器可提供给IGBT或MOSFET的栅极的最大电压VDD时将由信号调节电路512产生的经调节的栅极电压VGE_SC的值的电压。
在一个实施方案中，FUL参考电压Vref_FUL的值是供电电压VDD的预定部分。在另一个实施方案中，第一电阻器842和第二电阻器844中的一者或多者可以是被选择为设置FUL参考电压Vref_FUL的值的外部电阻器。在另一个实施方案中，第一电阻器842和第二电阻器844中的一者或多者可以是可编程可变电阻器，其可被编程用于设置FUL参考电压Vref_FUL。并且虽然图8公开了使用电阻分压器生成FUL参考电压Vref_FUL，但实施方案不限于此。
图9示出了根据一个实施方案的在欠载故障(FUL)发生时的IGBT(或MOSFET)的栅极电压，并且将用于解释FUL状态电路(诸如图8的FUL状态电路816)的操作。
在间隔t0、t1、t2、t3、t4、t5中，IGBT正常操作，如针对图2的对应间隔t0至t5所述。
在间隔tFUL中，发生欠载故障(FUL)。FUL对应于IGBT导通之后发生的短路。因此，集电极电流IC可急剧增加，并且IGBT可离开饱和模式并进入活动模式。因此，IGBT的集电极到发射极电压VCE可增大，并且集电极电流IC可流入IGBT的米勒电容CGC,Miller中。这可导致栅极电压VGE升高，并且具体地可导致栅极电压VGE升高到高于前置驱动器能够提供给IGBT的栅极的最大电压(这里为供电电压VDD)，如间隔tFUL中的虚线所示(其中实线示出在不存在FUL的情况下栅极电压VGE将是多少)。
参见图8，当栅极电压VGE在FUL间隔tFUL期间上升到高于供电电压VDD时，经调节的栅极电压VGE_SC上升到高于FUL参考电压Vref_FUL，并且因此比较器846断言FUL故障信号FFUL以指示正在发生FUL。
图10示出了根据一个实施方案的故障状态电路1018。故障状态电路1018根据OC/HSF故障信号FOCHSF、FUL故障信号FFUL和输入信号INP产生故障信号FLT。故障状态电路1018可包括在图4的故障状态电路418中。
故障状态电路1018包括延迟电路1050、第一或门1052、异或(XOR)门1054、第二或门1056和置位复位触发器(SRFF)1058。
延迟电路1050、第一或门1052和异或门1054用作负边沿触发脉冲发生器，该负边沿触发脉冲发生器响应于输入信号INP被取消断言而在异或门1054的输出端上产生脉冲。异或门的输出端上的脉冲被提供给SRFF 1058的复位输入R，并且其持续时间等于延迟电路1050的延迟。在一个实施方案中，该脉冲的持续时间对应于将由SRFF 1058的复位输入R识别的最小脉冲宽度。
第二或门1056接收OC/HSF故障信号FOCHSF和FUL故障信号FFUL，并且当OC/HSF故障信号FOCHSF和FUL故障信号FFUL中的一者或两者被断言时，产生被断言(即，具有逻辑1值)的输出，否则产生被取消断言(即，具有逻辑1值)的输出。第二或门1056的输出被提供给SRFF1058的置位输入S。
通过响应于输入信号INP被取消断言而取消断言故障信号FLT，并且在OC/HSF故障信号FOCHSF和FUL故障信号FFUL中的一者或两者被断言时断言故障信号FLT，来在SRFF 1058的输出Q处生成故障信号FLT。
图11示出了在一个实施方案中使用的软关断驱动电路1108。软关断驱动电路1108响应于故障信号FLT被断言而控制栅极电压VGE。软关断驱动电路1108可包括在图1的软关断驱动电路108中。
软关断驱动电路1108包括栅极电压钳位电路1162、延迟电路1164和软关断电路1166。
栅极电压钳位电路1162操作以在故障信号FLT被断言时以预定速率将栅极电压VGE下拉至齐纳二极管ZD的反向击穿电压，并且在故障信号FLT被取消断言时不影响栅极电压VGE。
延迟电路1164通过将故障信号FLT延迟预定软关断延迟时间ΔSO来产生延迟的故障信号FLT_D。在例示性实施方案中，软关断延迟时间ΔSO可为1.2μs。
软关断电路1166操作以在延迟的故障信号FLT_D被断言时以预定速率将栅极电压VGE下拉到地，并且在延迟的故障信号FLT_D未被断言时不影响栅极电压VGE。
图12示出了在发生过流故障或硬开关故障时的实施方案的操作。图12示出了作为逻辑值(在高电平时被断言并且在低电平时被取消断言)的输入信号INP、以伏特为单位的经调节栅极电压VGE_SC、作为逻辑值的图10的SRFF 1058的置位输入S和复位输入R、以及作为逻辑值的故障信号FLT的波形。
在第一间隔t0中，输入信号INP被取消断言，并且因此栅极电压VGE为低电平(这里为0V)，从而关断IGBT(或MOSFET)。由于栅极电压VGE为0V，因此经调节的栅极电压VGE_SC也为0V。
在第二间隔t1开始时，输入信号INP被断言，因此栅极电压VGE和经调节的栅极电压VGE_SC开始上升。经调节的栅极电压VGE_SC在第三间隔t2内继续上升，最终上升到高于满载的经调节栅极电压VGE_SC(IL)，这是当栅极电压VGE处于满载栅极电压VGE(IL)时经调节的栅极电压VGE_SC的值。
在第四间隔t3期间，当栅极电压VGE通常原本将下降至如图2所示的满载栅极电压VGE(IL)时，栅极电压VGE保持高于满载栅极电压VGE(IL)，并且因此经调节的栅极电压VGE_SC保持高于满载的经调节栅极电压VGE_SC(IL)。
在第五间隔t4期间，当栅极电压VGE通常原本将以等于满载栅极电压VGE(IL)的电压进入米勒平台时，栅极电压VGE保持高于满载栅极电压VGE(IL)，并且因此经调节的栅极电压VGE_SC保持高于满载的经调节栅极电压VGE_SC(IL)。
对于与输入信号INP的断言和米勒平台的结束之间的预期延迟相对应的时间延迟ΔM，该实施方案使得能够检测过流故障或硬开关故障。例如，在图6中被示出为OC/HSF状态电路614的实施方案中，通过在输入信号INP的断言之后的时间延迟ΔM期间关断晶体管638，从而允许比较器626的输出在经调节的栅极电压VGE_SC大于OC/HSF参考电压Vref_OC/HSF时上升，来实现对过流故障或硬开关故障的检测。如图12所示，OC/HSF参考电压Vref_OC/HSF被配置为高于满载经调节栅极电压VGE_SC(IL)。
由于在晶体管638被关断时，经调节的栅极电压VGE_SC大于OC/HSF参考电压Vref_OC/HSF，因此OC/HSF故障信号FOCHSF被断言，从而使得图10的SRFF1058的置位输入S被断言。这使得故障信号FLT在第五间隔t4期间被断言。
响应于故障信号FLT的断言，在第六间隔t5中，图1的前置驱动电路102停止驱动栅极导通信号GON，并且栅极电压钳位电路1162激活。栅极电压钳位电路1162使IGBT(或MOSFET)的栅极电容放电，直到栅极电压VGE达到预定钳位电压(这里为栅极电压钳位电路1162中的齐纳二极管ZD的击穿电压)。如图12所示，经调节的栅极电压VGE_SC由于栅极电压VGE下降而下降。
在故障信号FLT的断言之后开始软关断延迟时间的第七间隔t6中，软关断电路1166激活并使IGBT(或MOSFET)的栅极电容放电，直到栅极电压VGE达到0V，其中经调节的栅极电压VGE_SC也相应地下降。当栅极电压VGE达到0V时，IGBT(或MOSFET)被关断。
IGBT(或MOSFET)保持关断直到第八间隔t7结束，该间隔在输入信号INP被取消断言时结束。响应于输入信号INP被取消断言，OC/HSF故障信号FOCHSF和故障信号FLT被取消断言。故障信号FLT被取消断言使得栅极电压钳位电路1162和软关断电路1166被关断，并且使得图1的前置驱动电路102能够在输入信号INP下一次被断言时驱动栅极导通信号GON。
这样，该实施方案通过在通常对应于米勒平台的时间期间检测到栅极电压VGE过高并且作为响应而安全地关断IGBT(或MOSFET)来防止过流和硬开关故障。
图13示出了在发生欠载故障时的实施方案的操作。图13示出了作为逻辑值的输入信号INP、以伏特为单位的经调节栅极电压VGE_SC、作为逻辑值的图10的SRFF 1058的置位输入S和复位输入R、以及作为逻辑值的故障信号FLT的波形。
对于第一间隔t0到第六间隔t5，该实施方案的操作是正常的，如图2所述。
在第七间隔t6中，发生欠载故障。因此，栅极电压VGE上升到高于图2所示的(正常)最大栅极电压VDD，并且因此经调节的栅极电压VGE_SC上升到高于FUL参考电压Vref_FUL。
响应于经调节的栅极电压VGE_SC上升到高于FUL参考电压Vref_FUL，FUL状态电路816断言FUL故障信号FFUL，这使得图10的SRFF 1058的置位输入S被断言。这使得故障信号FLT在第七间隔t6期间被断言。
响应于故障信号FLT的断言，在第七间隔t6中，图1的前置驱动电路102停止驱动栅极导通信号GON，并且栅极电压钳位电路1162激活。在第八间隔t7中，栅极电压钳位电路1162使IGBT(或MOSFET)的栅极电容放电，直到栅极电压VGE达到预定钳位电压(这里为栅极电压钳位电路1162中的齐纳二极管ZD的击穿电压)。如图13所示，经调节的栅极电压VGE_SC随栅极电压VGE的下降而下降。
在故障信号FLT的断言之后开始软关断延迟时间的第九间隔t8中，软关断电路1166激活并使IGBT(或MOSFET)的栅极电容放电，直到栅极电压VGE达到0V，其中经调节的栅极电压VGE_SC也相应地下降。当栅极电压VGE达到0V时，IGBT(或MOSFET)被关断。
IGBT(或MOSFET)保持关断直到第十间隔t9结束，该间隔在输入信号INP被取消断言时结束。响应于输入信号INP被取消断言，OC/HSF故障信号FOCHSF和故障信号FLT被取消断言。故障信号FLT被取消断言使得栅极电压钳位电路1162和软关断电路1166被关断，并且使得图1的前置驱动电路102能够在输入信号INP下一次被断言时驱动栅极导通信号GON。
这样，该实施方案通过检测栅极电压VGE高于最大正常栅极电压并且作为响应而安全地关断IGBT(或MOSFET)来防止欠载故障。
本公开的实施方案包括被配置为进行本文所述操作中的一个或多个操作的电子设备，例如一个或多个封装的半导体设备。然而，实施方案并不限于此。
虽然已结合目前被认为实用的实施方案描述了本发明，但是实施方案并不限于所公开的实施方案，而是相反可包括所附权利要求书的实质和范围内所包括的各种修改形式和等同布置方式。该方法中描述的操作的顺序是例示性的，并且一些操作可以被重新排序。此外，两个或更多个实施方案可以组合。
A1.本公开的一个实施方案包括一种被配置为检测故障的电路，该电路包括：调节电路，该调节电路被配置为根据功率晶体管的栅极电压来产生经调节的栅极电压信号；第一故障状态电路，该第一故障状态电路被配置为当该经调节的栅极电压信号在从输入信号的断言开始的第一间隔期间大于第一故障参考电压时通过断言第一故障指示来产生该第一故障指示；故障信令电路，该故障信令电路被配置为通过响应于该第一故障指示被断言而断言故障信号并且通过响应于该输入信号被取消断言而取消断言该故障信号来产生该故障信号，其中该输入信号的断言指示该功率晶体管将被导通，并且该输入信号的取消断言指示该功率晶体管将被关断。
A4.根据A1所述的电路，包括：软关断驱动电路，该软关断驱动电路被配置为在故障信号被断言时将栅极电压下拉到钳位电压，并且在从该故障信号的断言起经过软关断延迟时间之后将该栅极电压下拉到地。
A6.根据A1所述的电路，其中该功率晶体管是绝缘栅双极晶体管或金属氧化物半导体场效应晶体管。
A8.本公开的一个实施方案包括一种被配置为检测故障的电路，该电路包括：栅极电压信号输入，该栅极电压信号输入被配置为接收指示功率晶体管的栅极电压的栅极电压信号；输入信号输入，该输入信号输入被配置为接收用于控制该功率晶体管的栅极电压的输入信号；调节电路，该调节电路被配置为根据该栅极电压信号产生经调节的栅极电压信号；第一故障状态电路，该第一故障状态电路被配置为根据该输入信号和该经调节的栅极电压信号产生第一故障指示，该第一故障指示指示过流故障、硬开关故障或该两者；以及故障信令电路，该故障信令电路被配置为通过响应于该输入信号被取消断言而取消断言故障信号以及响应于该第一故障指示被断言而断言故障信号来产生该故障信号。
A9.根据A8所述的电路，其中该第一故障状态电路包括：比较器，该比较器具有耦接到经调节的栅极电压信号的正极输入和耦接到第一故障参考电压的负极输入；延迟电路，该延迟电路被配置为响应于该输入信号的断言而在第一延迟的持续时间内取消断言输出禁用信号，否则断言该输出禁用信号；以及输出电路，该输出电路被配置为当该比较器的输出被断言并且该输出禁用信号被取消断言时断言该第一故障指示，否则取消断言该第一故障指示。
A10.根据A9所述的电路，其中该第一故障参考电压的值高于当该栅极电压等于米勒电压时的该经调节的栅极电压信号的值，并且其中该第一延迟的持续时间对应于在该功率晶体管的正常操作期间该输入信号的断言与米勒平台的预期发生时间之间的间隔。
A11.根据A8所述的电路，包括：第二故障状态电路，该第二故障状态电路被配置为根据经调节的栅极电压信号产生第二故障指示，该第二故障指示指示欠载故障，其中该故障信令电路被进一步配置为通过响应于该第二故障指示被断言而断言故障信号来产生该故障信号。
A12.根据A11所述的电路，其中该第二故障状态电路包括：比较器，该比较器具有耦接到经调节的栅极电压信号的正极输入、耦接到第二故障参考电压的负极输入以及耦接到该第二故障指示的输出，其中该第二故障参考电压对应的值高于当该栅极电压等于在正常操作期间存在于该功率晶体管的栅极上的最大栅极电压时的该经调节的栅极电压信号的值。
A13.根据A8所述的电路，其中该故障信令电路包括：脉冲发生器电路，该脉冲发生器电路具有输入和输出并且被配置为响应于该输入信号的取消断言而在输出上产生脉冲，其中该输入耦接到该输入信号；置位复位触发器，该置位复位触发器具有耦接到该第一故障指示的置位输入、耦接到该脉冲发生器电路的输出的复位输入，以及耦接到该故障信号的输出。
A14.根据A8所述的电路，包括软关断驱动电路，该软关断驱动电路包括：第一晶体管，该第一晶体管具有耦接到该故障信号的控制输入、耦接到地的第一导电端子以及耦接到齐纳二极管的第一端子的第二导电端子；该齐纳二极管具有耦接到该栅极电压信号的第二端子；延迟电路，该延迟电路具有耦接到该故障信号的输入；以及第二晶体管，该第二晶体管具有耦接到该延迟电路的输出的控制输入、耦接到地的第一导电端子以及耦接到该栅极电压信号的第二导电端子。
A15.本公开的一个实施方案包括一种检测故障的方法，该方法包括：接收用于控制功率晶体管的栅极电压的输入信号；接收对应于该栅极电压的栅极电压信号；使用该栅极电压信号生成经调节的栅极电压信号；执行该经调节的栅极电压信号与第一故障参考电压的第一比较；响应于该第一比较而断言故障信号，该故障信号指示在从该输入信号的断言开始并且具有预定持续时间的时间段内该经调节的栅极电压信号大于该第一故障参考电压；以及响应于该输入信号被取消断言而取消断言该故障信号。
A20.根据A15所述的方法，包括：通过对该栅极电压信号进行分压、对该栅极电压信号进行低通滤波，或它们的组合来生成经调节的栅极电压信号。

Claims (10)

1.一种被配置为检测故障的电路，所述电路包括：
调节电路，所述调节电路被配置为根据功率晶体管的栅极电压产生经调节的栅极电压信号；
第一故障状态电路，所述第一故障状态电路被配置为：当在从输入信号的断言开始的第一间隔期间所述经调节的栅极电压信号大于第一故障参考电压时，通过断言第一故障指示来产生所述第一故障指示；和
故障信令电路，所述故障信令电路被配置为：通过响应于所述第一故障指示被断言而断言故障信号以及响应于所述输入信号被取消断言而取消断言所述故障信号，来产生所述故障信号，
其中所述输入信号的断言指示所述功率晶体管将被导通，并且所述输入信号的取消断言指示所述功率晶体管将被关断。
2.根据权利要求1所述的电路，还包括：
第二故障状态电路，所述第二故障状态电路被配置为：当所述经调节的栅极电压信号大于第二故障参考电压时，通过断言第二故障指示来产生所述第二故障指示，所述第二故障参考电压大于所述第一故障参考电压，
其中所述故障信令电路被配置为：通过响应于所述第二故障指示被断言而断言所述故障信号，来产生所述故障信号。
3.根据权利要求2所述的电路，其中，所述第二故障参考电压对应于所述经调节的栅极电压信号的值，所述经调节的栅极电压信号的值大于当所述功率晶体管的所述栅极电压等于正常操作期间存在于所述功率晶体管的所述栅极上的最大栅极电压时的所述经调节的栅极电压信号的值。
4.根据权利要求1至3中任一项所述的电路，
其中，所述第一故障参考电压大于与所述功率晶体管的米勒电压相对应的所述经调节的栅极电压信号的值，并且
其中，所述第一间隔的持续时间对应于当在正常操作下在所述功率晶体管的所述栅极电压中发生米勒平台时，所述输入信号的所述断言之后的时间。
5.根据权利要求1至3中任一项所述的电路，其中，所述调节电路通过对指示所述栅极电压的栅极电压信号进行分压并且对所述分压的结果进行低通滤波来产生所述经调节的栅极电压信号。
6.一种检测故障的方法，所述方法包括：
接收用于控制功率晶体管的栅极电压的输入信号；
接收对应于所述栅极电压的栅极电压信号；
使用所述栅极电压信号生成经调节的栅极电压信号；
执行所述经调节的栅极电压信号与第一故障参考电压的第一比较；
响应于所述第一比较指示在从所述输入信号的断言开始并且具有预定持续时间的时间段期间所述经调节的栅极电压信号大于所述第一故障参考电压，断言故障信号；以及
响应于所述输入信号被取消断言，取消断言所述故障信号。
7.根据权利要求6所述的方法，其中，所述第一故障参考电压的值大于与所述经调节的栅极电压信号的值，所述经调节的栅极电压信号的值等于所述功率晶体管的米勒电压，并且
其中所述时间段的所述持续时间对应于在正常操作期间所述输入信号的断言与米勒平台的预期结束之间的间隔。
8.根据权利要求6所述的方法，还包括：
执行所述经调节的栅极电压信号与第二故障参考电压的第二比较；以及
响应于所述第二比较指示所述经调节的栅极电压信号大于所述第二故障参考电压，断言所述故障信号。
9.根据权利要求8所述的方法，其中，所述第二故障参考电压大于所述经调节的栅极电压信号的值，所述经调节的栅极电压信号的值对应于在正常操作期间与存在于所述功率晶体管的所述栅极上的最大栅极电压相等的栅极电压。
10.根据权利要求6至9中任一项所述的方法，还包括：
响应于所述故障信号的所述断言，执行下列至少一者：
对所述功率晶体管进行栅极电压钳位；和
软关断所述功率晶体管。
CN202110257395.3A 2020-03-23 2021-03-09 被配置为检测故障的电路及检测故障的方法 Pending CN113504446A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/826,881 2020-03-23
US16/826,881 US11531054B2 (en) 2020-03-23 2020-03-23 IGBT/MOSFET fault protection

Publications (1)

Publication Number Publication Date
CN113504446A true CN113504446A (zh) 2021-10-15

Family

ID=77747757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110257395.3A Pending CN113504446A (zh) 2020-03-23 2021-03-09 被配置为检测故障的电路及检测故障的方法

Country Status (2)

Country Link
US (1) US11531054B2 (zh)
CN (1) CN113504446A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117572288A (zh) * 2024-01-15 2024-02-20 安徽大学 一种短路故障检测电路与检测方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021199682A1 (ja) * 2020-03-30 2021-10-07 ローム株式会社 ミラークランプ回路
CN111835183A (zh) * 2020-08-19 2020-10-27 巨风芯科技(深圳)有限公司 一种米勒钳位保护电路、驱动电路、芯片及智能igbt模块
US20230074777A1 (en) * 2021-09-08 2023-03-09 Abb Schweiz Ag Sensor-less overcurrent fault detection using high electron mobility transistors
US11916064B2 (en) * 2021-09-28 2024-02-27 Monolithic Power Systems, Inc. Integrated circuit with fault reporting structure
FR3128995B1 (fr) * 2021-11-08 2023-10-27 Thales Sa Détection et protection de court-circuit d’un composant à grille isolée par monitoring et contrôle de la tension de grille.
FR3138588A1 (fr) * 2022-07-27 2024-02-02 Safran Dispositif de commande, de protection et de surveillance de l’etat de sante d’un transistor de puissance

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717785B2 (en) * 2000-03-31 2004-04-06 Denso Corporation Semiconductor switching element driving circuit
KR101407245B1 (ko) * 2006-11-21 2014-06-16 페어차일드코리아반도체 주식회사 절연 게이트 바이폴라 트랜지스터 폴트 보호 시스템
TW201225461A (en) * 2010-12-06 2012-06-16 Leadtrend Tech Corp Protection circuits and methods
US20120242376A1 (en) * 2011-03-24 2012-09-27 Denso Corporation Load drive apparatus and semiconductor switching device drive apparatus
US20140192449A1 (en) 2011-07-14 2014-07-10 Fuji Electric Co., Ltd. Short-circuit protection circuit
JP5726037B2 (ja) * 2011-09-30 2015-05-27 三菱電機株式会社 半導体装置
US9853504B2 (en) * 2013-12-16 2017-12-26 Texas Instruments Incorporated Data extraction threshold circuit and method
US10222422B2 (en) 2014-10-30 2019-03-05 Avago Technologies International Sales Pte. Limited Short-circuit detection circuits, system, and method
US10574226B2 (en) * 2017-02-16 2020-02-25 Texas Instruments Incorporated Gate driver including gate sense circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117572288A (zh) * 2024-01-15 2024-02-20 安徽大学 一种短路故障检测电路与检测方法
CN117572288B (zh) * 2024-01-15 2024-04-16 安徽大学 一种短路故障检测电路与检测方法

Also Published As

Publication number Publication date
US11531054B2 (en) 2022-12-20
US20210293874A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
CN113504446A (zh) 被配置为检测故障的电路及检测故障的方法
CN105577153B (zh) 半导体装置
US9698654B2 (en) Soft shutdown for isolated drivers
US10222422B2 (en) Short-circuit detection circuits, system, and method
JP7087373B2 (ja) 半導体素子の電流検出回路及び電流検出方法
EP4057509B1 (en) Gate driver for switching converter having body diode power loss minimization
CN112838746A (zh) 具有集成米勒钳位器的栅极驱动器
US9257830B2 (en) Semiconductor device
US10910823B2 (en) Semiconductor device driving device
US9431386B2 (en) Current sensing of emitter sense insulated-gate bipolar transistor (IGBT)
US20070115038A1 (en) Driver for voltage driven type switching element
JP7408934B2 (ja) 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール
CN113394956A (zh) 栅极驱动器的可调软关断和电流升压器
EP0810731B1 (en) Voltage-controlled transistor drive circuit
US9912331B2 (en) Gate driver that drives with a sequence of gate resistances
CN112534668A (zh) 升压转换器短路保护
CN114667681A (zh) 栅极驱动电路
JP7346944B2 (ja) 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール
US11150300B2 (en) Adaptive blanking of over current fault detection circuits in power conversion gate drivers
US10340909B2 (en) Buffer circuit and semiconductor device
JP4413482B2 (ja) 電力用半導体素子の駆動回路
US11245392B1 (en) Gate driver circuit
US20240113620A1 (en) Reverse recovery protection in a switching voltage converter
JP2023077493A (ja) 保護回路、及び電力変換装置
CN112468131A (zh) 驱动电路和驱动装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211015