CN113496728B - 存储器***及其操作方法 - Google Patents

存储器***及其操作方法 Download PDF

Info

Publication number
CN113496728B
CN113496728B CN202010873999.6A CN202010873999A CN113496728B CN 113496728 B CN113496728 B CN 113496728B CN 202010873999 A CN202010873999 A CN 202010873999A CN 113496728 B CN113496728 B CN 113496728B
Authority
CN
China
Prior art keywords
target
units
data set
candidate data
vulnerable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010873999.6A
Other languages
English (en)
Other versions
CN113496728A (zh
Inventor
韩美仙
金明瑞
林義哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113496728A publication Critical patent/CN113496728A/zh
Application granted granted Critical
Publication of CN113496728B publication Critical patent/CN113496728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及一种存储器***，该存储器***包括非易失性存储器装置和控制器。非易失性存储器装置包括多个存储器区域，每个存储器区域包括共同联接到字线的多个单元。控制器基于源数据生成多个候选数据集，确定对应于多个候选数据集中的每一个的易损单元的数量，并且将具有最小数量的易损单元的候选数据集存储到多个存储器区域之中的目标存储器区域中。

Description

存储器***及其操作方法
相关申请的交叉引用
本申请要求于2020年3月19日向韩国知识产权局提交的申请号为10-2020-0033841的韩国申请的优先权，其全文通过引用整体并入本文。
技术领域
各个实施例总体涉及一种存储器***，且更特别地，涉及一种包括非易失性存储器装置的存储器***。
背景技术
存储器***可以被配置为响应于来自主机装置的写入请求，存储从主机装置提供的数据。而且，存储器***可以被配置为响应于来自主机装置的读取请求，将其中存储的数据提供到主机装置。主机装置可以是能够处理数据的电子装置，并且可以包括计算机、数码相机、移动电话等。存储器***可以被设置在主机装置内或者可以被制造为可从主机装置拆卸。存储器***可以在联接到主机装置时是可操作的。
发明内容
本公开的各个实施例提供一种通过减少由于写入干扰效应而引起的错误而具有提高的数据可靠性的存储器***及其操作方法。写入干扰是由于在一个位置写入数据而导致另一位置中的数据损坏。
根据实施例，一种存储器***可以包括：非易失性存储器装置，包括多个存储器区域，每个存储器区域包括共同联接到字线的多个单元；以及控制器，被配置为：基于源数据生成多个候选数据集，确定对应于多个候选数据集中的每一个的易损单元的相应数量，从多个候选数据集中选择具有最小数量的易损单元的候选数据集，并且将所选择的候选数据集存储到多个存储器区域之中的目标存储器区域中。
根据实施例，一种存储器***可以包括：相变存储器装置，包括多个存储器区域；以及控制器，被配置为：基于源数据生成候选数据集；基于从多个存储器区域中的目标存储器区域读取的目标数据集、从至少一个相邻存储器区域读取的至少一个相邻数据集以及候选数据集，确定对应于候选数据集的易损单元的数量；并且基于易损单元的数量将候选数据集选择性地存储到目标存储器区域中。
根据实施例，一种操作存储器***的方法，该存储器***包括非易失性存储器装置，该非易失性存储器装置包括多个存储器区域，每个存储器区域包括共同联接到字线的多个单元，该方法可以包括：由控制器基于源数据生成多个候选数据集；由控制器确定对应于多个候选数据集中的每一个的易损单元的相应数量；并且由控制器将具有最小数量的易损单元的候选数据集存储到多个存储器区域之中的目标存储器区域中。
根据实施例，该存储器***及其操作方法可以通过减少由于写入干扰效应而引起的错误的发生来提高数据可靠性。
附图说明
结合附图描述特征、方面和实施例，其中：
图1示出根据实施例的存储器***；
图2示出根据实施例的图1的非易失性存储器装置的编程操作；
图3示出在编程操作中受写入干扰影响的单元；
图4示出根据实施例的图1的控制器的操作进程；
图5示出根据实施例确定第一候选数据集的易损目标单元的数量和易损相邻单元的数量的示例性候选确定单元；
图6示出根据实施例的图1的控制器的操作进程；
图7示出根据实施例的图1的控制器的操作进程；
图8示出根据实施例的包括存储器***的数据处理***；
图9示出根据实施例的包括存储器***的数据处理***；
图10示出根据实施例的包括存储器***的网络***；和
图11示出根据实施例的存储器***中包括的非易失性存储器装置。
具体实施方式
下面将参照附图更详细地描述本发明的说明性实施例。然而，本发明可以以不同的形式实现而不应该被解释为限于本文阐述的实施例。相反，提供这些实施例是为了使本公开是彻底的和完整的，并且将向本领域技术人员充分传达本发明的范围。
附图不一定按比例绘制，并且在一些情况下为了清楚地说明实施例的特征，比例可能被夸大。本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。
如本文所使用的，术语“和/或”包括相关所列项目中的至少一个。将理解的是，当元件被称为“连接到”或“联接到”另一元件时，它可直接在其它元件上、连接到或联接到其它元件，或者可存在一个或多个中间元件。如本文所使用的，除非上下文另有清楚地说明，否则单数形式也旨在包括复数形式，反之亦然。将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在而并不排除一个或多个其它元件的存在或添加。
在下文中，将参照附图描述本公开的示例性实施例。
图1示出根据实施例的存储器***100的框图。
参照图1，存储器***100可以被配置为响应于来自外部主机装置(未示出)的写入请求，存储从该主机装置提供的数据。而且，存储器***100可以被配置为响应于来自主机装置的读取请求，将其中存储的数据提供到主机装置。
存储器***100可以包括个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC，eMMC、RS-MMC和微型MMC)、安全数字(SD)卡(SD、迷你SD和微型SD)、通用闪存(UFS)装置、固态驱动器(SSD)等。
存储器***100可以包括控制器110和非易失性存储器装置120。
控制器110可以控制存储器***100的一般操作。控制器110可以控制非易失性存储器装置120以便响应于来自主机装置的请求来执行前台操作。前台操作可以包括响应于来自主机装置的各个请求(例如，写入请求和读取请求)，在非易失性存储器装置120中写入数据以及从非易失性存储器装置120读取数据。
控制器110可以控制非易失性存储器装置120以便独立于主机装置而执行后台操作。后台操作可以包括对非易失性存储器装置120的损耗均衡操作、垃圾收集操作、擦除操作、读取回收操作和刷新操作中的至少一种。类似于前台操作，后台操作可以包括将数据写入非易失性存储器装置120以及从非易失性存储器装置120读取数据的操作。
控制器110可以将主机装置请求控制器110存储到非易失性存储器装置120中的源数据SDT转换为发生少量错误的适当数据(adequate data)(例如，下面所描述的所选择的候选数据集SCDT)，并且将该适当数据存储到目标存储器区域TMR中。
特别地，控制器110可以包括编码器111和候选确定单元112。
编码器111可以基于源数据SDT来生成多个候选数据集CDT1至CDTk。例如，在实施例中，编码器111可以根据陪集编码(coset coding)对源数据SDT进行编码以生成多个候选数据集CDT1至CDTk，但是实施例不限于此。
候选确定单元112可以从由编码器111生成的多个候选数据集CDT1至CDTk之中选择候选数据集SCDT，该候选数据集SCDT是待存储在目标存储器区域TMR中的数据集。候选确定单元112可以从多个候选数据集CDT1至CDTk之中选择引起最小潜在写入干扰效应的候选数据集作为候选数据集SCDT。
特别地，候选确定单元112可以确定与多个候选数据集CDT1至CDTk中的每一个相对应的易损单元的数量，并且可以选择多个候选数据集CDT1至CDTk中与最小数量的易损单元相对应的一个候选数据集作为候选数据集SCDT。当将多个候选数据集CDT1至CDTk中的每一个存储在目标存储器区域TMR中时，与多个候选数据集CDT1至CDTk中的每一个相对应的易损单元的数量可以是目标存储器区域TMR中以及与该目标存储器区域TMR相邻的相邻存储器区域AMR1和AMR2中可能受到写入干扰效应影响的单元的数量。如下所述，单元是否为易损单元可能取决于写入该单元的值和写入一个或多个相邻单元的值两者。
特别地，对于多个候选数据集CDT1至CDTk中的每一个，候选确定单元112可以确定目标存储器区域TMR内的易损目标单元的数量，可以确定相邻存储器区域AMR1和AMR2内的易损相邻单元的数量，并且可以将易损目标单元和易损相邻单元的数量之和确定为易损单元的数量。
对于多个候选数据集CDT1至CDTk中的每一个，候选确定单元112可以将目标存储器区域TMR内的目标单元之中与重置编程单元相邻的重置保持单元的数量确定为易损单元的数量。目标单元中的单元是重置保持单元、重置编程单元或者两者都不可以取决于正被分析的候选数据集和该单元的当前值。
重置编程单元可以是在将正被分析的候选数据集存储到目标存储器区域TMR中时其状态从设置状态变为重置状态的目标单元。重置状态的单元可以具有比设置状态的单元更高的电阻值。例如，重置状态的单元可以存储值“0”，而设置状态的单元可以存储值“1”。
重置保持单元可以是在将正被分析的候选数据集存储到目标存储器区域TMR中时将被保持在重置状态的目标单元。
候选确定单元112可以基于从目标存储器区域TMR读取的相应的候选数据集和目标数据集TDT来确定多个候选数据集CDT1至CDTk中的每一个的易损目标单元的相应数量。
对于多个候选数据集CDT1至CDTk中的每一个，候选确定单元112可以将相邻存储器区域AMR1和AMR2内的相邻单元之中处于重置状态并且与目标存储器区域TMR内的重置编程单元相邻的相邻单元的数量确定为易损相邻单元的数量。候选确定单元112可以基于从目标存储器区域TMR读取的目标数据集TDT、从相邻存储器区域AMR1和AMR2读取的相邻数据集ADT1和ADT2以及相应的候选数据集来确定多个候选数据集CDT1至CDTk中的每一个的易损相邻单元的数量。
候选确定单元112可以将从编码器111接收的多个候选数据集CDT1至CDTk存储到候选确定单元112内的存储器或单独的存储器中，直到选择了候选数据集SCDT。
控制器110可以进一步包括解码器(未示出)。当随后从目标存储器区域TMR中读取该目标存储器区域TMR中存储的候选数据集SCDT时，解码器可以对候选数据集SCDT进行解码以恢复源数据SDT。例如，解码器可以根据陪集编码来执行解码操作。
根据控制器110的控制，非易失性存储器装置120可以存储从控制器110提供的数据(例如，所选择的候选数据集SCDT)，并且可以读取所存储的数据以将所读取的数据提供到控制器110。非易失性存储器装置120可以包括多个存储器区域MR1至MRn。多个存储器区域MR1至MRn中的每一个可以是非易失性存储器装置120执行编程操作或读取操作的单位。多个存储器区域MR1至MRn中的每一个可以联接到字线并且可以包括分别联接到不同位线的多个单元。
相邻存储器区域AMR1和AMR2可以分别联接到与联接到目标存储器区域TMR的字线相邻的字线。
图1示出具有与目标存储器区域TMR相邻的两个相邻存储器区域AMR1和AMR2的示例。然而，在实施例中，目标存储器区域TMR可以与一个相邻存储器区域或三个或更多个相邻存储器区域相邻。
在实施例中，非易失性存储器装置120可以包括相变随机存取存储器(PCRAM)，但是实施例不限于此。在实施例中，非易失性存储器装置120可以包括诸如NAND闪存或NOR闪存、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)或电阻式随机存取存储器(ReRAM)的闪速存储器装置。
非易失性存储器装置120可以包括一个或多个平面、一个或多个存储器芯片、一个或多个存储器管芯或一个或多个存储器封装。
图1示出包括一个非易失性存储器装置120的存储器***100。然而，存储器***100中包括的非易失性存储器装置的数量将不限于此。
图2是示出根据实施例的图1的非易失性存储器装置120的编程操作的示图。
参照图2，单元C1至C4可以共同地联接到字线WL，并且可以分别地联接到不同的位线(未示出)。在编程操作之前，单元C1和C2可以处于重置状态R，而单元C3和C4可以处于设置状态S。重置状态R的单元C1和C2可以比设置状态S的单元C3和C4具有更高的电阻值。例如，重置状态R的单元C1和C2可以存储值“0”，而设置状态S的单元C3和C4可以存储值“1”。然而，重置状态R和设置状态S的单元中存储的值将不限于此。
在所示情况下，非易失性存储器装置120可以接收用于将数据集DT存储到单元C1至C4中的写入命令。响应于写入命令，单元C1至C4可以变成编程操作的目标单元。
在这种情况下，非易失性存储器装置120可以将设置编程脉冲施加到目标单元C2，以便将目标单元C2的状态从重置状态R改变为设置状态S。同时，非易失性存储器装置120可以向目标单元C3施加重置编程脉冲，以便将目标单元C3的状态从设置状态S改变为重置状态R。然而，非易失性存储器装置120可以不将编程脉冲施加到目标单元C1和C4，以便将目标单元C1和C4的状态分别保持为重置状态R和设置状态S。
在下面的公开中，重置编程单元可以是其状态将通过编程操作从设置状态S改变为重置状态R的目标单元。因此，目标单元C3可以是重置编程单元。
在下面的公开中，设置编程单元可以是其状态将通过编程操作从重置状态R改变为设置状态S的目标单元。因此，目标单元C2可以是设置编程单元。
在下面的公开中，重置保持单元可以是在编程操作期间待保持在重置状态R中的目标单元。因此，目标单元C1可以是重置单元。
在下面的公开中，设置保持单元可以是在编程操作期间待保持在设置状态S的目标单元。因此，目标单元C4可以是设置保持单元。
图3是示出在编程操作期间受写入干扰影响的单元C12和C21的示图。
参照图3，单元C11至C14可以共同地联接到字线WL1，并且可以分别联接到彼此相邻的位线BL1至BL4。单元C21至C24可以共同地联接到与字线WL1相邻的字线WL2，并且可以分别联接到位线BL1至BL4。单元C31至C34可以共同地联接到与字线WL2相邻的字线WL3，并且可以分别联接到位线BL1至BL4。
当单元共同地联接到字线并且分别联接到相邻位线时或者当单元分别地联接到相邻字线并且共同联接到位线时，这些单元可以被称为相邻单元。例如，单元C22可以是单元C12、C21、C23和C32中的每一个的相邻单元。
单元C21至C24可以被包括在编程操作的目标存储器区域TMR中。在这种情况下，尽管未示出，但是单元C11至C14可以被包括在图1的相邻存储器区域AMR1中，并且单元C31至C34可以被包括在图1的相邻存储器区域AMR2中。
在执行编程操作之前，目标单元C12、C21、C23、C24、C31、C33和C34可以处于重置状态R，并且目标单元C11、C13、C14、C22和C32可以处于设置状态S。在编程操作中，目标单元C21和C24可以是重置保持单元，目标单元C22可以是重置编程单元(如图3中“S→R”所示)，并且目标单元C23可以是设置编程单元(如图3中“R→S”所示)。
在这种情况下，当将重置编程脉冲施加到目标单元C22时，写入干扰效应可能影响目标单元C12和C21。由于写入干扰效应，目标单元C12和C21的状态可能从重置状态R变为设置状态S。也就是说，尽管目标单元C12和C21应保持在重置状态R，但目标单元C12和C21的状态可能从重置状态R改变为设置状态S，因此目标单元C12和C21可能存储错误位。
综上所述，编程操作中的写入干扰效应可能会影响目标单元C21至C24之中与重置编程单元C22相邻的重置保持单元C21。而且，写入干扰效应可能会影响相邻单元C11至C14和C31至C34之中处于重置状态R且与重置编程单元C22相邻的目标单元C12。在所示的实施例中，对重置编程单元进行编程可能对相邻重置保持单元和重置状态单元具有写入干扰效应，但是实施例不限于此；例如，在其它实施例中，设置编程单元可能对相邻单元具有写入干扰效应，相邻设置保持和设置状态单元可能受到写入干扰效应的影响，或两者都存在。
图4是示出根据实施例的图1的控制器110的操作进程的示图。
参照图4，编码器111可以基于源数据SDT来生成多个候选数据集CDT1至CDTk。多个候选数据集CDT1至CDTk可以被提供到候选确定单元112。
对于多个候选数据集CDT1至CDTk中的每一个，候选确定单元112可以确定易损目标单元的数量WTCN，并且可以确定易损相邻单元的数量WACN。对于多个候选数据集CDT1至CDTk中的每一个，候选确定单元112可以将易损目标单元的数量WTCN和易损相邻单元的数量WACN之和确定为易损单元的数量WCN。例如，在图3中，单元C21可以是易损目标单元，而单元C12可以是易损相邻单元。
候选确定单元112可以在多个候选数据集CDT1至CDTk中选择具有最小易损单元的数量WCN的候选数据集(在该示例中，候选数据集CDT2)作为所选择的候选数据集SCDT。控制器110可以将所选择的候选数据集SCDT存储到目标存储器区域TMR中。
在实施例中，候选确定单元112可以将易损单元的数量WCN小于阈值的候选数据集选择作为所选择的候选数据集SCDT以存储到目标存储器区域TMR中。该阈值可以取决于控制器110的错误校正能力。
图5是示出根据实施例的候选确定单元112确定第一候选数据集CDT1的易损目标单元的数量WTCN和易损相邻单元的数量WACN的示例的示图。
参照图5，候选确定单元112可以从目标存储器区域TMR读取目标数据集TDT，可以从相邻存储器区域AMR1读取第一相邻数据集ADT1，并且可以从相邻存储器区域AMR2读取第二相邻数据集ADT2。可以从重置状态的单元中读取值“0”，并且可以从设置状态的单元中读取值“1”。
候选确定单元112可以基于目标数据集TDT和第一候选数据集CDT1来确定目标单元之中的重置编程单元C61和C63。也就是说，当前存储值“1”并且将在对第一候选数据集CDT1进行编程操作之后将存储值“0”的目标单元C61和C63可以是与第一候选数据集CDT1相对应的重置编程单元。
候选确定单元112可以对与重置编程单元C61和C63相邻的重置保持单元C62和C64进行计数，作为易损目标单元的数量WTCN。也就是说，当前正在存储值“0”并且即使在编程操作之后也将继续存储值“0”的目标单元C62、C64和C65可以是重置保持单元。因此，候选确定单元112可以对目标单元C62和C64进行计数，作为易损目标单元的数量WTCN。重置保持单元C65可以不与重置编程单元C61和C63相邻。因此，候选确定单元112可以不对重置保持单元C65进行计数作为易损目标单元的数量WTCN。
基于目标数据集TDT、第一候选数据集CDT1和第一相邻数据集ADT1，候选确定单元112可以对相邻存储器区域AMR1内的相邻单元中处于重置状态并且与重置编程单元C61和C63相邻的相邻单元C51和C52进行计数，作为易损相邻单元的数量WACN。
基于目标数据集TDT、第一候选数据集CDT1和第二相邻数据集ADT2，候选确定单元112还可以对相邻存储器区域AMR2内的相邻单元中处于重置状态并且与重置编程单元C61和C63相邻的相邻单元C73进行计数，作为易损相邻单元的数量WACN。
因为相邻单元C53、C71、C72和C74与重置编程单元C61和C63都不相邻，所以候选确定单元112可以不对处于重置状态的相邻单元C53、C71、C72和C74进行计数作为易损相邻单元的数量WACN。
候选确定单元112可以以与参照图5所描述的相同的方式，针对剩余的候选数据集CDT2至CDTk中的每一个来确定易损目标单元的数量WTCN和易损相邻单元的数量WACN。
因此，根据实施例，可以减少由于写入干扰效应而引入的错误，并且可以提高存储器***100的数据可靠性。
图6是示出根据实施例的图1的控制器110的操作进程的流程图。
参照图6，在步骤S110中，控制器110可以基于源数据SDT来生成多个候选数据集CDT1至CDTk。
在步骤S120中，控制器110可以确定对应于多个候选数据集CDT1至CDTk中的每一个的易损单元的数量WCN。
在步骤S130中，控制器110可以在多个候选数据集CDT1至CDTk之中选择具有最小易损单元的数量WCN的候选数据集SCDT，并将所选择的候选数据集SCDT存储到目标存储器区域TMR中。
图7是示出根据实施例的图1的控制器100的操作进程的流程图。图7示出图6的步骤S120的实施例。
参照图7，在步骤S210中，对于多个候选数据集CDT1至CDTk中的每一个，控制器110可以将目标存储器区域TMR内的目标单元之中与重置编程单元相邻的重置保持单元的数量确定为易损目标单元的相应数量WTCN。
在步骤S220中，对于多个候选数据集CDT1至CDTk中的每一个，控制器110可以将图1所示的相邻存储器区域AMR1和AMR2内的相邻单元之中处于重置状态并且与目标存储器区域TMR内的重置编程单元相邻的相邻单元的数量确定为易损相邻单元的相应数量WACN。
在步骤S230中，对于多个候选数据集CDT1至CDTk中的每一个，控制器110可以将易损目标单元的相应数量WTCN和易损相邻单元的相应数量WACN之和确定为易损单元的相应数量WCN。
图8是根据实施例的包括存储器***2200的数据处理***2000的示图。参照图8，数据处理***2000可以包括主机装置2100和存储器***2200。
主机装置2100可以以诸如印刷电路板的板形式配置。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括连接端子2110，诸如插座、插槽或连接器。存储器***2200可以安装到连接端子2110。
存储器***2200可以以诸如印刷电路板的板形式来配置。存储器***2200可以被称为存储器模块或存储卡。存储器***2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器***2200的一般操作。控制器2210可以被配置为以与图1所示的控制器110相同的方式操作。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读取的数据。缓冲存储器装置2220中临时存储的数据可以根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器***2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到存储器***2200的内部。PMIC 2240可以根据控制器2210的控制来管理存储器***2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，可以在主机装置2100和存储器***2200之间传送诸如命令、地址、数据等的信号以及电力。根据主机装置2100和存储器***2200之间的接口方案，连接端子2250可以被配置成各种类型。连接端子2250可以设置在存储器***2200的任意一侧。
图9是根据实施例的包括存储器***3200的数据处理***3000的示图。参照图9，数据处理***3000可以包括主机装置3100和存储器***3200。
主机装置3100可以以诸如印刷电路板的板形式配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器***3200可以以表面安装类型封装的形式配置。存储器***3200可以通过焊球3250安装到主机装置3100。存储器***3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器***3200的一般操作。控制器3210可以被配置为以与图1所示的控制器110相同的方式操作。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读取的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器***3200的存储介质。
图10是根据实施例的包括存储器***4200的网络***4000的示图。参照图10，网络***4000可以包括服务器***4300以及通过网络4500联接的多个客户端***4410到4430。
服务器***4300可以响应于来自多个客户端***4410至4430的请求来服务数据。例如，服务器***4300可以存储从多个客户端***4410至4430提供的数据。又例如，服务器***4300可以向多个客户端***4410至4430提供数据。
服务器***4300可以包括主机装置4100和存储器***4200。存储器***4200可以由图1所示的存储器***100、图8所示的存储器***2200或图9所示的存储器***3200来配置。
图11是示出根据实施例的存储器***中包括的非易失性存储器装置300的框图。参照图11，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括存储器单元MC，存储器单元MC布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制进行操作。行解码器320可以对来自外部装置(未示出)的地址进行解码。行解码器320可以基于解码结果选择并驱动字线WL1至WLm。例如，行解码器320可以将由电压生成器350提供的字线电压提供至字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制进行操作。数据读取/写入块330可以根据操作模式作为写入驱动器或读出放大器来操作。例如，数据读取/写入块330可以作为在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器来操作。又例如，数据读取/写入块330可以作为在读取操作中从存储器单元阵列310读出数据的读出放大器来操作。
列解码器340可以根据控制逻辑360的控制进行操作。列解码器340可以对来自外部装置的地址进行解码。列解码器340可以基于解码结果将数据读取/写入块330的分别对应于位线BL1至BLn的读取/写入电路RW1和RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成待用于非易失性存储器装置300的内部操作的电压。电压生成器350生成的电压可以应用于存储器单元阵列310的存储器单元。例如，可以将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。又例如，可以将在擦除操作中生成的擦除电压施加到待执行擦除操作的存储器单元的阱区。再例如，可以将在读取操作中生成的读取电压施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于由外部装置提供的控制信号控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
尽管上面已经描述了特定实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例性的。因此，不应基于所描述的实施例来限制存储器***及其操作方法。相反，当结合以上描述和附图一起考虑时，本文所描述的存储器***及其操作方法仅应由所附权利要求书限制。

Claims (17)

1.一种存储器***，包括：
非易失性存储器装置，包括多个存储器区域，每个存储器区域包括共同联接到字线的多个单元；以及
控制器：
基于源数据生成多个候选数据集，
确定对应于所述多个候选数据集中的每一个的易损单元的相应数量，
从所述多个候选数据集中选择具有最小数量的易损单元的候选数据集，并且
将所选择的候选数据集存储到所述多个存储器区域之中的目标存储器区域中。
2.根据权利要求1所述的存储器***，其中确定对应于所述多个候选数据集中的每一个的所述易损单元的相应数量包括：
根据所述目标存储器区域内的所述候选数据集确定易损目标单元的数量；
根据与所述目标存储器区域相邻的至少一个相邻存储器区域内的所述候选数据集，确定易损相邻单元的数量；并且
将所述易损目标单元的数量和所述易损相邻单元的数量之和确定为所述候选数据集的所述易损单元的数量。
3.根据权利要求2所述的存储器***，其中确定所述易损目标单元的数量包括：将所述目标存储器区域内的目标单元之中与对应于所述候选数据集的重置编程单元相邻的、对应于所述候选数据集的重置保持单元的数量确定为所述易损目标单元的数量，
其中，所述控制器：将在存储所述候选数据集时保持在重置状态的目标单元确定为对应于所述候选数据集的所述重置保持单元；并且将在存储所述候选数据集时从设置状态改变为所述重置状态的目标单元确定为对应于所述候选数据集的所述重置编程单元。
4.根据权利要求3所述的存储器***，其中基于从所述目标存储器区域读取的所述候选数据集和目标数据集来确定所述易损目标单元的数量。
5.根据权利要求3所述的存储器***，其中确定所述易损相邻单元的数量包括：将在所述至少一个相邻存储器区域内的相邻单元之中处于重置状态并且与对应于所述候选数据集的所述重置编程单元相邻的相邻单元的数量确定为所述易损相邻单元的数量。
6.根据权利要求5所述的存储器***，其中基于从所述目标存储器区域读取的目标数据集、从所述至少一个相邻存储器区域读取的至少一个相邻数据集以及所述候选数据集来确定所述易损相邻单元的数量。
7.根据权利要求1所述的存储器***，其中生成所述多个候选数据集包括：通过根据陪集编码对所述源数据进行编码来生成所述多个候选数据集。
8. 一种存储器***，包括：
相变存储器装置，包括多个存储器区域；以及
控制器：
基于源数据生成候选数据集；
基于从所述多个存储器区域中的目标存储器区域读取的目标数据集、从至少一个相邻存储器区域读取的至少一个相邻数据集以及所述候选数据集，确定对应于所述候选数据集的易损单元的数量；并且
基于所述易损单元的数量将所述候选数据集选择性地存储到所述目标存储器区域中。
9.根据权利要求8所述的存储器***，其中确定所述易损单元的数量包括：
基于所述目标数据集和所述候选数据集，将所述目标存储器区域内的目标单元之中与重置编程单元相邻的重置保持单元的数量确定为易损目标单元的数量，
基于所述至少一个相邻数据集，将所述至少一个相邻存储器区域内的相邻单元之中处于重置状态且与所述重置编程单元相邻的相邻单元的数量确定为易损相邻单元的数量，并且
将所述易损目标单元的数量与所述易损相邻单元的数量之和确定为所述易损单元的数量，
其中，所述重置编程单元是在将正被分析的候选数据集存储到目标存储器区域中时其状态从设置状态变为重置状态的目标单元；并且
所述重置保持单元是在将正被分析的候选数据集存储到所述目标存储器区域中时将被保持为所述重置状态的目标单元。
10.根据权利要求8所述的存储器***，其中生成所述候选数据集包括：通过根据陪集编码对所述源数据进行编码来生成所述候选数据集。
11.一种操作存储器***的方法，所述存储器***包括非易失性存储器装置，所述非易失性存储器装置包括多个存储器区域，每个存储器区域包括共同联接到字线的多个单元，所述方法包括：
由控制器基于源数据生成多个候选数据集；
由所述控制器确定对应于所述多个候选数据集中的每一个的易损单元的相应数量；并且
由所述控制器将具有最小数量的易损单元的候选数据集存储到所述多个存储器区域之中的目标存储器区域中。
12.根据权利要求11所述的方法，其中确定对应于所述多个候选数据集中的每一个的所述易损单元的相应数量包括：
确定所述目标存储器区域内的易损目标单元的数量；
确定与所述目标存储器区域相邻的至少一个相邻存储器区域内的易损相邻单元的数量；并且
将所述易损目标单元的数量与所述易损相邻单元的数量之和确定为所述易损单元的数量。
13. 根据权利要求12所述的方法，其中确定所述易损目标单元的数量包括：
根据所述候选数据集，确定所述目标存储器区域内的目标单元之中的一个或多个重置编程单元，所述重置编程单元是所述目标单元之中在存储所述候选数据集时从设置状态改变为重置状态的目标单元；并且
将所述目标存储器区域内与所述一个或多个重置编程单元相邻的重置保持单元的数量确定为所述易损目标单元的数量，所述重置保持单元是所述目标单元之中在存储所述候选数据集时保持在所述重置状态的目标单元。
14.根据权利要求13所述的方法，其中确定所述易损目标单元的数量包括：基于从所述目标存储器区域读取的所述候选数据集和目标数据集来确定所述易损目标单元的数量。
15.根据权利要求13所述的方法，其中确定所述易损相邻单元的数量包括：将在所述至少一个相邻存储器区域内的相邻单元之中处于重置状态并且与所述重置编程单元相邻的相邻单元的数量确定为所述易损相邻单元的数量。
16.根据权利要求15所述的方法，其中确定所述易损相邻单元的数量包括：基于从所述目标存储器区域读取的目标数据集、从所述至少一个相邻存储器区域读取的至少一个相邻数据集以及所述候选数据集，确定所述候选数据集的所述易损相邻单元的数量。
17.根据权利要求11所述的方法，其中生成所述多个候选数据集包括：通过根据陪集编码对所述源数据进行编码来生成所述多个候选数据集。
CN202010873999.6A 2020-03-19 2020-08-26 存储器***及其操作方法 Active CN113496728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200033841A KR20210117528A (ko) 2020-03-19 2020-03-19 메모리 시스템 및 그것의 동작 방법
KR10-2020-0033841 2020-03-19

Publications (2)

Publication Number Publication Date
CN113496728A CN113496728A (zh) 2021-10-12
CN113496728B true CN113496728B (zh) 2024-05-17

Family

ID=77748199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010873999.6A Active CN113496728B (zh) 2020-03-19 2020-08-26 存储器***及其操作方法

Country Status (3)

Country Link
US (1) US11170862B2 (zh)
KR (1) KR20210117528A (zh)
CN (1) CN113496728B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101566958A (zh) * 2008-04-23 2009-10-28 英特尔公司 检测处理器资源的架构易损性
DE102015116801A1 (de) * 2014-10-02 2016-04-07 Sandisk Technologies Inc. Nichtflüchtige Speichersysteme und Verfahren zum Betreiben von nichtflüchtigen Speichersystemen
JP2016184398A (ja) * 2015-03-26 2016-10-20 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
CN109960467A (zh) * 2017-12-26 2019-07-02 三星电子株式会社 非易失性存储器装置及其操作方法以及包括其的存储装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8560922B2 (en) * 2011-03-04 2013-10-15 International Business Machines Corporation Bad block management for flash memory
KR102305095B1 (ko) 2015-04-13 2021-09-24 삼성전자주식회사 비휘발성 메모리 컨트롤러의 동작 방법
KR102648618B1 (ko) * 2018-03-28 2024-03-19 에스케이하이닉스 주식회사 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101566958A (zh) * 2008-04-23 2009-10-28 英特尔公司 检测处理器资源的架构易损性
DE102015116801A1 (de) * 2014-10-02 2016-04-07 Sandisk Technologies Inc. Nichtflüchtige Speichersysteme und Verfahren zum Betreiben von nichtflüchtigen Speichersystemen
JP2016184398A (ja) * 2015-03-26 2016-10-20 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
CN109960467A (zh) * 2017-12-26 2019-07-02 三星电子株式会社 非易失性存储器装置及其操作方法以及包括其的存储装置

Also Published As

Publication number Publication date
US20210295933A1 (en) 2021-09-23
US11170862B2 (en) 2021-11-09
KR20210117528A (ko) 2021-09-29
CN113496728A (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器***
US20190057049A1 (en) Memory system and operating method thereof
US10747660B2 (en) Method and system for forming and using memory superblocks based on performance grades
US20230273748A1 (en) Memory system, operating method thereof and computing system
US20210216458A1 (en) Memory system performing host map management
US20190057026A1 (en) Data storage device and operating method thereof
CN108074620B (zh) 修复控制器件及包括其的半导体器件
US20240233827A1 (en) Nonvolatile memory device, operating method thereof, and memory system including the same
US10013190B2 (en) Data storage device
US11036493B2 (en) Memory system and operating method thereof
US20200150898A1 (en) Memory system and operating method thereof
US11079952B2 (en) Data storage device performing scan operations on memory regions to move data and operation method thereof
US20230289059A1 (en) Memory system and operating method thereof
CN113496728B (zh) 存储器***及其操作方法
US11437113B2 (en) Memory system
US10628067B2 (en) Memory system and operating method thereof
US10706936B1 (en) System and method for avoiding back to back program failure
US10929055B2 (en) Memory system and operating method thereof
US9966148B1 (en) Data storage device and operating method thereof
US11581055B2 (en) Memory system
US11954347B2 (en) Memory system and operating method thereof
US20230031193A1 (en) Memory system and operating method thereof
US20230214151A1 (en) Memory system and operating method thereof
US20210089208A1 (en) Memory system and data processing system including the same
CN110491427B (zh) 非易失性存储器装置和包括其的存储器***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant