CN113488469B - 半导体存储装置及其制作方法 - Google Patents

Abstract

本公开提供一种半导体存储装置及其制作方法，涉及半导体技术领域。该半导体存储装置包括：交替层叠设置的氮化层和存储组合单元；其中，存储组合单元的外层为栅极层，栅极层的内侧为环形的沟道区，沟道区的内侧为环形的浮置体；至少一对通孔，分别贯穿存储组合单元，以打断环形的浮置体和沟道区；至少一对通孔中，一个通孔中填充有源极，源极只与两侧的沟道区接触；另一个通孔中填充有漏极，漏极只与两侧的沟道区接触。本公开可以提高半导体存储装置的集成度。

Description

半导体存储装置及其制作方法

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种半导体存储装置及其制作方法。

背景技术

为了满足消费者对优良性能以及低廉价格的需求，高集成度是半导体存储装置的发展方向。一般，集成度是由单位存储单元所占据面积决定的。

为了提高集成度，在传统的具有一个晶体管和一个电容器的存储单元基础上，提出了可大幅降低存储单元所占据面积的无电容器存储单元。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术中的不足，提供一种半导体存储装置及其制作方法，可提高半导体存储装置的集成度。

根据本公开的一个方面，提供一种半导体存储装置，包括：

交替层叠设置的氮化层和存储组合单元；其中，所述存储组合单元的外层为栅极层，所述栅极层的内侧为环形的沟道区，所述沟道区的内侧为环形的浮置体；

至少一对通孔，分别贯穿所述存储组合单元，以打断环形的所述浮置体和所述沟道区；

所述至少一对通孔中，一个所述通孔中填充有源极，所述源极只与两侧的所述沟道区接触；另一个所述通孔中填充有漏极，所述漏极只与两侧的所述沟道区接触。

可选的，还包括：

栅氧层，形成于所述栅极层和所述沟道区之间，所述栅氧层为环形。

可选的，所述浮置体的内部填充有绝缘体。

可选的，所述沟道区的掺杂浓度低于所述浮置体的掺杂浓度。

可选的，所述浮置体中掺杂有量子点。

可选的，在与所述层叠方向垂直的方向上，所述存储组合单元有多个，多个所述存储组合单元间隔设置，每个所述存储组合单元对应至少一对所述通孔，以及所述源极和所述漏极。

可选的，在层叠方向上，所述存储组合单元有多层。

可选的，在所述通孔有多对的情况下，相邻的所述通孔中，一个所述通孔用于填充所述源极，另一个所述通孔用于填充所述漏极。

可选的，在层叠方向上，所述浮置体、所述沟道区和所述栅极层的厚度相同。

根据本公开的另一个方面，提供一种半导体存储装置的制作方法，包括：

提供衬底；

在所述衬底上依次交替沉积氮化层和氧化层，形成叠层结构；

刻蚀贯穿所述叠层结构的第一通孔；

通过所述第一通孔，刻蚀部分所述氧化层，形成氧化层凹槽；

在所述氧化层凹槽内依次沉积环形的栅氧层、沟道区和浮置体；

在不同位置，刻蚀贯穿所述叠层结构的至少一对第二通孔，所述第二通孔打断环形的所述沟道区和所述浮置体；

在至少一对所述第二通孔中填充不同的材料，以形成连接所述沟道区的源极和漏极；

刻蚀贯穿剩余的所述叠层结构的第三通孔；

通过所述第三通孔，刻蚀剩余的所述氧化层，并沉积栅极材料层，以在所述栅氧层的外侧形成栅极层。

可选的，在所述氧化层凹槽内依次沉积环形的栅氧层、沟道区和浮置体包括：

在所述氧化层凹槽内沉积栅氧层，环形的所述栅氧层形成在剩余的所述氧化层的内侧；

在所述第一通孔中沉积沟道区材料层，所述沟道区材料层填满剩余的所述氧化层凹槽；

刻蚀部分所述沟道区材料层，以在剩余的所述氧化层凹槽内形成与所述栅氧层接触的环形的所述沟道区；

在所述第一通孔中沉积浮置体材料层，所述浮置体材料层填满剩余的所述氧化层凹槽；

刻蚀部分所述浮置体材料层，以在剩余的所述氧化层凹槽内形成与所述沟道区接触的环形的所述浮置体。

可选的，还包括：

在所述第一通孔中填充绝缘材料层，以填满所述第一通孔和剩余的所述氧化层凹槽。

可选的，在至少一对所述第二通孔中填充不同的材料，以形成连接所述沟道区的源极和漏极包括：

在所述第二通孔内沉积绝缘材料；

刻蚀所述第二通孔内的所述绝缘材料，形成暴露所述沟道区的第四通孔；

在所述第四通孔内沉积源极材料，以形成所述源极，或者，在所述第四通孔内沉积漏极材料，以形成所述漏极。

可选的，在至少一对所述第二通孔中填充不同的材料，以形成连接所述沟道区的源极和漏极包括：

通过所述第二通孔刻蚀部分所述浮置体，形成浮置体凹槽；

在所述第二通孔内沉积绝缘材料，并填满所述浮置体凹槽；

刻蚀所述第二通孔内的所述绝缘材料，保留所述浮置体凹槽内的绝缘材料；

在所述第二通孔内沉积源极材料，以形成所述源极，或者，在所述第二通孔内沉积漏极材料，以形成所述漏极。

可选的，在所述第二通孔有多对的情况下，相邻的所述第二通孔内沉积不同的材料。

可选的，刻蚀贯穿所述叠层结构的第一通孔包括：

刻蚀贯穿所述叠层结构的多个第一通孔，多个所述第一通孔间隔设置。

本公开示例性实施方式提供的半导体存储装置，通过交替层叠设置的氮化层和存储组合单元，并且该存储组合单元中包括环形的浮置体、沟道区和栅极层，并在打断环形的浮置体和沟道区的一对通孔中填充源极和漏极。一方面，被打断后的存储组合单元可以形成至少两个存储单元，且该两个存储单元可以共用一对源极和漏极，从而可以减小存储单元的占用面积。另一方面，还可以在层叠方向上，层叠多层的存储组合单元，这些多层的存储组合单元所形成的两倍的存储单元可以共用同一对源极和漏极，从而可以进一步减小存储单元的占用面积。再一方面，还可以在同一个存储组合单元中设置多对通孔，这样可以把环形的浮置体和沟道区打断成多段，从而可以形成更多的存储单元，提高了半导体存储装置中存储单元的集成度。再一方面，由于浮置体设置在沟道区的内侧，且并没有与源极、漏极直接接触，所以不会存在电荷泄漏的情况，因此，该浮置体的数据保持时间会得到增强。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了一种无电容器动态随机存取存储器的剖视图。

图2a为本公开示例性实施方式提供的一种半导体存储装置的结构示意图。

图2b示出了图2a提供的半导体存储装置在A-A方向上的截面示意图。

图3为本公开示例性实施方式提供的一种设置有多个存储组合单元的半导体存储装置的截面示意图。

图4(a)-图4(l)为本公开示例性实施方式提供的制作半导体存储装置的说明图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”仅作为标记使用，不是对其对象的数量限制。

参照图1，示出了一种无电容器动态随机存取存储器(Dynamic Random AccessMemory，DRAM)的剖视图。

如图1所示，栅极110可以形成在硅基底120上。该硅基底120由第一硅层121、氧化物层123和第二硅层125顺序堆叠而成。栅极110则由栅极绝缘层111和栅极导电层113顺序堆叠而成。源极130和漏极140则形成在栅极110两侧的第二硅层125中。与第一硅层121电隔离的浮置沟道体150形成在源极130和漏极140之间的第二硅层125中。该无电容器动态随机存取存储器通过在浮置沟道体150内积聚空穴或电子而存储数据值“1”或“0”。

申请人在进一步研究中发现，上述无电容器动态随机存取存储器中存储单元的占用面积仍有减小的空间。

基于此，本公开示例性实施方式提供了一种半导体存储装置，以进一步降低无电容器动态随机存取存储器中存储单元的占用面积，从而提高半导体存储装置的集成度。参照图2(a)和图2(b)，该半导体存储装置可以包括交替层叠设置的氮化层210和存储组合单元230，以及至少一对通孔250，其中：

在实际操作中，最底层的氮化层210可以沉积在衬底200上，然后在衬底200上依次交替沉积氮化层210和存储组合单元230。其中的氮化层210可以是由氮化硅材料沉积而成，衬底200则可以是硅衬底、锗硅等衬底。

在实际应用中，氮化层210和存储组合单元230的数量则可以根据实际需要确定。在存储组合单元230只有一层的时候，氮化层210可以有两层；在存储组合单元230有多层的时候，氮化层210可以设置比存储组合单元230多一层。本公开示例性实施方式对于存储组合单元230的数量不作特殊限定。

在本公开示例性实施方式中，存储组合单元230包括栅极层231、栅氧层232、沟道区233和浮置体234，其中，沿垂直于层叠方向，栅极层231位于所述存储组合单元230的最外层，在栅极层231的内侧为环形的沟道区233，在环形的沟道区233内侧为环形的浮置体234。

从存储数据的角度而言，浮置体234相当于空穴储存单元，浮置体234是重掺杂半导体结构，例如，在半导体硅中掺杂较多的铬、锑、铝、镓等离子来提高浮置体234的导电性，浮置体234的掺杂浓度高于沟道区233的掺杂浓度，以使浮置体234的价带高于沟道区233的价带，也就是说，浮置体234中的电子较多。

在本公开示例性实施方式中，为了进一步增加浮置体234中储存的电子的数量，还可以在浮置体234中掺杂量子点。量子点是把激子在三个空间方向上束缚住的半导体纳米结构。一个量子点具有少量的(1-100个)的电子、电洞或电子电洞对，即其所带的电量是元电荷的整数倍。因此，通过在浮置体234中掺杂量子点可以增加浮置体234中的电子数量。

在本公开示例性实施方式中，沟道区233是通过在沉积半导体材料的时候，同时掺杂n型或p型离子所获得的。其中，对沟道区233的掺杂浓度低于对浮置体234的掺杂浓度，以使浮置体234的价带高于沟道区233的价带。

本公开示例性实施方式提供的半导体存储装置还包括至少一对通孔250，这一对通孔250从不同的位置分别贯穿存储组合单元230，如图2(b)所示，目的是打断存储组合单元230中环形的浮置体234和沟道区233，以使一个存储组合单元230被分成两个存储单元。

另外，还需要在这一对通孔250中形成源极260和漏极270。一个所述通孔250中填充有源极260，所述源极260只与两侧的沟道区233接触，与浮置体234则可以通过绝缘物间隔；另一个所述通孔250中填充有漏极270，所述漏极270也只与两侧的沟道区233接触，与浮置体234则可以通过绝缘物间隔。如此，由于浮置体234并没有与源极260、漏极270直接接触，所以不会存在电荷泄漏的情况，因此，该浮置体234的数据保持时间会得到增强。

为了间隔开由一个存储组合单元230形成的两个存储单元，可以在环形的浮置体234内侧填充绝缘体235，以避免两个存储单元之间发生导电连接。

由上述结构可以看出，本公开示例性实施方式提供的半导体存储装置中，由一个存储组合单元230形成的两个存储单元可以共用一对源极260和漏极270，从而可以减小存储单元的占用面积。

另外，还可以在层叠方向上，层叠多层的存储组合单元230，这些多层的存储组合单元230所形成的两倍的存储单元可以共用同一对源极260和漏极270，从而可以进一步减小存储单元的占用面积。

进一步的，还可以在同一个存储组合单元230中设置多对通孔250，这样可以把环形的浮置体234和沟道区233打断成多段，从而可以形成更多的存储单元，提高了半导体存储装置中存储单元的集成度。

需要说明的是，在通孔250有多对的情况下，相邻的通孔250中，一个通孔250用于填充源极260时，另一个通孔250需要填充漏极270。

参照图3所示，在实际应用中，还可以在与层叠方向垂直的方向上，设置多个存储组合单元230，以增大半导体存储装置中存储单元的集成度。其中，这些多个存储组合单元230需要间隔设置。

在实际应用中，为了便于加工，在层叠方向上，浮置体234、沟道区233和栅极层231的厚度相同，且浮置体234和栅极层231位于沟道区233的两侧，被沟道区233间隔开。本公开示例性实施方式对于浮置体234、沟道区233和栅极层231的具体厚度不作特殊限定。

本公开示例性实施方式提供的半导体存储装置，通过交替层叠设置的氮化层和存储组合单元，并且该存储组合单元中包括环形的浮置体、沟道区和栅极层，并在打断环形的浮置体和沟道区的一对通孔中填充源极和漏极。一方面，被打断后的存储组合单元可以形成至少两个存储单元，且该两个存储单元可以共用一对源极和漏极，从而可以减小存储单元的占用面积。另一方面，还可以在层叠方向上，层叠多层的存储组合单元，这些多层的存储组合单元所形成的两倍的存储单元可以共用同一对源极和漏极，从而可以进一步减小存储单元的占用面积。再一方面，还可以在同一个存储组合单元中设置多对通孔，这样可以把环形的浮置体和沟道区打断成多段，从而可以形成更多的存储单元，提高了半导体存储装置中存储单元的集成度。再一方面，由于浮置体设置在沟道区的内侧，且并没有与源极、漏极直接接触，所以不会存在电荷泄漏的情况，因此，该浮置体的数据保持时间会得到增强。

下面将结合附图详细描述本公开示例性实施方式中的半导体存储装置的制作方法。

应理解，为了说明工艺效果，附图中并不是按照实际器件结构比例所画。

本公开示例性实施方式中，半导体存储装置的主要制作工艺步骤如下：

步骤10，提供衬底；

步骤20，在衬底上依次交替沉积氮化层和氧化层，形成叠层结构；

步骤30，刻蚀贯穿叠层结构的第一通孔；

步骤40，通过第一通孔，刻蚀部分氧化层，形成氧化层凹槽；

步骤50，在氧化层凹槽内依次沉积环形的栅氧层、沟道区和浮置体；

步骤60，在不同位置，刻蚀贯穿叠层结构的至少一对第二通孔，第二通孔打断环形的沟道区和浮置体；

步骤70，在至少一对第二通孔中填充不同的材料，以形成连接沟道区的源极和漏极；

步骤80，刻蚀贯穿剩余的叠层结构的第三通孔；

步骤90，通过第三通孔，刻蚀剩余的氧化层，并沉积栅极材料层，以在栅氧层的外侧形成栅极层。

下面将通过具体的实施方法来说明半导体存储装置的制作过程。

具体的，半导体存储装置的制作工艺步骤如下：

如图4(a)所示，提供衬底200，并在衬底200表面依次交替沉积氮化层210和氧化层410，形成一种叠层结构。其中，衬底200可以是硅衬底、锗硅和掺杂硅衬底等衬底。氮化层210可以是由氮化硅沉积而成，氧化层410可以是由氧化硅沉积而成。

在实际应用中，衬底200的横截面形状可以为圆形、矩形或方形等，本公开示例性实施方式对此不作特殊限定。

如图4(b)所示，刻蚀贯穿叠层结构的第一通孔420，例如，通过图形化刻蚀的方式刻蚀叠层结构。该第一通孔420至少需要贯穿所有的氧化层410，也可以贯穿整个叠层结构，以漏出衬底200。另外，为了在刻蚀过程中保护叠层结构，还可以在叠层结构的顶部设置研磨层430。其中，第一通孔420的形状由图形化掩膜层的形状决定，具体的图形化掩膜层的形状则可以根据实际情况确定，此处不再赘述。

另外，还需要说明的是，所沉积的叠层结构中，最底层和最顶层都需要是氮化层210，以达到保护氧化层410的目的。

如图4(c)所示，根据氮化层210和氧化层410的刻蚀选择比，确定一种刻蚀材料，在第一通孔420中通入该刻蚀材料，以通过第一通孔420刻蚀部分氧化层410，形成氧化层凹槽440。

如图4(d)所示，采用原子层沉积等方式在氧化层凹槽440内沉积栅氧材料，以形成沉积在氧化层410内侧的环形栅氧层232。

如图4(e)所示，通过第一通孔420，在氧化层凹槽440内沉积沟道区材料层，该沟道区材料层填满剩余的氧化层凹槽440。其中，沉积沟道区材料层的材料可以是半导体材料，并且，在沉积该半导体材料的时候，可以同时在原位加入n型或p型离子，以形成半导体导电通道。

接着，通过第一通孔420，刻蚀部分沟道区材料层，以在剩余的氧化层凹槽440内形成与栅氧层232接触的环形的沟道区233，该沟道区233位于栅氧层232的内侧。在刻蚀部分沟道区材料层的过程中，可以采用干法刻蚀工艺，也可以采用自对准刻蚀工艺等。

如图4(f)所示，通过第一通孔420，在氧化层凹槽440内沉积浮置体材料层，该浮置体材料层填满氧化层凹槽440。其中，沉积浮置体材料层的材料可以是半导体材料，也可以是金属材料等。另外，还可以在浮置体材料层的材料中加入量子点，以存储更多电子。

接着，通过第一通孔420，刻蚀部分浮置体材料层，以在氧化层凹槽440内沟道区233的内侧形成环形的浮置体234。在刻蚀部分浮置体材料层的过程中，可以采用干法刻蚀工艺，也可以采用自对准刻蚀工艺等。

图4(g)示出了图4(f)所示的半导体存储装置在B-B方向的截面图，从图4(g)可以看出，所形成的栅氧层232、沟道区233和浮置体234均为环形。

另外，还需要在图4(g)所示的第一通孔420中填充绝缘材料层，以填满第一通孔420和剩余的氧化层凹槽440，形成填充在环形的浮置体234内侧的绝缘体235。

如图4(h)所示，在不同位置，刻蚀贯穿上述叠层结构的至少一对第二通孔450，该第二通孔450打断了环形的沟道区233和浮置体234。

下面以两种不同的方式说明在至少一对第二通孔450中填充不同的材料，以形成连接沟道区233的源极260和漏极270的过程：

第一种方式：如图4(i)所示，在第二通孔450内沉积绝缘材料，图形化刻蚀第二通孔450内的绝缘材料，形成暴露沟道区233的第四通孔460。在第四通孔460内沉积源极材料，以形成源极260，在另一个第四通孔460内沉积漏极材料，以形成漏极270。

另一种方式：如图4(j)所示，基于刻蚀比，通过第二通孔450刻蚀部分所述浮置体234，形成浮置体凹槽470；在第二通孔450内沉积绝缘材料，并填满所述浮置体凹槽470。刻蚀第二通孔450内的绝缘材料，保留浮置体凹槽470内的绝缘材料；再在第二通孔450内沉积源极材料，以形成所述源极260，在另一个第二通孔450内沉积漏极材料，以形成漏极270。

最后，使用图形化刻蚀去除叠层结构中剩余的氧化层410，例如，如图4(k)所示，可以刻蚀贯穿剩余的所述叠层结构的第三通孔480；通过第三通孔480，刻蚀剩余的氧化层410，并沉积栅极材料层，以在栅氧层232的外侧形成栅极层231，其中栅极层231可以是金属，也可以是多晶硅等。第三通孔480的数量和位置可以根据实际需要设置，此处不作特殊限定。

在实际应用中，如图4(l)所示，第二通孔450可以有多对，且多个第二通孔450可以间隔设置在以第一通孔420为圆心的圆周上。相邻的两个第二通孔450内沉积有不同的材料，以形成源极260和漏极270。

对于一个半导体存储装置而言，可以刻蚀贯穿叠层结构的多个第一通孔420，以形成如图3所示的包含多个存储单元的结构。

需要说明的是，本公开示例性实施方式提供的半导体存储装置的制作方法仅是示意性说明，本公开对每个部件的制作工艺并不限定。

应理解，在本公开的各种实施方式中，上述各过程的序号大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开示例性实施方式的实施过程构成任何限定。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (16)

1.一种半导体存储装置，其特征在于，包括：

交替层叠设置的氮化层和存储组合单元；其中，所述存储组合单元的外层为栅极层，所述栅极层的内侧为环形的沟道区，所述沟道区的内侧为环形的浮置体，所述浮置体为空穴储存单元；

至少一对通孔，分别贯穿所述存储组合单元，以打断环形的所述浮置体和所述沟道区；

所述至少一对通孔中，一个所述通孔中填充有源极，所述源极只与两侧的所述沟道区接触；另一个所述通孔中填充有漏极，所述漏极只与两侧的所述沟道区接触。

2.根据权利要求1所述的半导体存储装置，其特征在于，还包括：

栅氧层，形成于所述栅极层和所述沟道区之间，所述栅氧层为环形。

3.根据权利要求2所述的半导体存储装置，其特征在于，所述浮置体的内部填充有绝缘体。

4.根据权利要求1所述的半导体存储装置，其特征在于，所述沟道区的掺杂浓度低于所述浮置体的掺杂浓度。

5.根据权利要求4所述的半导体存储装置，其特征在于，所述浮置体中掺杂有量子点。

6.根据权利要求1所述的半导体存储装置，其特征在于，在与所述层叠方向垂直的方向上，所述存储组合单元有多个，多个所述存储组合单元间隔设置，每个所述存储组合单元对应至少一对所述通孔，以及所述源极和所述漏极。

7.根据权利要求1所述的半导体存储装置，其特征在于，在层叠方向上，所述存储组合单元有多层。

8.根据权利要求6所述的半导体存储装置，其特征在于，在所述通孔有多对的情况下，相邻的所述通孔中，一个所述通孔用于填充所述源极，另一个所述通孔用于填充所述漏极。

9.根据权利要求1-8中任一项所述的半导体存储装置，其特征在于，在层叠方向上，所述浮置体、所述沟道区和所述栅极层的厚度相同。

10.一种半导体存储装置的制作方法，其特征在于，包括：

提供衬底；

在所述衬底上依次交替沉积氮化层和氧化层，形成叠层结构；

刻蚀贯穿所述叠层结构的第一通孔；

通过所述第一通孔，刻蚀部分所述氧化层，形成氧化层凹槽；

在所述氧化层凹槽内依次沉积环形的栅氧层、沟道区和浮置体，所述浮置体为空穴储存单元；

在不同位置，刻蚀贯穿所述叠层结构的至少一对第二通孔，所述第二通孔打断环形的所述沟道区和所述浮置体；

在至少一对所述第二通孔中填充不同的材料，以形成连接所述沟道区的源极和漏极；

刻蚀贯穿剩余的所述叠层结构的第三通孔；

通过所述第三通孔，刻蚀剩余的所述氧化层，并沉积栅极材料层，以在所述栅氧层的外侧形成栅极层。

11.根据权利要求10所述的半导体存储装置的制作方法，其特征在于，在所述氧化层凹槽内依次沉积环形的栅氧层、沟道区和浮置体包括：

在所述氧化层凹槽内沉积栅氧层，环形的所述栅氧层形成在剩余的所述氧化层的内侧；

在所述第一通孔中沉积沟道区材料层，所述沟道区材料层填满剩余的所述氧化层凹槽；

刻蚀部分所述沟道区材料层，以在剩余的所述氧化层凹槽内形成与所述栅氧层接触的环形的所述沟道区；

在所述第一通孔中沉积浮置体材料层，所述浮置体材料层填满剩余的所述氧化层凹槽；

刻蚀部分所述浮置体材料层，以在剩余的所述氧化层凹槽内形成与所述沟道区接触的环形的所述浮置体。

12.根据权利要求11所述的半导体存储装置的制作方法，其特征在于，还包括：

在所述第一通孔中填充绝缘材料层，以填满所述第一通孔和剩余的所述氧化层凹槽。

13.根据权利要求10所述的半导体存储装置的制作方法，其特征在于，在至少一对所述第二通孔中填充不同的材料，以形成连接所述沟道区的源极和漏极包括：

在所述第二通孔内沉积绝缘材料；

刻蚀所述第二通孔内的所述绝缘材料，形成暴露所述沟道区的第四通孔；

在所述第四通孔内沉积源极材料，以形成所述源极，或者，在所述第四通孔内沉积漏极材料，以形成所述漏极。

14.根据权利要求10所述的半导体存储装置的制作方法，其特征在于，在至少一对所述第二通孔中填充不同的材料，以形成连接所述沟道区的源极和漏极包括：

通过所述第二通孔刻蚀部分所述浮置体，形成浮置体凹槽；

在所述第二通孔内沉积绝缘材料，并填满所述浮置体凹槽；

刻蚀所述第二通孔内的所述绝缘材料，保留所述浮置体凹槽内的绝缘材料；

在所述第二通孔内沉积源极材料，以形成所述源极，或者，在所述第二通孔内沉积漏极材料，以形成所述漏极。

15.根据权利要求10所述的半导体存储装置的制作方法，其特征在于，在所述第二通孔有多对的情况下，相邻的所述第二通孔内沉积不同的材料。

16.根据权利要求10-15中任一项所述的半导体存储装置的制作方法，其特征在于，刻蚀贯穿所述叠层结构的第一通孔包括：

刻蚀贯穿所述叠层结构的多个第一通孔，多个所述第一通孔间隔设置。