CN113484595A - 一种用于存内运算的存算单元的电流读出***及方法 - Google Patents
一种用于存内运算的存算单元的电流读出***及方法 Download PDFInfo
- Publication number
- CN113484595A CN113484595A CN202110776901.XA CN202110776901A CN113484595A CN 113484595 A CN113484595 A CN 113484595A CN 202110776901 A CN202110776901 A CN 202110776901A CN 113484595 A CN113484595 A CN 113484595A
- Authority
- CN
- China
- Prior art keywords
- current
- voltage
- output
- tube
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开一种用于存内运算的存算单元的电流读出***及方法,该***包括:存算单元、接口钳位电流取样电路、支持地轨输出的电流电压转换电路、偏置电压产生电路和模数转换器;存算单元将存内运算结果以电流形式输出;接口钳位电流取样电路用于将存算单元输出的电流取样复制;支持地轨输出的电流电压转换电路用于将放大的电流信号进行电流电压转换;模数转换器用于将模拟电压信号转换为数字信号输出。本发明的接口钳位电流取样电路,可消除因电流信号过小导致电流镜器件靠近截止区带来的复制误差,提高电流的读出精度;本发明的***结构可有效抑制电源电压波动引起的误差;本发明的***及方法能够显著减小电流读出***的面积和功耗。
Description
技术领域
本发明涉及一种用于存内运算的存算单元的电流读出***及方法,属于集成电路技术领域。
背景技术
在人工智能的广泛应用和高速发展过程中,人工智能的算法需要强大的算力来支撑,比如图像识别中常用的卷积算法,需要密集处理大量的规整运算,并产生大量的中间数据。而传统的冯诺依曼计算体系架构中,计算和存储功能是分离的,分别由处理器和存储器通过总线互连进行通信,庞大的数据吞吐量会带来巨大的功耗;并且随着处理器性能的飞速提升,其与存储器的性能差距越来越大,访存功耗墙的问题在人工智能领域越来越突出。为此,研究人员提出了一种以存储器为核心的计算体系架构,从存储的角度去做计算上的融合,来解决或者弱化访存功耗墙的问题,即实现存内运算,突破了人工智能算力的关键瓶颈。
存内运算架构常应用于深度学习神经网络,可高效地实现向量矩阵乘法运算,大幅提升计算速度、降低功耗。对于其中一个存算单元来说,不同的输入信号首先与该存算单元对应的权重值进行乘法运算,然后将乘法结果进行累加,以电流的形式输出乘加运算结果,最终通过读出电路将电流值转换为数字信号传输给处理器。
现有的电流读出电路结构中,专利CN111193511A中公开了一种应用于基于eFlash存算一体电路的数模混合读取电路的设计,其电路结构通过电流镜电路和可变增益跨阻放大器来实现电流取样转换,该结构具有较快的读出速度,但在单电源***中无法支持地轨输出,导致后一级连接的模数转换器需要引入额外的参考电压和缓冲电路来消除直流偏置,占用较大的功耗和面积,不利于进行大规模的阵列集成。
发明内容
为了解决目前存在的上述问题,本发明提供了一种用于存内运算的存算单元的电流读出***。本发明在专利CN111193511A所设计的读出电路结构的基础上进行了改进,减少了跨阻放大器和缓冲电路的使用,增加了支持地轨输出的电流电压转换电路。该结构使电路满足低功耗小面积的要求,能够应用于单电源的电流读出***并进行大规模的阵列集成。
根据本发明提供的技术方案,一种用于存内运算的存算单元的电流读出***具体包括:存算单元、接口钳位电流取样电路、支持地轨输出的电流电压转换电路、偏置电压产生电路和模数转换器;其中,所述存算单元连接所述接口钳位电流取样电路;所述接口钳位电流取样电路连接所述支持地轨输出的电流电压转换电路;所述支持地轨输出的电流电压转换电路连接所述模数转换器;所述偏置电压产生电路连接所述接口钳位电流取样电路和所述支持地轨输出的电流电压转换电路;所述模数转换器连接支持地轨输出的电流电压转换电路的输出端。
根据本发明提供的技术方案,所述接口钳位电流取样电路用于将存算单元输出的电流进行取样并复制;所述支持地轨输出的电流电压转换电路用于将放大的电流信号进行电流电压转换;所述偏置电压产生电路用于提供稳定的偏置电压;所述模数转换器用于将合适量程的模拟电压信号转换为数字信号输出给处理器。
根据本发明提供的技术方案,具体而言,所述接口钳位电流取样电路包括四个PMOS管,一个NMOS管,以及一个运算放大器OA;其中,四个PMOS管分别为第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4;NMOS管为第三NMOS管NM3;并且,PM1和PM2的源极均连接电源电压VDD,PM1和PM2的漏极分别连接PM3和PM4的源极,PM1和PM2的栅极共同连接PM3和NM3的漏极,PM3和PM4的栅极共同连接偏置电压Vb;运算放大器OA的正向输入端连接参考电压Vref,运算放大器OA的反相输入端连接NM3的源极,运算放大器OA的输出端连接NM3的栅极。
所述PM1、PM2、PM3和PM4构成共源共栅电流镜,用于对电流信号的高精度取样;运算放大器OA通过与NM3连接构成负反馈,用于钳位运算放大器OA的反向输入端的接口电压。
所述支持地轨输出的电流电压转换电路包括:两个NMOS管,以及三个电阻和两个开关构成的开关电阻网络;其中,两个NMOS管分别为第一NMOS管NM1和第二NMOS管NM2;三个电阻和两个开关构成的开关电阻网络包括第一电阻R0、第二电阻R1、第三电阻R2、第一开关S1和第二开关S2;第一NMOS管NM1和第二NMOS管NM2的源极均连接GND,NM1和NM2的栅极共同连接偏置电压Vb,NM1的漏极连接所述NM3的源端,提供恒定电流Ib1,NM2的漏极连接所述PM2的漏极,产生恒定电流Ib2;第一电阻R0的上端为电压信号的输出端,第一电阻R0、第二电阻R1、第三电阻R2、以串联方式连接,第一开关S1与第二电阻R1以并联方式连接,第二开关S2与第三电阻R2以并联方式连接;并且,所述支持地轨输出的电流电压转换电路通过切换开关电阻网络中的第一开关S1和第二开关S2实现四种量程的电压信号输出。
所述偏置电压产生电路包括一个PMOS管,第五PMOS管PM5,两个NMOS管,分别为第四NMOS管NM4和第五NMOS管NM5,以及一个电阻Rb,所述PM5的栅极接GND,Rb的一端连接PM5的漏极和NM4的栅极,另一端产生偏置电压Vb。
所述存算单元的输出端连接接口钳位电流取样电路的输入端,在实际应用中,存算单元内部的存算器件常工作在线性区,存算单元在所述接口钳位电流取样电路的作用下输出电流信号Icell。
当存算单元的电流信号Icell接近零时,现有技术的电路结构的电流镜取样电路中器件会靠近截止区,带来较大的复制误差。本发明的电流读出***通过引入NMOS管NM1和NM2产生恒定电流Ib1和恒定电流Ib2,存算单元的电流信号Icell和恒定电流Ib1叠加后通过电流镜进行复制,复制完成后再减去恒定电流Ib2,通过设置Ib1=Ib2,实现对Icell信号的电流电压转换,可以使所述共源共栅电流镜中的器件始终工作在饱和区,消除因电流信号过小导致器件靠近截止区带来的复制误差,实现支持地轨输出的电流电压转换。
根据本发明的方案,其电流读出***的结构可有效抑制电源电压波动引起的误差,并且通过选择合适温度系数的电阻Rb可以有效抑制温漂效应。
本发明还提供一种用于存内运算的存算单元的电流读出方法,所述方法应用于根据本发明的电流读出***,所述方法具体包括如下步骤:
步骤一:接口钳位电流取样,接口钳位电流取样的过程为:由于运算放大器OA通过与第三NMOS管NM3连接构成负反馈,利用运算放大器的虚短特性将所述存算单元的一端电压和第一NMOS管NM1的漏端电压钳位在参考电压Vref,使所述存算单元在接口钳位电流取样电路的作用下产生电流信号Icell,并且第一NMOS管NM1产生恒定电流Ib1;电流信号Icell和恒定电流Ib1累加后由第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4构成的共源共栅电流镜进行复制,复制后输出电流信号Iout和Ib2;将所述第一NMOS管NM1和所述第一NMOS管NM2设置为同等尺寸,则Ib1=Ib2,Iout=Icell;
步骤二:电流电压转换,电流电压转换的过程为:恒定电流Ib2经过第二NMOS管NM2流向GND;电流信号Iout经过电阻开关网络流向GND,在电阻R0的上端产生输出电压信号Vout;开关电阻网络中设置R2=2R1=2R0,通过切换开关S1和S2,可实现步距为1倍的4种量程输出,以匹配模数转换器的输入量程;若将开关S1和S2断开,Vout=Icell×R0;
步骤三:模数转换,模数转换的过程为:经电流电压转换后的模拟电压信号Vout经模数转换器转换为数字信号,完成对存算单元的电流读出,并将读出结果传输给处理器。
根据本发明的方法,在单电源***中,恒定电流Ib1和Ib2可以使所述共源共栅电流镜中的器件始终工作在饱和区,消除因电流信号过小导致器件靠近截止区带来的复制误差;并且模拟电压信号Vout可支持从地轨开始输出,避免了模数转换器引入额外的参考电压和缓冲单元。
本发明有益效果是:
本发明提供的用于存内运算的存算单元的电流读出***及方法,与现有技术相比具备以下优点:本发明设计的接口钳位电流取样电路,可消除因电流信号过小导致电流镜器件靠近截止区带来的复制误差,有效提高了电流的读出精度。
根据本发明的技术方案,其电流读出***的结构可有效抑制电源电压波动引起的误差,并且通过选择合适温度系数的电阻Rb可以有效抑制温漂效应。
根据本发明的技术方案,其电流电压转换电路在单电源***下,可以支持从地轨开始输出,并且可以通过设置开关电阻网络中的开关切换实现多量程的输出,无需连接跨阻放大器和可变增益放大器,模数转换器也不需要引入参考电压和缓冲电路来消除直流偏置,显著降低了读出***的面积和功耗,有利于电流读出***的阵列集成。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术的读出电路结构的结构示意图;
图2为本发明的电流读出***的结构示意图;
图3为图2的电流读出***中的电流取样转换电路结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是,下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
实施例一:
本实施例提供一种用于存内运算的存算单元的电流读出***及方法,参见图1,如图2和图3所示,一种用于存内运算的存算单元的电流读出***具体包括:存算单元、接口钳位电流取样电路、支持地轨输出的电流电压转换电路、偏置电压产生电路和模数转换器。所述存算单元连接所述接口钳位电流取样电路;所述接口钳位电流取样电路连接所述支持地轨输出的电流电压转换电路;所述支持地轨输出的电流电压转换电路连接所述模数转换器;所述偏置电压产生电路连接所述接口钳位电流取样电路和所述支持地轨输出的电流电压转换电路;接口钳位电流取样电路用于将存算单元输出的电流取样复制;支持地轨输出的电流电压转换电路用于将放大的电流信号进行电流电压转换;模数转换器连接支持地轨输出的电流电压转换电路的输出端,将合适量程的模拟电压信号转换为数字信号输出给处理器。
本实施例的电流读出***的工作原理为:所述存算单元将存内运算结果以电流形式输出;所述接口钳位电流取样电路用于将存算单元输出的电流取样放大;所述支持地轨输出的电流电压转换电路用于将放大的电流信号进行电流电压转换;所述模数转换器用于将模拟电压信号转换为数字信号输出。
根据本实施例提供的技术方案,具体而言,所述接口钳位电流取样电路包括四个PMOS管,一个NMOS管以及一个运算放大器OA;其中,四个PMOS管分别为第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4;NMOS管为第三NMOS管NM3,PM1和PM2的源极均连接电源电压VDD,PM1和PM2的漏极分别连接PM3和PM4的源极,PM1和PM2的栅极共同连接PM3和NM3的漏极,PM3和PM4的栅极共同连接偏置电压Vb;运算放大器OA的正向输入端连接参考电压Vref,运算放大器OA的反相输入端连接NM3的源极,OA输出端连接NM3的栅极。
所述PM1、PM2、PM3和PM4构成共源共栅电流镜,用于对电流信号进行高精度取样;运算放大器OA通过与NM3连接构成负反馈,用于钳位运算放大器OA的反向输入端的接口电压。
所述支持地轨输出的电流电压转换电路包括:两个NMOS管,以及三个电阻和两个开关构成的开关电阻网络;其中,两个NMOS管分别为第一NMOS管NM1和第二NMOS管NM2;三个电阻和两个开关构成的开关电阻网络包括第一电阻R0、第二电阻R1、第三电阻R2、第一开关S1和第二开关S2,NM1和NM2的源极均连接GND,NM1和NM2的栅极共同连接偏置电压Vb,NM1的漏极连接所述NM3的源端,提供恒定电流Ib1,NM2的漏极连接所述PM2的漏极,产生恒定电流Ib2;第一电阻R0的上端为电压信号输出端,第一电阻R0、第二电阻R1、第三电阻R2以串联方式连接,第一开关S1与第二电阻R1以并联方式连接,第二开关S2与第三电阻R2以并联方式连接,通过切换开关电阻网络中的第一开关S1和第二开关S2实现四种量程的电压信号输出。
所述偏置电压产生电路包括一个PMOS管,第五PMOS管PM5,两个NMOS管,分别为第四NMOS管NM4和第五NMOS管NM5,以及一个电阻Rb,所述PM5的栅极接GND,Rb的一端连接PM5的漏极和NM4的栅极,另一端产生偏置电压Vb。
所述存算单元的输出端连接接口钳位电流取样电路的输入端,在实际应用中,存算单元内部的存算器件常工作在线性区,存算单元在所述接口钳位电流取样电路的作用下输出电流信号Icell。
当存算单元的电流信号Icell接近零时,现有技术的电路结构的电流镜取样电路中器件会靠近截止区,带来较大的复制误差。本发明通过引入NM1和NM2器件产生恒定电流Ib1和Ib2,存算单元的电流信号Icell和电流Ib1叠加后通过电流镜进行复制,复制完成后再减去恒定电流Ib2,通过设置Ib1=Ib2,实现对Icell信号的电流电压转换,可以使所述共源共栅电流镜中的器件始终工作在饱和区,消除因电流信号过小导致器件靠近截止区带来的复制误差,实现支持地轨输出的电流电压转换。
根据本发明的方案,其电流读出***的结构可有效抑制电源电压波动引起的误差,并且通过选择合适温度系数的电阻Rb可以有效抑制温漂效应。
本实施例还提供一种用于存内运算的存算单元的电流读出方法,所述方法应用于根据本发明的电流读出***,所述方法具体包括如下步骤:
步骤一:接口钳位电流取样,接口钳位电流取样的过程为:由于运算放大器OA通过与第三NMOS管NM3连接构成负反馈,利用运算放大器的虚短特性将所述存算单元的一端电压和第一NMOS管NM1的漏端电压钳位在参考电压Vref,使所述存算单元在接口钳位电流取样电路的作用下产生电流信号Icell,并且第一NMOS管NM1产生恒定电流Ib1;电流信号Icell和恒定电流Ib1累加后由第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4构成的共源共栅电流镜进行复制,复制后输出电流信号Iout和Ib2;将所述第一NMOS管NM1和所述第一NMOS管NM2设置为同等尺寸,则Ib1=Ib2,Iout=Icell;
步骤二:电流电压转换,电流电压转换的过程为:恒定电流Ib2经过第二NMOS管NM2流向GND;电流信号Iout经过电阻开关网络流向GND,在电阻R0的上端产生输出电压信号Vout;开关电阻网络中设置R2=2R1=2R0,通过切换开关S1和S2,可实现步距为1倍的4种量程输出,以匹配模数转换器的输入量程;若将开关S1和S2断开,Vout=Icell×R0;
步骤三:模数转换,模数转换的过程为:经电流电压转换后的模拟电压信号Vout经模数转换器转换为数字信号,完成对存算单元的电流读出,并将读出结果传输给处理器。
根据本发明的方法,在单电源***中,恒定电流Ib1和恒定电流Ib2可以使所述共源共栅电流镜中的器件始终工作在饱和区,消除因电流信号过小导致器件靠近截止区带来的复制误差;并且模拟电压信号Vout可支持从地轨开始输出,避免了模数转换器引入额外的参考电压和缓冲单元。
本发明适用于低功率单电源的电流读出***和高密度阵列化布局。并且该电流读出***在1.2V的低电源电压下进行了验证,与现有结构相比,消除了因电流信号过小导致器件靠近截止区带来的复制误差,有效提高了电流的读出精度,采用适用于单电源***的精简电流读出结构,显著降低了读出***的功耗和面积。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种用于存内运算的存算单元的电流读出***,其特征在于,所述***包括:存算单元、接口钳位电流取样电路、支持地轨输出的电流电压转换电路、偏置电压产生电路及模数转换器;其中,所述存算单元连接所述接口钳位电流取样电路,并且所述存算单元在所述接口钳位电流取样电路的作用下输出电流信号Icell;所述接口钳位电流取样电路连接所述支持地轨输出的电流电压转换电路;所述支持地轨输出的电流电压转换电路连接所述模数转换器;所述偏置电压产生电路连接所述接口钳位电流取样电路和所述支持地轨输出的电流电压转换电路,所述模数转换器连接所述支持地轨输出的电流电压转换电路的输出端;
所述接口钳位电流取样电路用于将存算单元输出的电流进行取样并复制;所述支持地轨输出的电流电压转换电路用于将放大的电流信号进行电流电压转换;所述偏置电压产生电路用于提供稳定的偏置电压;所述模数转换器用于将合适量程的模拟电压信号转换为数字信号并输出。
2.根据权利要求1所述的***,其特征在于,所述接口钳位电流取样电路包括四个PMOS管,一个NMOS管,以及一个运算放大器OA;其中,四个PMOS管分别为第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4;NMOS管为第三NMOS管NM3;
所述第一PMOS管PM1和所述第二PMOS管PM2的源极均连接电源电压VDD,所述第一PMOS管PM1和所述第二PMOS管PM2的漏极分别连接所述第三PMOS管PM3和所述第四PMOS管PM4的源极,所述第一PMOS管PM1和所述第二PMOS管PM2的栅极共同连接所述第三PMOS管PM3和所述第三NMOS管NM3的漏极,所述第三PMOS管PM3和所述第四PMOS管PM4的栅极共同连接偏置电压Vb;
所述运算放大器OA的正向输入端连接参考电压Vref,所述运算放大器OA的反相输入端连接所述第三NMOS管NM3的源极,所述运算放大器OA的输出端连接所述第三NMOS管NM3的栅极。
3.根据权利要求2所述的***,其特征在于,所述第一PMOS管PM1、所述第二PMOS管PM2、所述第三PMOS管PM3和所述第四PMOS管PM4构成共源共栅电流镜,用于对电流信号Icell进行高精度取样;所述运算放大器OA通过与所述第五NMOS管NM3连接构成负反馈,用于钳位所述运算放大器OA的反向输入端的接口电压。
4.根据权利要求1所述的***,其特征在于,所述支持地轨输出的电流电压转换电路包括两个NMOS管,以及三个电阻和两个开关构成的开关电阻网络;其中,两个NMOS管分别为第一NMOS管NM1和第二NMOS管NM2;所述开关电阻网络包括第一电阻R0、第二电阻R1、第三电阻R2、第一开关S1和第二开关S2;
所述第一NMOS管NM1和所述第二NMOS管NM2的源极均连接GND,所述第一NMOS管NM1和所述第二NMOS管NM2的栅极共同连接偏置电压Vb,所述第一NMOS管NM1的漏极连接第三NMOS管NM3的源端,提供恒定电流Ib1,所述第二NMOS管NM2的漏极连接所述第二PMOS管PM2的漏极,产生恒定电流Ib2;所述第一电阻R0的上端为电压信号输出端;
所述第一电阻R0、所述第二电阻R1、所述第三电阻R2以串联方式连接,所述第一开关S1与所述第二电阻R1以并联方式连接,所述第二开关S2与所述第三电阻R2并联方式连接;所述支持地轨输出的电流电压转换电路通过切换所述开关电阻网络中的所述第一开关S1和所述第二开关S2实现四种量程的输出。
5.根据权利要求4所述的***,其特征在于,所述***通过所述第一NMOS管NM1和所述第二NMOS管NM2产生的恒定电流Ib1和恒定电流Ib2,并且,存算单元的电流信号Icell和恒定电流Ib1叠加后通过共源共栅电流镜进行复制,复制完成后再减去恒定电流Ib2。
6.根据权利要求5述的***,其特征在于,所述***中,通过设置Ib1=Ib2,实现对电流信号Icell的电流电压转换,可使所述共源共栅电流镜中的器件始终工作在饱和区,消除因电流信号过小导致器件靠近截止区带来的复制误差,实现支持地轨输出的电流电压转换。
7.根据权利要求1所述的***,其特征在于,所述偏置电压产生电路包括一个PMOS管、两个NMOS管、以及电阻Rb;其中,PMOS管为第五PMOS管PM5,两个NMOS管分别为第四NMOS管NM4和第五NMOS管NM5;
所述第五PMOS管PM5的栅极接GND;所述电阻Rb的一端连接所述第五PMOS管PM5的漏极和所述第四NMOS管NM4的栅极,另一端产生偏置电压Vb。
8.根据权利要求1所述的***,其特征在于,所述***的结构可有效抑制电源电压波动引起的误差,并且通过选择合适温度系数的电阻Rb可以有效抑制温漂效应。
9.一种用于存内运算的存算单元的电流读出方法,所述方法应用于根据权利要求1-8的任一项所述的电流读出***,其特征在于,所述方法包括如下步骤:
步骤一:接口钳位电流取样;接口钳位电流取样的过程为:由于运算放大器OA通过与第三NMOS管NM3连接构成负反馈,利用运算放大器的虚短特性将所述存算单元的一端电压和第一NMOS管NM1的漏端电压钳位在参考电压Vref,使所述存算单元在接口钳位电流取样电路的作用下产生电流信号Icell,并且第一NMOS管NM1产生恒定电流Ib1;电流信号Icell和恒定电流Ib1累加后由第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3和第四PMOS管PM4构成的共源共栅电流镜进行复制,复制后输出电流信号Iout和恒定电流Ib2;将所述第一NMOS管NM1和所述第一NMOS管NM2设置为同等尺寸,则Ib1=Ib2,Iout=Icell;
步骤二:电流电压转换;电流电压转换的过程为:恒定电流Ib2经过第二NMOS管NM2流向GND;电流信号Iout经过电阻开关网络流向GND,在电阻R0的上端产生输出电压信号Vout;开关电阻网络中设置R2=2R1=2R0,通过切换开关S1和S2,可实现步距为1倍的4种量程的电压信号输出,以匹配模数转换器的输入量程;若将开关S1和S2断开,Vout=Icell×R0;
步骤三:模数转换;模数转换的过程为:经电流电压转换后的模拟电压信号Vout经模数转换器转换为数字信号,完成对存算单元的电流读出,并将读出结果传输给处理器。
10.根据权利要求9所述的方法,其特征在于,在单电源***中,恒定电流Ib1和恒定电流Ib2可使所述共源共栅电流镜中的器件始终工作在饱和区,消除因电流信号过小导致器件靠近截止区带来的复制误差;并且模拟电压信号Vout可支持从地轨开始输出,避免所述模数转换器引入额外的参考电压和缓冲单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110776901.XA CN113484595B (zh) | 2021-07-09 | 2021-07-09 | 一种用于存内运算的存算单元的电流读出***及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110776901.XA CN113484595B (zh) | 2021-07-09 | 2021-07-09 | 一种用于存内运算的存算单元的电流读出***及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113484595A true CN113484595A (zh) | 2021-10-08 |
CN113484595B CN113484595B (zh) | 2022-06-10 |
Family
ID=77937711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110776901.XA Active CN113484595B (zh) | 2021-07-09 | 2021-07-09 | 一种用于存内运算的存算单元的电流读出***及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113484595B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113838504A (zh) * | 2021-11-26 | 2021-12-24 | 中科南京智能技术研究院 | 一种基于ReRAM的单比特存内计算电路 |
CN115113679A (zh) * | 2022-06-15 | 2022-09-27 | 江南大学 | 一种应用于存算一体的电流权值累加电路 |
CN115794728A (zh) * | 2022-11-28 | 2023-03-14 | 北京大学 | 一种存内计算位线钳位与求和***电路及其应用 |
CN117037871A (zh) * | 2023-10-09 | 2023-11-10 | 之江实验室 | 存内计算结果的读出电路、读出方法及存储器 |
CN117310253A (zh) * | 2023-09-20 | 2023-12-29 | 上海帝迪集成电路设计有限公司 | 一种宽范围高精度电流检测电路及其检测方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6407589B1 (en) * | 2000-12-27 | 2002-06-18 | Intel Corporation | Device for current sensing in an amplifier with PMOS voltage conversion |
JP2002315177A (ja) * | 2001-04-17 | 2002-10-25 | Yazaki Corp | 過電流検出装置 |
CN101666824A (zh) * | 2009-10-14 | 2010-03-10 | 美芯晟科技(北京)有限公司 | 高端电流检测电路 |
CN103399201A (zh) * | 2013-08-16 | 2013-11-20 | 中国科学院微电子研究所 | 一种传感器微弱信号通用检测芯片*** |
CN104011551A (zh) * | 2011-12-19 | 2014-08-27 | 株式会社电装 | 电流检测电路以及半导体集成电路装置 |
CN104614568A (zh) * | 2014-12-04 | 2015-05-13 | 深圳市德赛微电子技术有限公司 | 一种带驱动功能的电流电压转换器 |
CN106093546A (zh) * | 2016-07-27 | 2016-11-09 | 江南大学 | 一种微电流测量方法 |
CN110350878A (zh) * | 2019-06-20 | 2019-10-18 | 佛山市顺德区蚬华多媒体制品有限公司 | 一种高灵敏度电流放大电路及其芯片 |
CN111193511A (zh) * | 2020-01-13 | 2020-05-22 | 电子科技大学 | 一种应用于基于eFlash存算一体电路的数模混合读取电路的设计 |
CN111623890A (zh) * | 2020-05-12 | 2020-09-04 | 北京安酷智芯科技有限公司 | 一种读出电路及其标定方法 |
CN112305292A (zh) * | 2019-07-26 | 2021-02-02 | 恩智浦有限公司 | 电流感测电路及其方法 |
-
2021
- 2021-07-09 CN CN202110776901.XA patent/CN113484595B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6407589B1 (en) * | 2000-12-27 | 2002-06-18 | Intel Corporation | Device for current sensing in an amplifier with PMOS voltage conversion |
JP2002315177A (ja) * | 2001-04-17 | 2002-10-25 | Yazaki Corp | 過電流検出装置 |
CN101666824A (zh) * | 2009-10-14 | 2010-03-10 | 美芯晟科技(北京)有限公司 | 高端电流检测电路 |
CN104011551A (zh) * | 2011-12-19 | 2014-08-27 | 株式会社电装 | 电流检测电路以及半导体集成电路装置 |
CN103399201A (zh) * | 2013-08-16 | 2013-11-20 | 中国科学院微电子研究所 | 一种传感器微弱信号通用检测芯片*** |
CN104614568A (zh) * | 2014-12-04 | 2015-05-13 | 深圳市德赛微电子技术有限公司 | 一种带驱动功能的电流电压转换器 |
CN106093546A (zh) * | 2016-07-27 | 2016-11-09 | 江南大学 | 一种微电流测量方法 |
CN110350878A (zh) * | 2019-06-20 | 2019-10-18 | 佛山市顺德区蚬华多媒体制品有限公司 | 一种高灵敏度电流放大电路及其芯片 |
CN112305292A (zh) * | 2019-07-26 | 2021-02-02 | 恩智浦有限公司 | 电流感测电路及其方法 |
CN111193511A (zh) * | 2020-01-13 | 2020-05-22 | 电子科技大学 | 一种应用于基于eFlash存算一体电路的数模混合读取电路的设计 |
CN111623890A (zh) * | 2020-05-12 | 2020-09-04 | 北京安酷智芯科技有限公司 | 一种读出电路及其标定方法 |
Non-Patent Citations (4)
Title |
---|
LIU ZHONGQI 等: "Low modulation index RF signal detection for a passive UHF RFID transponder", 《JOURNAL OF SEMICONDUCTORS》 * |
LIU ZHONGQI 等: "Low modulation index RF signal detection for a passive UHF RFID transponder", 《JOURNAL OF SEMICONDUCTORS》, vol. 30, no. 9, 30 September 2009 (2009-09-30), pages 1 - 4 * |
陈艳 等: "高精度低功耗电流采样电路设计", 《电子器件》 * |
陈艳 等: "高精度低功耗电流采样电路设计", 《电子器件》, vol. 41, no. 5, 31 October 2018 (2018-10-31), pages 1211 - 1215 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113838504A (zh) * | 2021-11-26 | 2021-12-24 | 中科南京智能技术研究院 | 一种基于ReRAM的单比特存内计算电路 |
CN115113679A (zh) * | 2022-06-15 | 2022-09-27 | 江南大学 | 一种应用于存算一体的电流权值累加电路 |
CN115113679B (zh) * | 2022-06-15 | 2024-04-30 | 江南大学 | 一种应用于存算一体的电流权值累加电路 |
CN115794728A (zh) * | 2022-11-28 | 2023-03-14 | 北京大学 | 一种存内计算位线钳位与求和***电路及其应用 |
CN115794728B (zh) * | 2022-11-28 | 2024-04-12 | 北京大学 | 一种存内计算位线钳位与求和***电路及其应用 |
CN117310253A (zh) * | 2023-09-20 | 2023-12-29 | 上海帝迪集成电路设计有限公司 | 一种宽范围高精度电流检测电路及其检测方法 |
CN117310253B (zh) * | 2023-09-20 | 2024-06-07 | 上海帝迪集成电路设计有限公司 | 一种宽范围高精度电流检测电路及其检测方法 |
CN117037871A (zh) * | 2023-10-09 | 2023-11-10 | 之江实验室 | 存内计算结果的读出电路、读出方法及存储器 |
CN117037871B (zh) * | 2023-10-09 | 2024-02-27 | 之江实验室 | 存内计算结果的读出电路、读出方法及存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN113484595B (zh) | 2022-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113484595B (zh) | 一种用于存内运算的存算单元的电流读出***及方法 | |
Li et al. | A ratio-independent algorithmic analog-to-digital conversion technique | |
US9973198B2 (en) | Telescopic amplifier with improved common mode settling | |
US6617926B2 (en) | Tail current node equalization for a variable offset amplifier | |
US11329659B2 (en) | Hybrid analog-to-digital converter with inverter-based residue amplifier | |
CN111999565B (zh) | 一种电容测量电路 | |
US3986045A (en) | High speed logic level converter | |
JP2024526280A (ja) | 電力検出回路、チップ及び通信端末 | |
CN108880479B (zh) | 一种动态偏置电流优化的运算放大器 | |
Harrer et al. | A current-mode DTCNN universal chip | |
US4379285A (en) | Analog to digital converter | |
Bienstman et al. | An eight-channel 8 bit microprocessor compatible NMOS D/A converter with programmable scaling | |
US10832014B1 (en) | Multi-quadrant analog current-mode multipliers for artificial intelligence | |
JP2798453B2 (ja) | サンプリングされたアナログ電気信号処理用回路装置 | |
CN108733129B (zh) | 一种基于改进型负载电流复制结构的ldo | |
CN110247645B (zh) | 一种电压比较器 | |
CN117056277A (zh) | 基于读写分离sram配置自适应扫描adc的乘累加存内计算电路 | |
CN111756375B (zh) | 一种高线性度低压输入缓冲器电路 | |
WO2022267912A1 (zh) | 一种用于神经网络存算阵列的温度补偿电路及方法 | |
CN115113679A (zh) | 一种应用于存算一体的电流权值累加电路 | |
US4818929A (en) | Fully differential analog comparator | |
JP3599747B2 (ja) | 2つの電気量を比較するための回路装置 | |
Muñiz-Montero et al. | A 90µm× 64µm225μW class-AB CMOS differential flipped voltage follower with output driving capability up to 100 pF | |
Gupta et al. | A multibit mac scheme using switched capacitor based 3c multiplier for analog compute in-memory architecture | |
CN112580790A (zh) | 神经网络计算电路、芯片及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |