CN113472476A - 解速率匹配方法、装置、计算机设备和存储介质 - Google Patents

解速率匹配方法、装置、计算机设备和存储介质 Download PDF

Info

Publication number
CN113472476A
CN113472476A CN202010240778.5A CN202010240778A CN113472476A CN 113472476 A CN113472476 A CN 113472476A CN 202010240778 A CN202010240778 A CN 202010240778A CN 113472476 A CN113472476 A CN 113472476A
Authority
CN
China
Prior art keywords
identification
signal sequence
cycle count
identifier
code rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010240778.5A
Other languages
English (en)
Other versions
CN113472476B (zh
Inventor
彭剑
邓珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Haige Communication Group Inc Co
Original Assignee
Guangzhou Haige Communication Group Inc Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Haige Communication Group Inc Co filed Critical Guangzhou Haige Communication Group Inc Co
Priority to CN202010240778.5A priority Critical patent/CN113472476B/zh
Publication of CN113472476A publication Critical patent/CN113472476A/zh
Application granted granted Critical
Publication of CN113472476B publication Critical patent/CN113472476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0052Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • H04L1/0068Rate matching by puncturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

本申请涉及一种解速率匹配方法、装置、计算机设备和存储介质。方法包括:接收信号序列;获取信号序列的传输码率;根据传输码率,生成信号序列对应的循环计数标识;根据循环计数标识,确定信号序列的输出信号地址;根据输出信号地址,从信号序列中提取与预设的基准码率相匹配的输出信号序列。采用本方法能够降低解速率匹配的复杂度、减少处理时延。

Description

解速率匹配方法、装置、计算机设备和存储介质
技术领域
本申请涉及无线通信技术领域,特别是涉及一种解速率匹配方法、装置、计算机设备和存储介质。
背景技术
速率匹配即无线发送设备在信道编码后,对编码比特进行打孔或重发,以匹配物理信道的承载能力,解速率匹配是速率匹配的逆过程,通过无线接收设备将信道传输码率转换为基准码率。速率匹配和解速率匹配可以实现无线通信***的多速率、多业务复用,在保证编解码冗余度的同时,适应各种无线信道传输容量要求。在军用通信领域中,由于通信体制多样,存在多种通信速率需求,解速率匹配通常需要将多种传输码率转换为一个基准码率,其中传输码率除了可以是无线通信标准(例如,3GPP标准)中规定的标准码率,还可以是特殊码率。
传统无线接收设备中的解速率匹配电路可以使用FPGA(Field ProgrammableGate Array,现场可编程逻辑门阵列)芯片来实现,相比于ASIC(Application SpecificIntegrated Circuit,专用集成电路)芯片,FPGA芯片支持特殊码率的解速率匹配,具备可扩展性,适应于军用通信体制通常采用定制波形的特点。
然而,基于FPGA的解速率匹配电路通过对输入信号和输出信号进行地址控制,以及中间缓存来实现解速率匹配,当需要兼容多种传输码率的解速率匹配时,容易导致处理过程复杂度较高、时延较大,不利于扩展应用于多种传输码率。
因此,传统的解速率匹配方法存在复杂度较高、时延较大的问题。
发明内容
基于此,有必要针对上述技术问题,提供一种能够降低复杂度、减少时延的解速率匹配方法、装置、计算机设备和存储介质。
一种解速率匹配方法,所述方法包括:
接收信号序列;
获取所述信号序列的传输码率;
根据所述传输码率,生成所述信号序列对应的循环计数标识;
根据所述循环计数标识,确定所述信号序列的输出信号地址;
根据所述输出信号地址,从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。
在其中一个实施例中,所述根据所述循环计数标识,确定所述信号序列的输出信号地址,包括:
根据所述基准码率对所述循环计数标识进行分组,得到标识组和所述标识组的控制参数;
若所述标识组的控制参数与预设的使能值相匹配,则在所述标识组中确定目标循环计数标识;
根据所述目标循环计数标识,确定所述信号序列的所述输出信号地址。
在其中一个实施例中,所述根据所述基准码率对所述循环计数标识进行分组,得到标识组和所述标识组的控制参数,包括:
根据所述基准码率和所述传输码率,确定所述标识组的个数;
根据所述标识组的个数对所述循环计数标识进行分组,得到所述标识组。
在其中一个实施例中,所述在所述标识组中确定目标循环计数标识,包括:
获取与所述标识组对应的标识起始值和标识步长;
根据所述标识步长对所述标识起始值进行累加运算,得到所述标识组对应的标识组累加序列;
通过对所述标识组累加序列进行取模运算,得到所述目标循环计数标识。
在其中一个实施例中,所述标识组包括***码标识组、第一校验码标识组和第二校验码标识组;所述根据所述循环计数标识,确定所述信号序列的输出信号地址,还包括:
根据所述循环计数标识,得到所述***码标识组、所述第一校验码标识组和所述第二校验码标识组;
在所述***码标识组中确定***码标识、在所述第一校验码标识组中确定第一校验码标识、在所述第二校验码标识组中确定第二校验码标识;
根据所述***码标识、所述第一校验码标识和所述第二校验码标识,确定所述信号序列的输出信号地址。
在其中一个实施例中,所述根据所述传输码率,生成所述信号序列对应的循环计数标识,包括:
根据所述传输码率,确定所述信号序列的循环计数因子;
根据所述循环计数因子,生成所述信号序列的所述循环计数标识。
在其中一个实施例中,所述根据所述传输码率,生成所述信号序列对应的循环计数标识,还包括:
通过将所述传输码率的分母与预设的倍数值相乘,得到所述信号序列的循环计数长度;
根据所述循环计数长度对所述信号序列进行循环计数,得到所述信号序列的所述循环计数标识。
一种解速率匹配装置,所述装置包括:
接收模块,用于接收信号序列;
码率获取模块,用于获取所述信号序列的传输码率;
标识生成模块,用于根据所述传输码率,生成所述信号序列对应的循环计数标识;
地址确定模块,用于根据所述循环计数标识,确定所述信号序列的输出信号地址;
信号提取模块,用于根据所述输出信号地址,从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。
一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现以下步骤:
接收信号序列;
获取所述信号序列的传输码率;
根据所述传输码率,生成所述信号序列对应的循环计数标识;
根据所述循环计数标识,确定所述信号序列的输出信号地址;
根据所述输出信号地址,从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。
一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现以下步骤:
接收信号序列;
获取所述信号序列的传输码率;
根据所述传输码率,生成所述信号序列对应的循环计数标识;
根据所述循环计数标识,确定所述信号序列的输出信号地址;
根据所述输出信号地址,从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。
上述解速率匹配方法、装置、计算机设备和存储介质,通过接收信号序列,获取信号序列的传输码率,根据传输码率生成信号序列对应的循环计数标识,可以根据传输码率确定与当前接收信号序列对应的循环计数标识;根据循环计数标识确定信号序列的输出信号地址,根据输出信号地址从信号序列中提取与预设的基准码率相匹配的输出信号序列,可以确定与基准码率相适应的输出信号地址,直接根据输出信号地址从信号序列中提取输出信号序列,避免复杂的输入输出地址控制过程和中间缓存,降低解速率匹配的复杂度、减少处理时延。
附图说明
图1为一个实施例中解速率匹配方法的流程示意图;
图2为一个实施例中解速率匹配方法的应用环境图;
图3为另一个实施例中解速率匹配方法的流程示意图;
图4为一个实施例中根据目标循环计数标识确定输出信号的示意图;
图5为一个实施例中解速率匹配电路的结构框图;
图6为一个实施例中解速率匹配装置的结构框图;
图7为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在一个实施例中,如图1所示,提供了一种解速率匹配方法。本实施例提供的解速率匹配方法,可以应用于如图2所示的应用环境中。其中,无线发送设备202发送无线通信信号至无线接收设备204。无线发送设备202可以是公用移动通信***中的终端设备,也可以是公用移动通信***中的基站。无线接收设备204可以是公用移动通信***中的终端设备,也可以是公用移动通信***中的基站。上述解速率匹配方法,以应用于图2中的无线接收设备204为例进行说明,可以包括以下步骤:
步骤S110,接收信号序列。
其中,信号序列为无线接收设备204中解速率匹配单元的输入信号序列。
具体实现中,为了保证无线通信中编解码的冗余度,以及为了满足各种无线信道传输容量的要求,无线发送设备202在信道编码后对编码信号进行速率匹配,将编码信号从基准码率转换为传输码率,经过调制后通过发射天线发送出去,无线接收设备204通过接收天线接收无线发送设备202发送的信号,对信号进行解调后,得到码率为传输码率的信号序列。
例如,无线通信发射机使用Turbo编码器对待传输的比特序列进行编码,输出码率为1/3的编码序列,其中1/3为基准码率,编码序列中包括***码、校验码0和校验码1。为适应无线信道传输容量的要求,通过速率匹配单元将编码序列转换为5/6码率,其中5/6为传输码率,具体应用中可以通过对编码序列进行打孔或重发来实现,5/6码率的比特序列经过调制后,通过发射天线发射出去。无线通信接收机接收到信号后,对信号进行解调,输出5/6码率的比特序列,可以将5/6码率的比特序列作为上述信号序列。
步骤S120,获取信号序列的传输码率。
其中,传输码率为无线信号在信道中传输的码率,可以为数据信号在数据信道中传输的码率。
具体实现中,可以通过广播或控制信道获取传输码率。无线发送设备202和无线接收设备204通过广播信道或控制信道握手,传输后续数据信道通信的MCS(Modulation andCoding Scheme,调制与编码策略),其中MCS包含了传输码率的信息。
步骤S130,根据传输码率,生成信号序列对应的循环计数标识。
其中,循环计数标识为无线接收设备204中信号序列的标记,具体地,可以采用较短的循环计数(短循环计数)对信号序列进行标记。
具体实现中,可以在无线接收设备204中预先设置多个输入分支,每个输入分支与一种传输码率相对应,输入分支的个数可以为无线接收设备204所支持的传输码率的个数。将信号序列输入与其传输码率相对应的分支,并预先根据传输码率确定信号序列对应的循环计数因子,循环计数因子为对信号序列进行循环计数的参数,反映了每个循环计数周期的长度。根据循环计数因子,可以生成与信号序列对应的循环计数标识。
实际应用中,如图3所示,提供了一种解速率匹配方法的流程示意图。预先确定接收机可以支持6种传输码率的解速率匹配,分别为5/6码率、3/4码率、1/2码率、2/3码率、1/3码率(或1/5码率)和1/4码率,设计与上述传输码率相对应的6个输入分支,即图3中的输入分支1、输入分支2、……、输入分支6。对于传输码率为5/6的信号序列,经过输入分支映射单元后,进入输入分支1。为了确定循环计数因子,可以将传输码率的分母与预设的倍数值相乘,例如,将传输码率5/6的分母6与预设倍数值2相乘,可以得到输入分支1的循环计数因子为6×2=12,即循环计数周期的长度为12,为信号序列设置循环计数初始值0,可以得到输入分支1的循环计数标识0、1、2、……、11、0……。
步骤S140,根据循环计数标识,确定信号序列的输出信号地址。
其中,输出信号地址为用于在信号序列中确定输出信号的信号序列地址。
具体实现中,在得到循环计数标识后,可以根据基准码率对循环计数标识进行分组,得到若干个标识组以及每个标识组对应的控制参数,具体地,可以根据基准码率和传输码率,确定标识组的个数,并根据标识组的个数对循环计数标识进行分组,得到标识组。对于控制参数为使能的标识组,可以根据无限发送设备202速率匹配单元中的比特选择和删减方式,从标识组中确定目标循环计数标识,进而根据目标循环计数标识确定输出信号地址。
例如,对于输入分支1,在得到循环计数标识0、1、2、……、11、0……后,由于基准码率为1/3,传输码率为5/6,可以将循环计数标识分为三个标识组,分别对应***码、校验码0和校验码1,三个标识组分别为{0、1、2、……、9、0……}、{10、10……}和{11、11……},其中{0、1、2、……、9、0……}与***码相对应,可以从中确定输出信号***码的地址,{10、10……}与校验码0相对应,可以从中确定输出信号校验码0的地址,{11、11……}与校验码1相对应,可以从中确定输出信号校验码1的地址。三个标识组的控制值均为使能,表示可以从中选择目标循环计数标识。根据发射机速率匹配单元中的比特选择和删减方式,可以在标识组{0、1、2、……、9、0……}中确定0为***码的目标循环计数标识,在标识组{10、10……}中确定10为校验码0的目标循环计数标识,在标识组{11、11……}中确定11为校验码1的目标循环计数标识,由此可以得到一串目标循环计数标识0、10、11、0、10、11……,与其对应的信号地址可以作为输出信号地址,如图4所示,提供了根据目标循环计数标识确定输出信号地址以及输出信号序列的示意图,循环计数标识中0、10、11、0……为目标循环计数标识,可以确定与其对应的信号地址1、11、12、13……为输出信号地址。
步骤S150,根据输出信号地址,从信号序列中提取与预设的基准码率相匹配的输出信号序列。
其中,预设的基准码率为无线发送设备202编码器的编码码率,也是无线接收设备204译码器的译码码率。
具体实现中,可以在确定输出信号地址后,按照输出信号地址的先后顺序,从信号序列中依次提取信号,得到一串输出信号序列。例如,如图4所示,在得到输出信号地址1、11、12、13……后,在信号序列中依次提取与其对应的信号,可以得到输出信号序列0、0、1、1……,依次对应***码、校验码0、校验码1、***码……
上述解速率匹配方法,通过接收信号序列,获取信号序列的传输码率,根据传输码率生成信号序列对应的循环计数标识,可以根据传输码率确定与当前接收信号序列对应的循环计数标识;根据循环计数标识确定信号序列的输出信号地址,根据输出信号地址从信号序列中提取与预设的基准码率相匹配的输出信号序列,可以确定与基准码率相适应的输出信号地址,直接根据输出信号地址从信号序列中提取输出信号序列,避免复杂的输入输出地址控制过程和中间缓存,降低解速率匹配的复杂度、减少处理时延。
在一个实施例中,如图5所示,提供了一个解速率匹配电路的结构框图。将输入信号(DataIn)输入多分支映射单元,映射到与其传输码率相对应的分支,在该分支上根据循环计数标识确定输出信号地址,进而确定输出信号序列,通过输出合路映射单元输出基准码率的输出信号(DataOut),其中输入控制单元(CtrlIn)可以产生循环计数因子(短循环计数码率因子),输出控制单元(CtrlOut)可以进行输入信号序列和输出信号序列之间的信号地址转换。
本实施例中,利用输入和输出地址映射唯一性原则,采用输入分支映射和输出合路映射,在多分支映射和单路映射规则之间切换,以满足多速率匹配的要求,同时能简化解速率匹配的地址映射过程、易于扩展,能快速、高效地实现多码率的解速率匹配,控制简单。在局部地址映射使用短循环计数码率因子策略,在输入过程中完成随路多分支地址映射使能,在输出过程中完成合路地址映射转换,使得实现的电路处理时延短、占用的面积小,适于FPGA实现。
在一个实施例中,如图3所示,利用输入和输出地址映射唯一性原则,解速率匹配电路首先根据所要处理的传输码率个数确定输入分支个数,然后根据各个分支的基准码率确定各个分支的短循环计数码率因子。各个分支的短循环计数码率因子和各个分支的码率可以有规则得出各个分支的地址映射使能,根据地址映射使能计算得到输出合路地址映射表,最后直接根据输入分支使能和合路地址映射表随路直接将输入数据映射输出,直至所有数据随路映射输出完成,解速率匹配过程处理完毕。
例如,当***的基准码率为1/3码率时,编码信号中包括***码、校验码0和校验码1。可以设计如下的解速率匹配过程:
a)依据***中传输码率的个数确定输入分支,例如,在一个无线通信***中存在6种传输码率,则输入分支个数为6,在确定输入分支后,将输入信号映射到与其对应的输入分支;
b)确定各个输入分支的短循环计数码率因子,其中,输入分支1为5/6码率,相应的短循环计数码率因子为12,短循环计数在0至11之间循环;输入分支2为3/4码率,相应的短循环计数码率因子为8,短循环计数在0至7之间循环,依次类推可以计算出各个分支的短循环计数码率因子。图3将输出信号中的***码标记为*号,其它未标记的依次为校验码0和校验码1。***码、校验码0和校验码1可以根据短循环计数码率因子依次交替映射输出;
c)产生各个分支的映射使能,即根据各个分支的短循环计数码率因子的循环规律产生分支使能,例如,图3中5/6、3/4、1/2、2/3码率分支有3组使能,1/4码率分支有5组使能,1/3和1/5码率分支有1组使能;
d)利用各个分支各自的使能产生合路地址映射累加,累加因子即为各分支使能对应的码率因子,由各个分支的短循环计数码率因子决定,例如,5/6码率的使能1以步进1累加(对应***码),使能2以步进12累加(对应校验码0),使能3以步进12累加(对应校验码1);1/2码率的使能1以步进2累加(对应***码),使能2以步进4累加(对于校验码0),使能3以步进4累加(对应校验码1)。
e)以分支使能和对应的映射地址产生合路地址映射,最后根据***配置码率选择输出,至此解速率匹配过程实现完毕。
本实施例中,由于不需要设计中间缓存,实现电路面积小,且所有过程都是随路控制输出过程,处理时延短,此外,由于采用分支映射和合路映射,可以直接根据短循环计数提取输出信号序列,易于***新增传输码率的扩展。
在一个实施例中,上述步骤S140,可以具体包括:
步骤S141,根据基准码率对循环计数标识进行分组,得到标识组和标识组的控制参数;
步骤S142,若标识组的控制参数与预设的使能值相匹配,则在标识组中确定目标循环计数标识;
步骤S143,根据目标循环计数标识,确定信号序列的输出信号地址。
其中,标识组为一个或多个循环计数标识组成的集合,标识组的控制参数为控制标识组能够得到使能的参数。
具体实现中,在得到循环计数标识后,可以根据基准码率对循环计数标识进行分组,得到若干个标识组以及每个标识组对应的控制参数,具体地,可以根据基准码率和传输码率,确定标识组的个数,并根据标识组的个数对循环计数标识进行分组,得到标识组。对于控制参数为使能的标识组,可以根据无限发送设备速率匹配单元中的比特选择和删减方式,从标识组中确定目标循环计数标识,进而根据目标循环计数标识确定输出信号地址。
例如,对于输入分支1,在得到循环计数标识0、1、2、……、11、0……后,由于基准码率为1/3,传输码率为5/6,可以将循环计数标识分为三个标识组,分别对应***码、校验码0和校验码1,三个标识组分别为{0、1、2、……、9、0……}、{10、10……}和{11、11……},其中{0、1、2、……、9、0……}与***码相对应,可以从中确定输出信号***码的地址,{10、10……}与校验码0相对应,可以从中确定输出信号校验码0的地址,{11、11……}与校验码1相对应,可以从中确定输出信号校验码1的地址。三个标识组的控制值均为使能,表示可以从中选择目标循环计数标识。根据发射机速率匹配单元中的比特选择和删减方式,可以在标识组{0、1、2、……、9、0……}中确定0为***码的目标循环计数标识,在标识组{10、10……}中确定10为校验码0的目标循环计数标识,在标识组{11、11……}中确定11为校验码1的目标循环计数标识,由此可以得到一串目标循环计数标识0、10、11、0、10、11……,与其对应的信号地址可以作为输出信号地址,如图4所示,提供了根据目标循环计数标识确定输出信号地址以及输出信号序列的示意图,循环计数标识中0、10、11、0……为目标循环计数标识,可以确定与其对应的信号地址1、11、12、13……为输出信号地址。
本实施例中,根据基准码率对循环计数标识进行分组,得到标识组和标识组的控制参数,可以得到与***码、校验码0和校验码1对应的标识组;若标识组的控制参数与预设的使能值相匹配,则在标识组中确定目标循环计数标识,并根据目标循环计数标识,确定信号序列的输出信号地址,可以确定与***码、校验码0和校验码1相对应的输出信号地址,进而直接根据输出信号地址从信号序列中提取输出信号序列,避免复杂的输入输出地址控制过程和中间缓存,降低解速率匹配的复杂度、减少处理时延。
在一个实施例中,上述步骤S141,可以具体包括:根据基准码率和传输码率,确定标识组的个数;根据标识组的个数对循环计数标识进行分组,得到标识组。
具体实现中,可以根据基准码率和传输码率确定标识组的个数,实际应用中,当基准码率为n1/k1、传输码率为n2/k2时,可以得到标识组的个数为max(k1,k2)或者min(k1,k2),例如,当基准码率为1/3、传输码率为2/3时,可以得到标识组的个数为min(3,3)=3。将循环计数标识按照标识组的个数进行分组,可以得到标识组,例如,对于基准码率为1/3、传输码率为2/3的信号序列,循环计数因子为3×4=12,相应的循环计数标识为0、1、2、……、11、0……,确定三个标识组,分别为{0、3、6、9……}、{1、4、7、10……}和{2、5、8、11……},其中{0、3、6、9……}与***码相对应,可以从中确定输出信号***码的地址,{1、4、7、10……}与校验码0相对应,可以从中确定输出信号校验码0的地址,{2、5、8、11……}与校验码1相对应,可以从中确定输出信号校验码1的地址。
本实施例中,根据基准码率和传输码率,确定标识组的个数,根据标识组的个数对循环计数标识进行分组,得到标识组,可以得到分别包含***码、校验码0和校验码1的标识组,进而可以通过标识组确定输出信号序列的***码、校验码0和校验码1,避免复杂的输入输出地址控制过程和中间缓存,降低解速率匹配的复杂度、减少处理时延。
在一个实施例中,上述步骤S142,可以具体包括:获取与标识组对应的标识起始值和标识步长;根据标识步长对标识起始值进行累加运算,得到标识组对应的标识组累加序列;通过对标识组累加序列进行取模运算,得到目标循环计数标识。
其中,标识起始值为标识组中计数标识的起始值,标识步长为标识组中计数标识的累加步长。
其中,目标循环计数标识为从循环计数标识中选取的目标标识,用于提取输出信号序列。
具体实现中,可以预先为每个标识组设置标识组起始值和标识步长,以标识步长对标识起始值进行累加运算,得到当前标识组的一串标识组累加序列,通过对标识组累加序列进行取模运算,可以得到目标循环计数标识。例如,对于基准码率为1/3、传输码率为2/3的信号序列,在确定可以分为三个标识组后,设置三个标识组的标识起始值分别为0、4、5,标识步长分别为3、6、6,根据标识起始值和标识步长进行累加运算,得到三个标识组累加序列,分别为:
{0、3、6、9、12、15……},
{4、10、16、22、28、34……},
{5、11、17、23、29、35……}。
用循环计数因子12对上述三个标识组累加序列进行取模运算,可以得到三个标识组的目标循环计数标识:
{0、3、6、9、0、3……},
{4、10、4、10、4、10……},
{5、11、5、11、5、11……}。
其中,{0、3、6、9、0、3……}为与***码相对应的目标循环计数标识,{4、10、4、10、4、10……}为与校验码0相对应的目标循环计数标识,{5、11、5、11、5、11……}为与校验码1相对应的目标循环计数标识。
本实施例中,通过获取与标识组对应的标识起始值和标识步长,根据标识步长对标识起始值进行累加运算,得到标识组对应的标识组累加序列,通过对标识组累加序列进行取模运算,得到目标循环计数标识,可以根据目标循环计数标识确定输出信号地址,直接根据输出信号地址从信号序列中提取输出信号序列,避免复杂的输入输出地址控制过程和中间缓存,降低解速率匹配的复杂度、减少处理时延。
在一个实施例中,上述步骤S140,具体还可以包括:根据循环计数标识,得到***码标识组、第一校验码标识组和第二校验码标识组;在***码标识组中确定***码标识、在第一校验码标识组中确定第一校验码标识、在第二校验码标识组中确定第二校验码标识;根据***码标识、第一校验码标识和第二校验码标识,确定信号序列的输出信号地址。
其中,***码标识组、第一校验码标识组和第二校验码标识组分别为与***码、校验码0和校验码1相对应的标识组。
具体实现中,在得到循环计数标识后,可以根据基准码率对循环计数标识进行分组,得到分别与***码、校验码0和校验码1相对应的***码标识组、第一校验码标识组和第二校验码标识组,并获取每个标识组的控制参数。对于控制参数为使能的标识组,可以根据无限发送设备速率匹配单元中的比特选择和删减方式,从***码标识组中确定与***码对应的目标循环计数标识,从第一校验码中确定与校验码0对应的目标循环计数标识,从第二校验码中确定与校验码1对应的目标循环计数标识,进而根据目标循环计数标识确定输出信号地址。
例如,对于基准码率为1/3、传输码率为2/3的信号序列,循环计数标识为0、1、2、……、11、0……,三个标识组{0、3、6、9……}、{1、4、7、10……}和{2、5、8、11……}分别为***码标识组、第一校验码标识组和第二校验码标识组。三个标识组的控制值均为使能,表示可以从中选择目标循环计数标识。根据发射机速率匹配单元中的比特选择和删减方式,可以在***码标识组中确定{0、3、6、9、0、3……}为***码的目标循环计数标识,在第一校验码标识组中确定{4、10、4、10、4、10……}为校验码0的目标循环计数标识,在第二校验码标识组中确定{5、11、5、11、5、11……}为校验码1的目标循环计数标识,并由此按照***码、校验码0、校验码1的顺序,得到一串目标循环计数标识{0、3、4、5、6、9、10、11……},根据图4,相应的输出信号地址为{1、4、5、6、7、10、11、12……}。
本实施例中,根据循环计数标识,得到***码标识组、第一校验码标识组和第二校验码标识组,可以得到与***码、校验码0和校验码1对应的标识组;在***码标识组中确定***码标识、在第一校验码标识组中确定第一校验码标识、在第二校验码标识组中确定第二校验码标识,并根据***码标识、第一校验码标识和第二校验码标识,确定信号序列的输出信号地址,可以确定与***码、校验码0和校验码1相对应的输出信号地址,进而直接根据输出信号地址从信号序列中提取输出信号序列,避免复杂的输入输出地址控制过程和中间缓存,降低解速率匹配的复杂度、减少处理时延。
在一个实施例中,上述步骤S130,可以具体包括:根据传输码率,确定信号序列的循环计数因子;根据循环计数因子,生成信号序列的循环计数标识。
具体实现中,可以在无线接收设备中预先设置多个输入分支,每个输入分支与一种传输码率相对应,输入分支的个数可以为无线接收设备所支持的传输码率的个数。将信号序列输入与其传输码率相对应的分支,并预先根据传输码率确定信号序列对应的循环计数因子,根据循环计数因子,可以生成与信号序列对应的循环计数标识。
实际应用中,如图3所示,预先确定接收机可以支持6种传输码率的解速率匹配,分别为5/6码率、3/4码率、1/2码率、2/3码率、1/3码率(或1/5码率)和1/4码率,设计与上述传输码率相对应的6个输入分支,即图3中的输入分支1、输入分支2、……、输入分支6。对于传输码率为5/6的信号序列,经过输入分支映射单元后,进入输入分支1。为了确定循环计数因子,可以将传输码率的分母与预设的倍数值相乘,例如,将传输码率5/6的分母6与预设倍数值2相乘,可以得到输入分支1的循环计数因子为6×2=12,即循环计数周期的长度为12,为信号序列设置循环计数初始值0,可以得到输入分支1的循环计数标识0、1、2、……、11、0……。
本实施例中,根据传输码率,确定信号序列的循环计数因子,根据循环计数因子,生成信号序列的循环计数标识,可以根据循环计数标识确定输出信号地址,进而直接根据输出信号地址从信号序列中提取输出信号序列,避免复杂的输入输出地址控制过程和中间缓存,降低解速率匹配的复杂度、减少处理时延。
在一个实施例中,上述步骤S130,具体还可以包括:通过将传输码率的分母与预设的倍数值相乘,得到信号序列的循环计数长度;根据循环计数长度对信号序列进行循环计数,得到信号序列的循环计数标识。
具体实现中,在生成循环计数标识的过程中,可以根据传输码率确定循环计数因子,具体地,可以将传输码率的分母与预设的倍数值相乘,得到循环计数因子,循环计数因子反映了循环计数的长度,也可以称为循环计数长度l,根据循环计数长度对信号序列进行循环计数,得到信号序列的循环计数标识,可以设置循环计数初始值为0,进而得到循环计数标识0、1、……、l-1、0……。例如,将传输码率5/6的分母6与预设倍数值2相乘,可以得到循环计数长度为6×2=12,为信号序列设置循环计数初始值0,可以得到循环计数标识0、1、2、……、11、0……。
本实施例中,通过将传输码率的分母与预设的倍数值相乘,得到信号序列的循环计数长度,根据循环计数长度对信号序列进行循环计数,得到信号序列的循环计数标识,可以根据循环计数标识确定输出信号地址,进而直接根据输出信号地址从信号序列中提取输出信号序列,避免复杂的输入输出地址控制过程和中间缓存,降低解速率匹配的复杂度、减少处理时延。
应该理解的是,虽然图1的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图1中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中,如图6所示,提供了一种解速率匹配装置600,包括:接收模块602、码率获取模块604、标识生成模块606、地址确定模块608和信号提取模块610,其中:
接收模块602,用于接收信号序列;
码率获取模块604,用于获取信号序列的传输码率;
标识生成模块606,用于根据传输码率,生成信号序列对应的循环计数标识;
地址确定模块608,用于根据循环计数标识,确定信号序列的输出信号地址;
信号提取模块610,用于根据输出信号地址,从信号序列中提取与预设的基准码率相匹配的输出信号序列。
地址确定模块608,还用于根据基准码率对循环计数标识进行分组,得到标识组和标识组的控制参数;若标识组的控制参数与预设的使能值相匹配,则在标识组中确定目标循环计数标识;根据目标循环计数标识,确定信号序列的输出信号地址。
地址确定模块608,还用于根据基准码率和传输码率,确定标识组的个数;根据标识组的个数对循环计数标识进行分组,得到标识组。
地址确定模块608,还用于获取与标识组对应的标识起始值和标识步长;根据标识步长对标识起始值进行累加运算,得到标识组对应的标识组累加序列;通过对标识组累加序列进行取模运算,得到目标循环计数标识。
地址确定模块608,还用于根据循环计数标识,得到***码标识组、第一校验码标识组和第二校验码标识组;在***码标识组中确定***码标识、在第一校验码标识组中确定第一校验码标识、在第二校验码标识组中确定第二校验码标识;根据***码标识、第一校验码标识和第二校验码标识,确定信号序列的输出信号地址。
标识生成模块606,还用于根据传输码率,确定信号序列的循环计数因子;根据循环计数因子,生成信号序列的循环计数标识。
标识生成模块606,还用于通过将传输码率的分母与预设的倍数值相乘,得到信号序列的循环计数长度;根据循环计数长度对信号序列进行循环计数,得到信号序列的循环计数标识。
关于解速率匹配装置的具体限定可以参见上文中对于解速率匹配方法的限定,在此不再赘述。上述解速率匹配装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是终端,其内部结构图可以如图7所示。该计算机设备包括通过***总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作***和计算机程序。该内存储器为非易失性存储介质中的操作***和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信,无线方式可通过WIFI、运营商网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种解速率匹配方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,该计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图7中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,提供了一种计算机设备,包括存储器和处理器,存储器中存储有计算机程序,该处理器执行计算机程序时实现以下步骤:接收信号序列;获取信号序列的传输码率;根据传输码率,生成信号序列对应的循环计数标识;根据循环计数标识,确定信号序列的输出信号地址;根据输出信号地址,从信号序列中提取与预设的基准码率相匹配的输出信号序列。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:根据基准码率对循环计数标识进行分组,得到标识组和标识组的控制参数;若标识组的控制参数与预设的使能值相匹配,则在标识组中确定目标循环计数标识;根据目标循环计数标识,确定信号序列的输出信号地址。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:根据基准码率和传输码率,确定标识组的个数;根据标识组的个数对循环计数标识进行分组,得到标识组。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:获取与标识组对应的标识起始值和标识步长;根据标识步长对标识起始值进行累加运算,得到标识组对应的标识组累加序列;通过对标识组累加序列进行取模运算,得到目标循环计数标识。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:根据循环计数标识,得到***码标识组、第一校验码标识组和第二校验码标识组;在***码标识组中确定***码标识、在第一校验码标识组中确定第一校验码标识、在第二校验码标识组中确定第二校验码标识;根据***码标识、第一校验码标识和第二校验码标识,确定信号序列的输出信号地址。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:根据传输码率,确定信号序列的循环计数因子;根据循环计数因子,生成信号序列的循环计数标识。
在一个实施例中,处理器执行计算机程序时还实现以下步骤:通过将传输码率的分母与预设的倍数值相乘,得到信号序列的循环计数长度;根据循环计数长度对信号序列进行循环计数,得到信号序列的循环计数标识。在一个实施例中,处理器执行计算机程序时还实现以下步骤:
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:接收信号序列;获取信号序列的传输码率;根据传输码率,生成信号序列对应的循环计数标识;根据循环计数标识,确定信号序列的输出信号地址;根据输出信号地址,从信号序列中提取与预设的基准码率相匹配的输出信号序列。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:根据基准码率对循环计数标识进行分组,得到标识组和标识组的控制参数;若标识组的控制参数与预设的使能值相匹配,则在标识组中确定目标循环计数标识;根据目标循环计数标识,确定信号序列的输出信号地址。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:根据基准码率和传输码率,确定标识组的个数;根据标识组的个数对循环计数标识进行分组,得到标识组。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:获取与标识组对应的标识起始值和标识步长;根据标识步长对标识起始值进行累加运算,得到标识组对应的标识组累加序列;通过对标识组累加序列进行取模运算,得到目标循环计数标识。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:根据循环计数标识,得到***码标识组、第一校验码标识组和第二校验码标识组;在***码标识组中确定***码标识、在第一校验码标识组中确定第一校验码标识、在第二校验码标识组中确定第二校验码标识;根据***码标识、第一校验码标识和第二校验码标识,确定信号序列的输出信号地址。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:根据传输码率,确定信号序列的循环计数因子;根据循环计数因子,生成信号序列的循环计数标识。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:通过将传输码率的分母与预设的倍数值相乘,得到信号序列的循环计数长度;根据循环计数长度对信号序列进行循环计数,得到信号序列的循环计数标识。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory,ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory,RAM)或外部高速缓冲存储器。作为说明而非局限,RAM可以是多种形式,比如静态随机存取存储器(Static Random Access Memory,SRAM)或动态随机存取存储器(Dynamic Random Access Memory,DRAM)等。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种解速率匹配方法,其特征在于,所述方法包括:
接收信号序列;
获取所述信号序列的传输码率;
根据所述传输码率,生成所述信号序列对应的循环计数标识;
根据所述循环计数标识,确定所述信号序列的输出信号地址;
根据所述输出信号地址,从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。
2.根据权利要求1所述的方法,其特征在于,所述根据所述循环计数标识,确定所述信号序列的输出信号地址,包括:
根据所述基准码率对所述循环计数标识进行分组,得到标识组和所述标识组的控制参数;
若所述标识组的控制参数与预设的使能值相匹配,则在所述标识组中确定目标循环计数标识;
根据所述目标循环计数标识,确定所述信号序列的所述输出信号地址。
3.根据权利要求2所述的方法,其特征在于,所述根据所述基准码率对所述循环计数标识进行分组,得到标识组和所述标识组的控制参数,包括:
根据所述基准码率和所述传输码率,确定所述标识组的个数;
根据所述标识组的个数对所述循环计数标识进行分组,得到所述标识组。
4.根据权利要求2所述的方法,其特征在于,所述在所述标识组中确定目标循环计数标识,包括:
获取与所述标识组对应的标识起始值和标识步长;
根据所述标识步长对所述标识起始值进行累加运算,得到所述标识组对应的标识组累加序列;
通过对所述标识组累加序列进行取模运算,得到所述目标循环计数标识。
5.根据权利要求2所述的方法,其特征在于,所述标识组包括***码标识组、第一校验码标识组和第二校验码标识组;所述根据所述循环计数标识,确定所述信号序列的输出信号地址,还包括:
根据所述循环计数标识,得到所述***码标识组、所述第一校验码标识组和所述第二校验码标识组;
在所述***码标识组中确定***码标识、在所述第一校验码标识组中确定第一校验码标识、在所述第二校验码标识组中确定第二校验码标识;
根据所述***码标识、所述第一校验码标识和所述第二校验码标识,确定所述信号序列的输出信号地址。
6.根据权利要求1所述的方法,其特征在于,所述根据所述传输码率,生成所述信号序列对应的循环计数标识,包括:
根据所述传输码率,确定所述信号序列的循环计数因子;
根据所述循环计数因子,生成所述信号序列的所述循环计数标识。
7.根据权利要求6所述的方法,其特征在于,所述根据所述传输码率,生成所述信号序列对应的循环计数标识,还包括:
通过将所述传输码率的分母与预设的倍数值相乘,得到所述信号序列的循环计数长度;
根据所述循环计数长度对所述信号序列进行循环计数,得到所述信号序列的所述循环计数标识。
8.一种解速率匹配装置,其特征在于,所述装置包括:
接收模块,用于接收信号序列;
码率获取模块,用于获取所述信号序列的传输码率;
标识生成模块,用于根据所述传输码率,生成所述信号序列对应的循环计数标识;
地址确定模块,用于根据所述循环计数标识,确定所述信号序列的输出信号地址;
信号提取模块,用于根据所述输出信号地址,从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。
9.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述的方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。
CN202010240778.5A 2020-03-31 2020-03-31 解速率匹配方法、装置、计算机设备和存储介质 Active CN113472476B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010240778.5A CN113472476B (zh) 2020-03-31 2020-03-31 解速率匹配方法、装置、计算机设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010240778.5A CN113472476B (zh) 2020-03-31 2020-03-31 解速率匹配方法、装置、计算机设备和存储介质

Publications (2)

Publication Number Publication Date
CN113472476A true CN113472476A (zh) 2021-10-01
CN113472476B CN113472476B (zh) 2023-08-01

Family

ID=77865315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010240778.5A Active CN113472476B (zh) 2020-03-31 2020-03-31 解速率匹配方法、装置、计算机设备和存储介质

Country Status (1)

Country Link
CN (1) CN113472476B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201283A1 (en) * 2004-02-27 2005-09-15 Su-Jin Yoon De-rate matching method and apparatus in a high speed downlink packet access system
CN101986584A (zh) * 2010-10-22 2011-03-16 中国科学院计算技术研究所 一种3gpp lte中的解速率匹配装置和方法
WO2011137749A1 (zh) * 2010-05-05 2011-11-10 中兴通讯股份有限公司 一种lte下行业务信道解速率匹配的方法及装置
CN103368685A (zh) * 2012-04-01 2013-10-23 电信科学技术研究院 解速率匹配方法和装置
WO2018090629A1 (zh) * 2016-11-21 2018-05-24 深圳市中兴微电子技术有限公司 一种解交织解速率匹配的方法、装置及计算机存储介质
CN109510688A (zh) * 2018-12-18 2019-03-22 京信通信***(中国)有限公司 速率匹配方法、解速率匹配方法、装置和基站

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201283A1 (en) * 2004-02-27 2005-09-15 Su-Jin Yoon De-rate matching method and apparatus in a high speed downlink packet access system
WO2011137749A1 (zh) * 2010-05-05 2011-11-10 中兴通讯股份有限公司 一种lte下行业务信道解速率匹配的方法及装置
CN101986584A (zh) * 2010-10-22 2011-03-16 中国科学院计算技术研究所 一种3gpp lte中的解速率匹配装置和方法
CN103368685A (zh) * 2012-04-01 2013-10-23 电信科学技术研究院 解速率匹配方法和装置
WO2018090629A1 (zh) * 2016-11-21 2018-05-24 深圳市中兴微电子技术有限公司 一种解交织解速率匹配的方法、装置及计算机存储介质
CN109510688A (zh) * 2018-12-18 2019-03-22 京信通信***(中国)有限公司 速率匹配方法、解速率匹配方法、装置和基站

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郭杰.: "查表法实现LTE中Turbo码解速率匹配", 《数字通信世界》, vol. 145, no. 01 *

Also Published As

Publication number Publication date
CN113472476B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
EP3079287B1 (en) Polar code processing method and system
CN108347302B (zh) 一种编译码方法和终端
JP7189161B2 (ja) 通信及び放送システムのためのレートマッチング方法及び装置
US20190394674A1 (en) Method and device for transmitting data
CN108880566B (zh) 一种Polar码传输方法及装置
CN109039344A (zh) 编码输入数据为极性码的方法及设备、解码方法及其设备
CN108737021B (zh) Polar码传输方法及装置
CN110690941B (zh) Polar码的速率匹配方法及装置
CN102651229B (zh) 半导体装置和数据处理方法
EP3573366B1 (en) Data transmission method and related device
WO2021129877A1 (zh) 译码方法、装置、网络设备及存储介质
CN111446969A (zh) 一种级联crc码的极化码编码方法及装置
US11909417B2 (en) Data processing method and device
JP2008533843A (ja) 線形抹消コードを提供する方法と装置
US11026244B2 (en) Method and device in terminal and base station for dynamic scheduling
US20220149987A1 (en) Method for sidelink rate matching and resource mapping, and device
CN110098891B (zh) 交织方法和交织装置
CN111225077B (zh) 物联网设备配网方法、装置和***
US20200235853A1 (en) Channel encoding method and apparatus in wireless communications
CN113472476B (zh) 解速率匹配方法、装置、计算机设备和存储介质
CN112753178B (zh) 用于混合自动重复请求的比特选择
CN109391353B (zh) 一种速率匹配的方法和装置
CN109245852B (zh) Polar码的速率匹配方法及装置
CN108880565B (zh) 极化码的编译码方法和通信设备
CN108964834B (zh) 数据传输方法、芯片、收发机和计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant