CN113452476A - 误码率测量装置及错误计数方法 - Google Patents

误码率测量装置及错误计数方法 Download PDF

Info

Publication number
CN113452476A
CN113452476A CN202110135736.XA CN202110135736A CN113452476A CN 113452476 A CN113452476 A CN 113452476A CN 202110135736 A CN202110135736 A CN 202110135736A CN 113452476 A CN113452476 A CN 113452476A
Authority
CN
China
Prior art keywords
error
data
significant bit
fec
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110135736.XA
Other languages
English (en)
Other versions
CN113452476B (zh
Inventor
大沼弘季
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Publication of CN113452476A publication Critical patent/CN113452476A/zh
Application granted granted Critical
Publication of CN113452476B publication Critical patent/CN113452476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/241—Testing correct operation using pseudo-errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

根据被测物的通信标准，对用户所设定的区域的错误进行计数。误码率测量装置(1)具备：操作部(4)，根据被测物W的通信标准，设定FEC的1个Codeword长度、1个FEC Symbol长度；存储部(5)，存储接收来自被测物(W)的信号并进行转换的符号串数据；数据分段机构(3da)，将所存储的符号串数据分段为MSB数据和LSB数据；数据比较部(3d)，将所分段的MSB数据和LSB数据分别与错误数据进行比较而分别检测每1个Codeword长度的MSB错误和LSB错误，并且以1个FEC Symbol间隔检测MSB数据和LSB数据各自的FEC Symbol Error；及错误计数机构(7a)，对所检测到的MSB错误、LSB错误、FEC Symbol Error进行计数。

Description

误码率测量装置及错误计数方法
技术领域
本发明涉及一种在以使被测物转移到信号模式返回状态的状态将已知模式(PAM4(Pulse Amplitude Modulation 4)信号)作为测试信号发送至被测物，并测量伴随该测试信号的发送而从被测物返回并接收的输入数据的比特误码率时，尤其测量是否能够进行被测物的FEC(Forward Error Correction:前向纠错)动作的误码率测量装置及错误计数方法。
背景技术
例如，如下述专利文献1中所公开，以往误码率测量装置作为如下装置而周知，即，将包含固定数据的已知模式的测试信号发送至被测物，以比特单位比较伴随该测试信号的发送而从被测物返回并接收的被测量信号与成为基准的参考信号，以测量比特误码率(BER:Bit Error Rate)。
但是，尤其在作为测试信号使用了PAM时，与NRZ(Non Return to Zero)相比能够实现更多的传输量，另一方面，因Eye开口变小而与NRZ相比无法获得SNR(Signal to NoiseRatio)，因此随着符号数量的增加而杂音的影响也变大，从而完全消除错误十分困难。因此，要求对在与测量对象的被测物的通信标准相对应的区域中所产生的FEC Symbol Error进行计数，并测量是否能够进行基于前向纠错(FEC:Forward Error Correction)的纠错。
专利文献1：日本特开2007-274474号公报
然而，以往的误码率测量装置从所撷取的符号串数据按物理Eye对错误进行计数，在进行是否能够进行上述的基于FEC的纠错的测量时，没有以用户根据被测物的通信标准而指定的数据的分段来对错误进行计数的功能，因此查明被测物的不良情况的原因需花费时间，从而存在无法进行有效的调试的问题。并且，在以往的误码率测量装置中，在测量是否能够进行被测物的FEC动作时，也无法分别检测符号串数据的最高有效位串数据和最低有效位串数据中的每1个Codeword长度的最高有效位错误和最低有效位错误并显示计数值。
发明内容
因此，本发明是鉴于上述问题点而完成的，其目的在于提供一种根据被测物的通信标准能够对用户所设定的区域的错误进行计数的误码率测量装置及错误计数方法。
为了实现上述目的，本发明的方案1所述的误码率测量装置将已知模式的PAM4(Pulse Amplitude Modulation 4)信号作为测试信号输入于被测物W，接收伴随所述测试信号的输入的来自所述被测物的信号，根据从所述被测物接收的信号与所述测试信号的比较结果，测量是否能够进行所述被测物的FEC(Forward Error Correction)动作，并具备：操作部4，设定相对于从所述被测物接收的信号的设定参数；及存储部5，存储将从所述被测物接收的信号进行转换的符号串数据，所述误码率测量装置1的特征在于，
所述操作部根据所述被测物的通信标准，设定所述FEC的1个Codeword长度、1个FEC Symbol长度，
所述误码率测量装置1具备：
数据分段机构3da，将存储于所述存储部的符号串数据分段为最高有效位(MSB:Most Significant Bit)串数据和最低有效位(LSB:Least Significant Bit)串数据；
数据比较部3d，将通过所述数据分段机构进行所述分段的最高有效位串数据和最低有效位串数据分别与错误数据比较而分别检测通过所述操作部设定的所述每1个Codeword长度的最高有效位错误和最低有效位错误，并且以通过所述操作部设定的所述1个FEC Symbol长度的间隔检测所述最高有效位串数据和最低有效位串数据各自的FECSymbol Error；及
错误计数机构7a，对通过所述数据比较部检测到的最高有效位错误数量和最低有效位错误数量进行计数，并且对所述FEC Symbol Error数量进行计数。
本发明的方案2所述的误码率测量装置在方案1的误码率测量装置中，其特征在于，具备：
显示部6，根据所述计数的结果，显示最高有效位错误数量、最低有效位错误数量及FEC Symbol Error数量中的至少任一个计数值。
本发明的方案3所述的误码率测量装置的错误计数方法将已知模式的PAM4(PulseAmplitude Modulation 4)信号作为测试信号输入于被测物W，接收伴随所述测试信号的输入的来自所述被测物的信号，根据从所述被测物接收的信号与所述测试信号的比较结果，测量是否能够进行所述被测物的FEC(Forward Error Correction)动作，设定相对于从所述被测物接收的信号的设定参数，存储将从所述被测物接收的信号进行转换的符号串数据，所述误码率测量装置1的错误计数方法的特征在于，包括：
根据所述被测物的通信标准，设定所述FEC的1个Codeword长度、1个FEC Symbol长度的步骤；
存储接收来自所述被测物的信号并进行转换的符号串数据的步骤；
将所述存储的符号串数据分段为最高有效位串数据和最低有效位串数据的步骤；
将所述分段的最高有效位串数据和最低有效位串数据分别与错误数据进行比较而分别检测所述设定的所述每1个Codeword长度的最高有效位错误和最低有效位错误，并且以所述设定的所述1个FEC Symbol长度的间隔检测所述最高有效位串数据和最低有效位串数据各自的FEC Symbol Error的步骤；及
对所述检测到的最高有效位错误数量和最低有效位错误数量进行计数，并且对所述FEC Symbol Error数量进行计数的步骤。
本发明的方案4所述误码率测量装置的错误计数方法在方案3的误码率测量装置的错误计数方法中，其特征在于，包括：
根据所述计数的结果，显示最高有效位错误数量、最低有效位错误数量及FECSymbol Error数量中的至少任一个计数值的步骤。
发明效果
根据本发明，所撷取的数据能够以用户根据被测物的通信标准设定的分段来检测FEC Symbol Error并进行计数。而且，能够分别检测符号串数据的最高有效位串数据和最低有效位串数据中的每1个Codeword长度的最高有效位错误和最低有效位错误并进行计数。并且，只要显示最高有效位错误、最低有效位错误、FEC Symbol Error的计数值，则能够以数值来确认错误数量，并且也能够掌握错误的偏差。
附图说明
图1是表示本发明所涉及的误码率测量装置的概略结构的框图。
图2是PAM4信号的说明图。
图3是表示本发明所涉及的误码率测量装置的设定画面的一例的图。
图4是表示在本发明所涉及的误码率测量装置中以30bit单位分段显示了数据时的撷取画面的一例的图。
图5是表示在本发明所涉及的误码率测量装置中以20bit单位分段显示了数据时的撷取画面的一例的图。
图6是在本发明所涉及的误码率测量装置中将NRZ信号输入于被测物时的错误计数的处理动作的流程图。
图7是在本发明所涉及的误码率测量装置中将PAM4信号输入于被测物时的错误计数的处理动作的流程图。
具体实施方式
以下，参考附图对用于实施本发明的方式进行详细说明。
本发明所涉及的误码率测量装置在使被测物转移到信号模式返回状态的状态下，将已知模式的测试信号发送至被测物，并测量伴随该测试信号的发送而从被测物返回的接收信号的误码率。
如图1所示，本实施方式的误码率测量装置1具有根据将***有错误的已知模式的NRZ信号或具有4值的符号值的PAM4信号作为测试信号输入于被测物W时的来自被测物W的接收信号与测试信号的比较结果而测量是否能够进行被测物W的FEC(Forward ErrorCorrection)动作的功能，且概略构成为具备信号发生器2、误码检测器3、操作部4、存储部5、显示部6及控制部7。
另外，在本实施方式中，主要对用于实现测量是否能够进行被测物W的FEC动作的功能的结构及处理内容进行说明。
信号发生器2作为基于多值信号的基准数据，产生由在各比特之间不归0的方式的NRZ信号或所期望的符号串数据(由0、1、2、3的符号值构成的符号的串的数据)构成的PAM4信号。
当产生PAM4信号时，如图1所示，信号发生器2概略构成为具备第1信号发生部2a、第2信号发生部2b及信号合成输出部2c。
PAM4信号按每个符号振幅分为4种，如图2所示，具有4个不同的振幅的电平V1、V2、V3、V4，整体的振幅电压范围H从低电平的一侧分为低电压范围H1、中电压范围H2、高电压范围H3，由基于3个眼图开口部的连续的范围构成。
第1信号发生部2a在产生由包含固定数据的已知模式构成的所期望的PAM4符号串时，生成用于与第2信号发生部2b所生成的最低有效位串信号(LSB:Least SignificantBit)叠加而生成PAM4信号的最高有效位串信号(MSB:Most Significant Bit)。
第2信号发生部2b生成用于与第1信号发生部2a所生成的最高有效位串信号叠加而生成PAM4信号的最低有效位串信号。
作为第1信号发生部2a、第2信号发生部2b所产生的具体的比特串信号，例如有PRBS7(模式长度:27-1)、PRBS9(模式长度:29-1)、PRBS10(模式长度:210-1)、PRBS11(模式长度:211-1)、PRBS15(模式长度:215-1)、PRBS20(模式长度:220-1)等各伪随机模式(PRBS:Pseudo Random Bit Sequence(伪随机比特序列))等周期模式和PRBS13Q、PRBS31Q、SSPRQ等用于评价PAM的评价用模式。
信号合成输出部2c叠加第1信号发生部2a所产生的最高有效位串信号和第2信号发生部2b所产生的最低有效位串信号来输出PAM4信号。在测量被测物W的误码率等时，该PAM4信号作为已知模式的测试信号输入于被测物W。
另外，***于测试信号的错误是任意的。例如，当检查被测物W的FEC容错性时，***任意的FEC Symbol Error。并且，当确认被测物W的耐性时，***错误，当被测物W通过其他任意的测试信号确认错误时，不***错误而通过撷取功能进行确认。
误码检测器3在从信号发生器2作为已知模式的测试信号而基准数据即NRZ信号或PAM4信号输入于被测物W时，接收伴随该NRZ信号或PAM4信号的输入而从被测物W输出的信号并测量误码率等，如图1所示，具备信号接收部3a、同步检测部3b、位置信息存储部3c、数据比较部3d及数据存储部3e。
当输入于被测物W的测试信号为NRZ信号时，信号接收部3a以规定的采样周期对从被测物W接收的NRZ信号进行采样并转换为比特串数据(由0、1构成的比特串的数据)。通过该信号接收部3a转换的比特串数据输入于同步检测部3b。
当输入于被测物W的测试信号为PAM4信号时，信号接收部3a以规定的采样周期对从被测物W接收的PAM4信号进行采样并转换为符号串数据(由0、1、2、3的符号值构成的符号的串的数据)。通过该信号接收部3a转换的符号串数据输入于同步检测部3b。
当输入于被测物W的测试信号为NRZ信号时，同步检测部3b根据通过操作部4预先设定的设定定时，同步读入从存储部5读取的成为基准的NRZ信号的比特串的数据即基准数据和从被测物W接收并从信号接收部3a输出的NRZ信号的比特串数据，将所读入的成为输入数据的比特串数据输出至数据比较部3d。
当输入于被测物W的测试信号为PAM4信号时，同步检测部3b根据通过操作部4预先设定的设定定时，同步读入从存储部5读取的成为基准的PAM4信号的符号串数据即基准数据和从被测物W接收并从信号接收部3a输出的PAM4信号的符号串数据，将所读入的成为输入数据的符号串数据输出至数据比较部3d。
设定定时例如在显示部6的未图示的设定画面上通过操作部4预先设定，是根据用户的命令产生触发信号的定时、在1个Codeword长度中由FEC Symbol Error产生指定数的定时(例如，当1个Codeword＝544FEC Symbol，且用户以产生了16个FEC Symbol Error的定时撷取时，以产生了16/544的FEC Symbol Error的定时来取得同步)、FEC Symbol Error连续产生指定数的定时(与Codeword无关，以用户所指定的数量产生了连续的FEC SymbolError的定时来取得同步)。
同步检测部3b在取得了同步时向数据比较部3d通知其情况，并且将表示取得了同步时的基准数据中的比特或符号的位置的同步位置存储于位置信息存储部3c。
当通过同步检测部3b取得了基准数据与来自信号接收部3a的NRZ信号的比特串数据或PAM4信号的符号串数据的同步时，位置信息存储部3c存储表示取得了同步时的基准数据中的比特或符号的位置的同步位置。
当输入于被测物W的测试信号为NRZ信号时，数据比较部3d捕获通过同步检测部3b以设定定时与基准数据(测试信号)取得同步并读入的比特串数据的1个FEC Symbol(10bit或20bit)的起始，比较各比特与错误数据(“1”)而检测每1个Codeword长度的错误。即，若比特串数据的比特为“1”，则检测为错误。另外，比特串数据的1个FEC Symbol的起始通过使数据比较部3d的计数器自动运行而假设起始来进行检测。
当输入于被测物W的测试信号为NRZ信号时，数据比较部3d以1个FEC Symbol长度(10bit或20bit)为单位分段通过同步检测部3b以设定定时与基准数据(测试信号)取得同步并读入的比特串数据，并且以1个FEC Symbol间隔对FEC Symbol Error进行检测。例如，若1个FEC Symbol长度为10bit，则以10bit为单位分段比特串数据，即便在10bit内的1bit出现错误，也检测为1个FEC Symbol Error。
当输入于被测物W的测试信号为PAM4信号时，数据比较部3d捕获通过同步检测部3b以设定定时与基准数据(测试信号)取得同步并读入的符号串数据的1个FEC Symbol(10bit或20bit)的起始，并通过数据分段机构3da分段为最高有效位串数据(以下，称为MSB数据)和最低有效位串数据(以下，称为LSB数据)，将MSB数据和LSB数据分别与错误数据(“1”)进行比较而分别检测每1个Codeword长度的最高有效位错误(以下，称为MSB错误)和最低有效位错误(以下，称为LSB错误)。即，若所分段的MSB数据为“1”，则检测为MSB错误并进行计数，若所分段的LSB数据为“1”，则检测为LSB错误。另外，符号串数据的1个FECSymbol的起始通过使数据比较部3d的计数器自动运行而假设起始来进行检测。
当输入于被测物W的测试信号为PAM4信号时，数据比较部3d以1个FEC Symbol长度(10bit或20bit)为单位分段MSB数据和LSB数据，并且分别利用MSB数据和LSB数据以1个FECSymbol间隔对FEC Symbol Error进行检测。例如，若1个FEC Symbol长度为10bit，则以10bit为单位分段MSB数据和LSB数据，即便在10bit内的1bit出现错误，也检测为1个FECSymbol Error。
另外，在图1中，为了便于说明，以数据比较部3d包含数据分段机构3da的结构来进行说明，但例如能够由周知的PAM解码器来构成数据分段机构3da。
数据存储部3e一同存储与基准数据取得了同步的比特串数据或符号串数据和基于数据比较部3d的比较结果数据等。
操作部4也作为设定机构而发挥功能，由设置于图1的误码率测量装置1的例如操作旋钮、各种键、开关、按钮和显示部6的显示画面上的软键等用户界面构成。操作部4进行设定定时的设定；显示于显示部6的显示画面(图3的撷取画面6a)上的比特串数据和符号串数据的代码块的指定；波特率、比特串和符号串的产生条件等的设定；误码率测量的开始、结束的命令等与误码率测量相关的各种设定。
图3(a)示出了设定相对于从被测物W接收的信号的设定参数(FEC的1个Codeword长度、1个FEC Symbol长度、FEC Symbol Error Threshold(开始撷取的FEC Symbol Error的阈值)的设定画面11的一例。
在图3(a)的设定画面11中，作为表示FEC的1个Codeword长度的“Number of FECSymbols in a Codeword”，省略长度的一部分，并且以FEC Symbol为单位分段的例如以紫色条形状的图形12显示1个Codeword。
在“Number of FEC Symbols in a Codeword”的图形12的正下方位置显示用于从下拉菜单选择设定构成“Codeword Length”的FEC Symbol数量的输入框13。在图3(a)的设定画面11中示出了在输入框13中选择设定了“544”的状态。
并且，在“Number of FEC Symbols in a Codeword”的图形12的正上方位置以条形状的图形14来显示用点线来表示构成Codeword的一部分并且用颜色区分的“Bit Lengthin a FEC Symbol”。例如，FEC Symbol的图形14用蓝色，而除此以外的相当于Codeword的图形12a的部分用紫色来区分显示。
在“Bit Length in a FEC Symbol”的图形14的正上方位置显示用于从下拉菜单选择设定“FEC Symbol Length”的bit数(10bit或20bit)的输入框15。在图3(a)的设定画面中示出了在输入框15中选择设定了“10”的状态。
而且，在“Number of FEC Symbols in a Codeword”的图形12的下部，作为1个Codeword中所包含的错误，在1个Codeword的图形12b中用颜色区分显示“Bit Error”的图形16及“FEC Symbol Error”的图形17。例如，1个Codeword的图形12b用紫色，“Bit Error”的图形16用黄色，“FEC Symbol Error”的图形17用红色来区分显示。
在显示有“Bit Error”的图形16及“FEC Symbol Error”的图形17的1个Codeword的图形12b的正上方位置显示用于将“FEC Symbol Error Threshold”的阈值使用等号(＝)、大于等于号(≥)、数字来设定的输入框18。
在显示有“Bit Error”的图形16及“FEC Symbol Error”的图形17的1个Codeword的图形12b的正下方位置显示用于输入构成1个Codeword的FEC Symbol的数量的输入框19。
而且，在图3(a)的设定画面11的上部显示“FEC Symbol Capture Setting”的选项20。如图3(b)所示，“FEC Symbol Capture Setting”的选项20以下拉菜单的方式显示与被测物W的通信标准相对应的设定的选项。在图3(b)的例子中，作为选项以下拉菜单的方式显示有“Variable”、“50G PAM4”、“100G PAM4”、“25G NRZ”。
图3(a)示出了作为“FEC Symbol Capture Setting”的选项20选择了“Variable”的状态。在选择了“Variable”的状态下，对各输入框，能够从下拉菜单自由地选择输入。
并且，在图3(a)的例子中，“50G PAM4”、“100G PAM4”、“25G NRZ”作为预置设定的选项20能够选择，若选择任一个预置设定，则自动设定基于所选择的预置设定的通信标准的各参数。
例如，若将“50G PAM4”选择为预置设定，则各参数如Codeword长度自动设定为“544”，FEC Symbol长度自动设定为“10”，FEC Symbol Error Threshold自动设定为“16”。
并且，若将“100G PAM4”选择为预置设定，则各参数如Codeword长度自动设定为“272”，FEC Symbol长度自动设定为“20”，FEC Symbol Error Threshold自动设定为“16”。
而且，若将“50G NRZ”选择为预置设定，则各参数如Codeword长度自动设定为“528”，FEC Symbol长度自动设定为“10”，FEC Symbol Error Threshold自动设定为“8”。
如此，在图3(a)的设定画面11中，能够识别地图形显示有相对于1个Codeword的FEC Symbol的结构关系、相对于1个Codeword的FEC Symbol Error的对应关系。由此，即便用户不是知晓被测物W的通信标准的熟练者，也能够在视觉掌握“Number of FEC Symbolsin a Codeword”、“Bit Length in a FEC Symbol”、“Bit Error”、“FEC Symbol Error”的结构关系和对应关系的基础上，进行相对于从被测物W接收的信号的FEC的各参数的设定。
另外，在图3(a)的设定画面11中，为了易于视觉掌握“Number of FEC Symbols ina Codeword”、“Bit Length in a FEC Symbol”、“Bit Error”、“FEC Symbol Error”的结构关系，以“Number of FEC Symbols in a Codeword”为中心上下配置并图形显示“BitLength in a FEC Symbol”、“Bit Error”及“FEC Symbol Error”的情况，但并不限定于该配置。例如，也可以颠倒“Bit Length in a FEC Symbol”、“Bit Error”和“FEC SymbolError”的配置，或将“Bit Length in a FEC Symbol”、“Bit Error”和“FEC Symbol Error”排列配置于“Number of FEC Symbols in a Codeword”的上部或下部并图形显示。
存储部5通过控制部7的控制，以预先分配的存储容量来存储根据预先设定的设定定时以代码块单位从信号接收部3a读入的符号数据。在本实施方式中，将能够显示于显示部6的1个显示区域(包含滚动显示的显示尺寸)的符号串数据块设为1个代码块。例如，当将所分配的存储容量为8Mbits(相当于符号串数据的4Msymbol)且能够显示于显示部6的1个显示区域的符号串数据块设为1个代码块时，作为1个代码块＝65536比特＝32768符号，以预先设定的规定的分段数(1、2、4、8、16、32、64、128中的任一个分段数)分段4Msymbol的符号串数据并存储于存储部5。
另外，符号串数据的最大分段数根据对存储部5分配的存储容量而确定。例如，若对存储部5分配的存储容量为8Mbits，则符号串数据的最大分段数成为128分段。
存储部5存储作为来自信号合成输出部2c的已知模式的测试信号输入于被测物W的NRZ信号的比特串或PAM4信号的符号串(由0、1、2、3的符号值构成的符号串)。作为该已知模式的测试信号输入于被测物W的NRZ信号的比特串或PAM4信号的符号串成为与由从被测物W接收的信号生成的输入数据进行比较时的成为基准的基准数据。
并且，存储部5存储基于控制部7的后述的错误计数机构7a的计数结果。而且，存储部5存储设定定时、波特率、比特串、符号串的产生条件等信息。这些信息能够通过操作部4并经由用户界面适当选择设定。
另外，在控制部7和信号发生器2中，当能够掌握成为测试信号的NRZ信号的比特串或PAM4信号的符号串时，也可以构成为从控制部7和信号发生器2向存储部5存储已知模式的测试信号即NRZ信号的比特串或PAM4信号的符号串，即基准数据。
显示部6由设置于图1的误码率测量装置1的例如液晶显示器等构成，通过后述的显示控制机构7b的控制，显示与误码率测量相关的设定画面、包含误码率测量的各符合性测试(被测物W是否符合通信标准的试验)及撷取画面等。另外，显示部6兼备显示画面上的软键等操作部4的操作功能。
并且，显示部6通过后述的显示控制机构7b的控制，例如除了图3(a)的设定画面11以外，还显示图4所示的显示方式的撷取画面21。
图4示出了显示部6的撷取画面21的一例。在图4的撷取画面21的右侧上部的区域显示“Block”及“Block Length”。在“Block”中显示用于数值输入显示于撷取画面21的MSB数据和LSB数据是第几个代码块的输入框22。在“Block Length”中显示1个代码块量的数据的尺寸(长度)。在图4的例子中，示出了在“Block”的输入框22中输入“1”，“Block Length”显示为“65536”bit的状态。另外，在“Block”的输入框22中能够设定输入至根据存储部5的存储容量确定的代码块的分段数(例如1～128)。
在撷取画面21的“Block Length”的下方区域显示用作调试用途的“Viewer Mode”(阅览模式)。在“Viewer Mode”的“Notation”中显示指定显示于撷取画面21上的数据的标记(“Bin(MSB/LSB)、“Bin”(仅NRZ模式)、“Hex”(仅NRZ模式)、“Symbol”(仅PAM4模式))的输入框23。在“Viewer Mode”的“Format”中显示指定撷取画面上的数据的显示格式(“Pattern”(仅符号值显示的模式数据)、“Pattern+Waveform”(在符号值显示的模式数据上例如进行基于蓝线的波形图形显示))的输入框24。这些数据的标记及显示格式从各自的下拉菜单选择设定。在图4的例子中，示出了从“Notation”的输入框23的下拉菜单选择了“Bin(MSB/LSB)”，从“Format”的输入框24的下拉菜单选择了“Pattern”的状态。
在撷取画面21的“Viewer Mode”的下方区域显示“Error”。在“Error”中显示用于根据变化状态用颜色区分显示出现错误的比特的核对框25、26、27。在图4的例子中，示出了当存在Insertion Error(0→1)时勾选红色显示的“INS”的核对框25，当存在OmissionError(1→0)时勾选黄色显示的“OMI”的核对框26，当以Hex显示且在8bit中存在InsertionError(0→1)及Omission Error(1→0)中的某一个时勾选蓝色显示的“INS/OMI”的核对框27的状态。
在撷取画面21的“Error”的下方区域显示用于搜索特定模式的“Move andSearch”。在“Move and Search”的“Patten”的输入框28输入搜索对象的特定模式，在“Target”的输入框29中从下拉菜单选择设定搜索对象的模式(MSB、LSB、All中的任一个)，并通过放大镜按钮30进行前后搜索。
在撷取画面21的“Move and Search”的下方区域显示用于进行连续错误搜索的“Error Search”。在“Error Search”中显示作为错误搜索条件用于设定搜索对象的数据及错误数量的“Continuous Error”及“Target”。在“Continuous Error”中显示用于使用等号(＝)、大于等于号(≥)、数字而设定错误数量的输入框31、32。在“Target”中显示用于从下拉菜单选择设定搜索对象的数据(MSB、LSB、All中的任一个)的输入框33。在图4和图5的例子中，示出了作为错误搜索条件，在输入框31中输入有“≥”，在输入框32中输入有“3”，在输入框33中输入有“All(所有范围)”的状态，在所有数据中搜索3比特以上连续的FEC SymbolError。
在“Target”的下方区域显示用于使撷取画面21上的光标向起始错误比特的位置移动的软键34、用于使撷取画面21上的光标向前一个错误比特的位置移动的软键35、用于使撷取画面21上的光标向后一个错误比特的位置移动的软键36及用于使撷取画面21上的光标向最后错误比特的位置移动的软键37。
在撷取画面21的“Block Length”左侧的数据显示区域41，以显示上的纵轴为地址，以横轴为比特，基于输入数据的1个代码块量的符号串数据的按各符号的MSB数据和LSB数据上下成对地排列显示。在图4的例子中，示出了在上下成对地排列显示的MSB数据和LSB数据构成1个符号的数据，30个符号量的MSB数据和LSB数据上下一列地排列的状态下，7列量的符号的MSB数据和LSB数据的各列上下排列并显示于数据显示区域41的状态。
另外，通过使用右侧的滚动条42能够使不能完整显示于数据显示区域41的MSB数据和LSB数据显示于数据显示区域41并进行确认。
并且，在每个符号的MSB数据和LSB数据所显示的数据显示区域41，每隔通过操作部4设定的1个FEC Symbol长度显示分隔线43。在图4的例子中，示出了通过操作部4，1个FECSymbol长度设定为10bit，分隔线43每隔10bit显示的状态。
而且，每个符号的MSB数据和LSB数据也能够以通过操作部4设定的FEC Symbol为单位另起行显示。例如，当FEC Symbol长度设定为20bit时，如图5的撷取画面21所示，符号串数据的按各符号的MSB数据和LSB数据以20bit为单位另起行显示。另外，在图5的撷取画面21中，对与图4相同的构成要件标注了相同的编号。
在撷取画面21上的数据显示区域41的下部显示以使最初的代码块的MSB数据和LSB数据显示于数据显示区域41的方式发出命令的软键44、以使前一个代码块的MSB数据和LSB数据显示于数据显示区域41的方式发出命令的软键45、以使后一个代码块的MSB数据和LSB数据显示于数据显示区域41的方式发出命令的软键46及以使最后的代码块的MSB数据和LSB数据显示于数据显示区域41的方式发出命令的软键47。
在撷取画面21的下部区域作为错误计数的结果显示“First Error Block/Address”、“Last Error Block/Address”、“Total Error Counts Bit Error/Number ofBits”、“Total FEC Symbol Error Counts FEC Symbol Error/Number ofCodeword”、“Capture Depth”。在“First Error Block/Address”的显示框48中显示最初发生错误的部位的代码块及地址。在“Last Error Block/Address”的显示框49中显示最后发生错误的部位的代码块及地址。在“Total Error Counts Bit Error/Number of Bits”的显示框50中显示在整体上进行计数的Bit Total错误数量及总Bit数。在“Total FEC Symbol ErrorCounts FEC Symbol Error/Number ofCodeword”的显示框51中计数并显示所设定的FECSymbol长度下的FEC Symbol错误数量及存在几个Codeword。在“Capture Depth”的显示框52中显示撷取获得比特数。
控制部7为了测量PAM4信号的误码率而例如由中央处理装置(CPU(CentralProcessing Unit))、ROM(Read Only Memory)、RAM(Random Access Memory)等存储元件构成，集中控制信号发生器2、误码检测器3、操作部4、存储部5及显示部6，并且具备错误计数机构7a及显示控制机构7b。
当输入于被测物W的测试信号为NRZ信号时，错误计数机构7a对通过数据比较部3d检测到的错误进行计数(包含对Codeword的计数)，并且对以1个FEC Symbol间隔检测到的FEC Symbol Error进行计数。
当输入于被测物W的测试信号为PAM4信号时，错误计数机构7a对通过数据比较部3d检测到的MSB错误及LSB错误进行计数(包含对Codeword的计数)，并且对以1个FECSymbol间隔检测到的FEC Symbol Error进行计数。
显示控制机构7b例如控制图3(a)的设定画面11、图4和图5的撷取画面21等向显示部6的显示画面的显示。
接着，作为以上述方式构成的误码率测量装置1的错误计数的处理动作，参考图6及图7对输入于被测物W的测试信号为NRZ信号情况和为PAM4信号的情况分别进行说明。
[当为NRZ信号时]
如图6所示，首先，通过操作部4设定相对于来自被测物W的接收信号的设定参数(ST1)。具体而言，在图3(a)的设定画面11中，根据测量对象的被测物W的通信标准设定1个Codeword长度、1个FEC Symbol长度、FEC Symbol Error Threshold，或选择并设定与被测物W的通信标准相对应的预置设定(例如25G NRZ等)。
在结束上述设定之后，将通过信号发生器2***了错误的已知模式的NRZ信号(与设定参数匹配的例如25G NRZ等)作为测试信号输入于被测物W(ST2)。
然后，通过信号接收部3a接收伴随向被测物W输入测试信号而从被测物W返回的信号并转换为比特串数据，将所转换的比特串数据存储于存储部5(ST3)。
接着，捕获从以设定定时与基准数据(测试信号)取得同步的存储部5读入的比特串数据的1个FEC Symbol(10bit或20bit)的起始，并通过数据比较部3d与各比特及错误数据(“1”)进行比较而检测每1个Codeword长度的错误，通过错误计数机构7a对检测到的每1个Codeword长度的错误进行计数(ST4)。此时，也对Codeword数量进行计数。另外，比特串数据的1个FEC Symbol的起始通过使数据比较部3d的计数器自动运行而假设起始来进行检测。
接着，以1个FEC Symbol长度为单位分段比特串数据，以1个FEC Symbol间隔检测FEC Symbol Error，并通过错误计数机构7a对检测到的FEC Symbol Error进行计数(ST5)。例如，若1个FEC Symbol长度为10bit，则以10bit为单位分段比特串数据，即便在10bit内的1bit出现错误，也检测为1个FEC Symbol Error并进行计数。然后，通过显示控制机构7b的控制，将通过错误计数机构7a计数的结果例如显示于图4和图5的撷取画面21。
另外，当将所计数的每1个Codeword长度的错误和FEC Symbol Error显示于图4、图5的撷取画面21时，能够选择并显示其中至少任一个错误。
[当为PAM4信号时]
如图7所示，首先，通过操作部4设定相对于来自被测物W的接收信号的设定参数(ST11)。具体而言，在图3(a)的设定画面11中，根据测量对象的被测物W的通信标准设定1个Codeword长度、1个FEC Symbol长度、FEC Symbol Error Threshold，或选择并设定与被测物W的通信标准相对应的预置设定(例如，50G PAM4等)。
在结束上述设定之后，将通过信号发生器2***了错误的已知模式的PAM4信号(与设定参数匹配的例如50G PAM4等)作为测试信号输入于被测物W(ST12)。
然后，通过信号接收部3a接收伴随向被测物W输入测试信号而从被测物W返回的信号并转换为符号串数据，将所转换的符号串数据存储于存储部5(ST13)。
接着，捕获从以设定定时与基准数据(测试信号)取得同步的存储部5读入的符号串数据的1个FEC Symbol(10bit或20bit)的起始，并通过数据分段机构3da分段为MSB数据和LSB数据(ST14)。如上所述，该分段的MSB数据和LSB数据例如以图4、图5的显示方式显示于撷取画面21。另外，符号串数据的1个FEC Symbol的起始通过使数据比较部3d的计数器自动运行而假设起始来进行检测。
然后，通过数据比较部3d将MSB数据和LSB数据分别与错误数据(“1”)进行比较而分别检测每1个Codeword长度的MSB错误和LSB错误，通过错误计数机构7a对检测到的每1个Codeword长度的MSB错误和LSB错误进行计数(ST15)。此时，也对Codeword数量进行计数。
另外，错误数据(“1”)分别分段为用于与MSB数据进行比较的错误数据和用于与LSB数据进行比较的错误数据，若MSB数据为“1”，则检测为MSB错误并进行计数，若LSB数据为“1”，则检测为LSB错误并进行计数。
接着，以1个FEC Symbol长度为单位分段MSB数据和LSB数据，分别用MSB数据和LSB数据以1个FEC Symbol间隔检测FEC Symbol Error，通过错误计数机构7a对检测到的FECSymbol Error进行计数(ST16)。例如，若1个FEC Symbol长度为10bit，则以10bit为单位分段MSB数据和LSB数据，即便在10bit内的1bit出现错误，也检测为1个FEC Symbol Error并进行计数。然后，通过显示控制机构7b的控制，将通过错误计数机构7a计数的结果例如显示于图4和图5的撷取画面21。
另外，当将所计数的每1个Codeword长度的MSB错误和LSB错误、每1个MSB数据和LSB数据的FEC Symbol Error显示于图4、图5的撷取画面21时，能够选择并显示其中至少任一个错误。
但是，在上述实施方式中，如图1所示，设为在误码率测量装置1中包含信号发生器2、误码检测器3、操作部4、存储部5、显示部6及控制部7的结构，但并不限定于该结构。例如，也能够将信号发生器2及误码检测器3分别另行进行模块化或设为单独的框体，并且将操作部4及显示部6由与外部连接的个人计算机等外部装置来构成。
如此，根据本实施方式，以用户根据被测物的通信标准而设定的被称为Codeword长度的分段来对所撷取的信号进行分段，相同地，以用户所设定的FEC Symbol长度(10bit或20bit)的分段来对FEC Symbol Error进行计数，因此对所撷取的数据能够以用户根据被测物的通信标准设定的分段来检测并计数FEC Symbol Error。而且，能够分别检测符号串数据的MSB数据和LSB数据中的每1个Codeword长度的MSB错误和LSB错误并进行计数。
并且，只要显示MSB错误、LSB错误、FEC Symbol Error的计数值，则能够以数值来确认错误数量，并且也能够掌握错误的偏差。由此，用户能够轻松地掌握被测物的MSB错误、LSB错误、FEC Symbol Error的错误量及错误的倾向，从而便于调试。
以上，对本发明所涉及的误码率测量装置及错误计数方法的优选方式进行了说明，但本发明并不限定于基于该方式的叙述及附图。即，根据该方式，由本领域的技术人员实施的其他方式、实施例及运用技术等均包含于本发明的范畴是显而易见的。
符号说明
1-误码率测量装置，2-信号发生器，2a-第1信号发生部，2b-第2信号发生部，2c-信号合成输出部，3-误码检测器，3a-信号接收部，3b-同步检测部，3c-位置信息存储部，3d-数据比较部，3da-数据分段机构，3e-数据存储部，4-操作部，5-存储部，6-显示部，7-控制部，7a-错误计数机构，7b-显示控制机构，11-设定画面，12、12a、12b-Codeword的图形，13、15、18、19、22、23、24、28、29、31、32、33-输入框，14-FEC Symbol的图形，16-Bit Error的图形，17-FEC Symbol Error的图形，20-选项，21-撷取画面，25、26、27-核对框，30-放大镜按钮，34、35、36、37、44、45、46、47-软键，41-数据显示区域，42-滚动条，43-分隔线，48、49、50、51、52-显示框，W-被测物。

Claims (4)

1.一种误码率测量装置，将已知模式的PAM4信号作为测试信号输入于被测物(W)，接收伴随所述测试信号的输入的来自所述被测物的信号，根据从所述被测物接收的信号与所述测试信号的比较结果，测量是否能够进行所述被测物的FEC动作，并具备：操作部(4)，设定相对于从所述被测物接收的信号的设定参数；及存储部(5)，存储将从所述被测物接收的信号进行转换的符号串数据，所述误码率测量装置(1)的特征在于，
所述操作部根据所述被测物的通信标准，设定所述FEC的1个Codeword长度、1个FECSymbol长度，
所述误码率测量装置(1)具备：
数据分段机构(3da)，将存储于所述存储部的符号串数据分段为最高有效位串数据和最低有效位串数据；
数据比较部(3d)，将通过所述数据分段机构进行所述分段的最高有效位串数据和最低有效位串数据分别与错误数据进行比较而分别检测通过所述操作部设定的所述每1个Codeword长度的最高有效位错误和最低有效位错误，并且以通过所述操作部设定的所述1个FEC Symbol长度的间隔检测所述最高有效位串数据和最低有效位串数据各自的FECSymbol Error；及
错误计数机构(7a)，对通过所述数据比较部检测到的最高有效位错误数量和最低有效位错误数量进行计数，并且对所述FEC Symbol Error数量进行计数。
2.根据权利要求1所述的误码率测量装置，其特征在于，具备：
显示部(6)，根据所述计数的结果，显示最高有效位错误数量、最低有效位错误数量及FEC Symbol Error数量中的至少任一个计数值。
3.一种误码率测量装置的错误计数方法，将已知模式的PAM4信号作为测试信号输入于被测物(W)，接收伴随所述测试信号的输入的来自所述被测物的信号，根据从所述被测物接收的信号与所述测试信号的比较结果，测量是否能够进行所述被测物的FEC动作，设定相对于从所述被测物接收的信号的设定参数，存储将从所述被测物接收的信号进行转换的符号串数据，所述误码率测量装置(1)的错误计数方法的特征在于，包括：
根据所述被测物的通信标准，设定所述FEC的1个Codeword长度、1个FEC Symbol长度的步骤；
将所述存储的符号串数据分段为最高有效位串数据和最低有效位串数据的步骤；
将所述分段的最高有效位串数据和最低有效位串数据分别与错误数据进行比较而分别检测所述设定的所述每1个Codeword长度的最高有效位错误和最低有效位错误，并且以所述设定的所述1个FEC Symbol长度的间隔检测所述最高有效位串数据和最低有效位串数据各自的FEC Symbol Error的步骤；及
对所述检测到的最高有效位错误数量和最低有效位错误数量进行计数，并且对所述FEC Symbol Error数量进行计数的步骤。
4.根据权利要求3所述的误码率测量装置的错误计数方法，其特征在于，包括：
根据所述计数的结果，显示最高有效位错误数量、最低有效位错误数量及FEC SymbolError数量中的至少任一个计数值的步骤。
CN202110135736.XA 2020-03-24 2021-02-01 误码率测量装置及错误计数方法 Active CN113452476B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-052350 2020-03-24
JP2020052350A JP2021153226A (ja) 2020-03-24 2020-03-24 誤り率測定装置及びエラーカウント方法

Publications (2)

Publication Number Publication Date
CN113452476A true CN113452476A (zh) 2021-09-28
CN113452476B CN113452476B (zh) 2023-12-08

Family

ID=77808861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110135736.XA Active CN113452476B (zh) 2020-03-24 2021-02-01 误码率测量装置及错误计数方法

Country Status (3)

Country Link
US (1) US11379331B2 (zh)
JP (1) JP2021153226A (zh)
CN (1) CN113452476B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139371B2 (ja) * 2020-03-19 2022-09-20 アンリツ株式会社 誤り率測定装置及びデータ分割表示方法
JP7139375B2 (ja) * 2020-03-24 2022-09-20 アンリツ株式会社 誤り率測定装置及び設定画面表示方法
US20230060813A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Data Masking for Pulse Amplitude Modulation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040153956A1 (en) * 2002-07-19 2004-08-05 Nam-Yul Yu Apparatus and method for reducing bit error rates (BER) and frame error rates (FER) using turbo decoding in a digital communication system
US20110271155A1 (en) * 2010-04-28 2011-11-03 Tektronix, Inc. Method and Apparatus for Measuring Symbol and Bit Error Rates Independent of Disparity Errors
CN102461041A (zh) * 2009-06-10 2012-05-16 阿尔卡特朗讯 用于向多个收发器的信道自适应错误复原传输的***
US20140108879A1 (en) * 2012-10-11 2014-04-17 Broadcom Corporation Using fec statistics to tune serdes
US20170155440A1 (en) * 2015-12-01 2017-06-01 Credo Technology Group Limited Communications Link Performance Analyzer that Accommodates Forward Error Correction
CN108809546A (zh) * 2012-01-27 2018-11-13 苹果公司 错误率估计方法和装置
CN110535574A (zh) * 2018-05-25 2019-12-03 安立股份有限公司 信号产生装置及产生方法和误码率测量装置及测量方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2318954B (en) * 1996-10-29 2001-05-23 Daewoo Electronics Co Ltd Reed-solomon decoder for use in advanced television
JP4468322B2 (ja) 2006-03-31 2010-05-26 アンリツ株式会社 ビット誤り測定装置
TWI447733B (zh) * 2010-04-14 2014-08-01 Phison Electronics Corp 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器
US9576683B2 (en) * 2014-02-06 2017-02-21 Seagate Technology Llc Systems and methods for hard error reduction in a solid state memory device
US10013179B2 (en) * 2015-12-03 2018-07-03 Sandisk Technologies Llc Reading logical groups of data from physical locations in memory using headers
JP2017111463A (ja) * 2015-12-14 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置、機能安全システム及びプログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040153956A1 (en) * 2002-07-19 2004-08-05 Nam-Yul Yu Apparatus and method for reducing bit error rates (BER) and frame error rates (FER) using turbo decoding in a digital communication system
CN102461041A (zh) * 2009-06-10 2012-05-16 阿尔卡特朗讯 用于向多个收发器的信道自适应错误复原传输的***
US20110271155A1 (en) * 2010-04-28 2011-11-03 Tektronix, Inc. Method and Apparatus for Measuring Symbol and Bit Error Rates Independent of Disparity Errors
CN108809546A (zh) * 2012-01-27 2018-11-13 苹果公司 错误率估计方法和装置
US20140108879A1 (en) * 2012-10-11 2014-04-17 Broadcom Corporation Using fec statistics to tune serdes
US20170155440A1 (en) * 2015-12-01 2017-06-01 Credo Technology Group Limited Communications Link Performance Analyzer that Accommodates Forward Error Correction
CN110535574A (zh) * 2018-05-25 2019-12-03 安立股份有限公司 信号产生装置及产生方法和误码率测量装置及测量方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ITU WP5D: "RP-090853 "STATUS OF REVISION 9 OF RECOMMENDATION ITU-R M.1457 ( Source: ITU WP5D, To: TSG RAN, Cc: )"", 3GPP TSG_RAN\\TSG_RAN, no. 45 *

Also Published As

Publication number Publication date
US20210303428A1 (en) 2021-09-30
US11379331B2 (en) 2022-07-05
JP2021153226A (ja) 2021-09-30
CN113452476B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
CN113497674B (zh) 误码率测量装置及数据分段显示方法
CN113452476A (zh) 误码率测量装置及错误计数方法
CN113452477B (zh) 误码率测量装置及设定画面显示方法
US20220209887A1 (en) Error rate measuring apparatus and error count display method
US11687429B2 (en) Error rate measuring apparatus and codeword position display method
US11714130B2 (en) Error rate measuring apparatus and error distribution display method
JP7184839B2 (ja) 誤り率測定装置及びエラーカウント方法
US11632131B2 (en) Error rate measuring apparatus and codeword error display method
US11677418B2 (en) Error rate measuring apparatus and uncorrectable codeword search method
JP7046882B2 (ja) 誤り率測定器及びエラー検索方法
JP7139376B2 (ja) 誤り率測定装置および連続エラー検索方法
JP7046881B2 (ja) 誤り率測定装置及び誤り率測定方法
JP6951399B2 (ja) 誤り率測定器のデータ表示装置及びエラーカウント方法
JP2021069056A (ja) 誤り率測定装置及び誤り率測定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant