CN113450839A - 微电子装置接口配置以及相关方法、装置和*** - Google Patents

微电子装置接口配置以及相关方法、装置和*** Download PDF

Info

Publication number
CN113450839A
CN113450839A CN202110281884.2A CN202110281884A CN113450839A CN 113450839 A CN113450839 A CN 113450839A CN 202110281884 A CN202110281884 A CN 202110281884A CN 113450839 A CN113450839 A CN 113450839A
Authority
CN
China
Prior art keywords
pads
row
pad
bond
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110281884.2A
Other languages
English (en)
Inventor
大石隼人
杉本智
保坂広树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113450839A publication Critical patent/CN113450839A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了微电子装置接口配置以及相关方法、装置和***。存储器装置可以包含第一排电源焊盘和第一排输入/输入DQ焊盘。所述存储器装置可以进一步包含过孔排，其中所述第一排DQ焊盘至少部分地定位在所述过孔排与所述第一排电源焊盘之间。所述存储器装置也可以包含多个导体，其中所述过孔排中的每个过孔通过所述多个导体中相关联的导体耦接到所述第一排电源焊盘中的电源焊盘或所述第一排DQ焊盘中的DQ焊盘。

Description

微电子装置接口配置以及相关方法、装置和***
优先权声明
本申请要求于2020年3月27日提交的题为“微电子装置接口配置以及相关方法、装置和***(MICROELECTRONIC DEVICE INTERFACE CONFIGURATIONS,AND ASSOCIATEDMETHODS,DEVICES,AND SYSTEMS)”的美国专利申请序列号16/832,550的提交日期的权益。
技术领域
本公开的实施例涉及微电子装置。更具体地，各个实施例涉及微电子装置接口配置，并且涉及相关方法、装置和***。
背景技术
如半导体装置等微电子装置可以包含许多与多层导线互连的电路。半导体装置的每个导体层都以某种形式的绝缘或介电材料与其它导体层绝缘。即使有许多可用的布线层，由于使半导体装置尽可能小的严格的尺寸约束，时钟信号、数据信号和功率信号的路由也是一项挑战。功耗也是半导体装置的设计约束。此外，由于使沿功率信号的电阻尽可能低的需要，功率信号路由可能特别具有挑战性。
半导体装置可以包含作为许多计算机和其它电子***中的内部半导体集成电路提供的一或多个存储器装置。如存储器***等电子***通常包含通常耦接到存储器***内的一或多个通信通道的一或多种类型的存储器装置。在此类***中，时变信号用于通过一或多个通常称为信号线的导体传递信息(例如，数据)。这些信号线通常捆扎在一起以形成通信总线，如地址或数据总线。
存储器***通常在由电池或其它能量储存装置提供有限功率的便携式装置中操作。在这些低功率***中，以及通常对于大多数存储器***，存在对以更低功率获得更高操作性能的持续需求。因此，设计人员继续为提高操作速度以及减少存储器装置和存储器***功耗的方法而努力。
发明内容
本公开的各个实施例可以包含一种微电子装置。所述微电子装置可以包含第一排电源焊盘、第一排输入/输入(DQ)焊盘以及过孔排。所述第一排DQ焊盘可以至少部分地定位在所述过孔排与所述第一排电源焊盘之间。所述微电子装置可以进一步包含多个导体。所述过孔排中的每个过孔可以通过所述多个导体中相关联的导体耦接到所述第一排电源焊盘中的电源焊盘或所述第一排DQ焊盘中的DQ焊盘。
根据本公开的另一个实施例，半导体装置可以包含多个电源焊盘、多个输入/输入(DQ)焊盘以及多个过孔。所述多个过孔中的每个过孔可以通过相关联的导电路径耦接到所述多个电源焊盘中的电源焊盘或所述多个DQ焊盘中的DQ焊盘。进一步地，用于将所述多个DQ焊盘中的DQ焊盘耦接到所述多个过孔中相关联的过孔的每个导电路径的长度小于用于将所述多个电源焊盘中的电源焊盘耦接到所述多个过孔中相关联的过孔的每个导电路径的长度。
本公开的另外的实施例包含一种电子***。所述电子***可以包含至少一个输入装置、至少一个输出装置和至少一个处理器装置，所述至少一个处理器装置可操作地耦接到所述输入装置和所述输出装置。所述电子***也可以包含至少一个存储器装置，所述至少一个存储器装置可操作地耦接到所述至少一个处理器装置并且包括第一数量的接合焊盘、第二数量的接合焊盘以及多个导体、多个过孔。所述多个过孔中的每个过孔可以通过所述多个导体中相关联的导体耦接到所述第一数量的接合焊盘中的接合焊盘或所述第二数量的接合焊盘中的接合焊盘。进一步地，将所述第一数量的接合焊盘中的接合焊盘耦接到所述多个过孔中相关联的过孔的每个导体的长度大于将所述第二数量的接合焊盘中的接合焊盘耦接到所述多个过孔中相关联的过孔的每个导体的长度。
本公开的一或多个其它实施例包含形成装置的接口区的方法。方法可以包含形成第一排接合焊盘以及形成与所述第一排接合焊盘偏移的第二排接合焊盘。所述方法也可以包含形成过孔排。进一步地，所述方法可以包含形成第一数量的导体，所述第一数量的导体将所述第一排接合焊盘中的每个接合焊盘耦接到所述过孔排中的专用过孔。所述第二排接合焊盘中的至少一些接合焊盘通过所述第一数量的导体中的导体与所述第二排接合焊盘中相邻的接合焊盘分开。所述方法也可以包含形成第二数量的导体，所述第二数量的导体将所述第二排接合焊盘中的每个接合焊盘耦接到所述过孔排中的专用过孔。
附图说明
图1A是根据本公开的至少一个实施例的示例存储器装置的框图。
图1B是根据本公开的一或多个实施例的示例存储器装置的布局图。
图2-5描绘了示例存储器装置的接口区。
图6是根据本公开的至少一个实施例的描绘了装置的示例接口区的布局图。
图7描绘了根据本公开的至少一个实施例的装置的另一个示例接口区。
图8是描绘了根据本公开的至少一个实施例的装置的另一个示例接口区的布局图。
图9描绘了根据本公开的至少一个实施例的装置的另一个示例接口区。
图10描绘了根据本公开的至少一个实施例的装置的又另一个接口区。
图11是根据本公开的各个实施例的形成装置的接口区的示例方法的流程图。
图12是根据本公开的各个实施例的存储器***的简化框图。
图13是根据本公开的各个实施例的电子***的简化框图。
具体实施方式
存储器装置广泛用于在如计算机、无线通信装置、相机、数字显示器等各种电子装置中存储信息。信息是通过对存储器装置的不同状态进行编程来存储的。例如，二进制装置具有两种状态，所述两种状态通常由逻辑“1”或逻辑“0”表示。在其它***中，可以存储多于两种状态。为了获取所存储信息，电子装置可以读取或读出存储器装置中的所存储信息。为了存储信息，电子装置可以在存储器装置中写入或编程状态。
存在各种类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪速存储器等。存储器装置可以是易失性的或非易失性的。非易失性存储器装置(例如，闪存存储器)即使在没有外部电源的情况下也可以在延长的时间段内存储数据。易失性存储器装置(例如，DRAM)可能随着时间的推移而失去其所存储状态，除非通过外部电源对其进行周期性刷新。二进制存储器装置可以例如包含充电的或放电的电容器。
存储器装置通常包含遍及整个装置的电源线，所述电源线将来自电源的电力提供给存储器中包含的晶体管和其它组件。电源线通常布置在与装置相关联的不同金属层中。这些电源线的电阻率可以耗散功率并在从电源传输电力时产生热量。电力沿电源线传播的距离越远，功耗和热量产生就越大。另外，一些金属层具有比其它金属层更大的电阻率。在一些情况下，较低金属层的电阻率高于较高金属层的电阻率。因此，在位于较低金属层中的电源线上传输的电力可能比在位于较高金属层中的电源线上传输的电力更容易耗散。
为了减少功耗和发热问题，一些存储器装置包含重新分配层，所述重新分配层包含向装置中的某些位置提供电力的低电阻率线。此层可以被称为“iRDL层”并且可以在组装过程之前发生的半导体工艺中形成。例如，iRDL层可以是装置的最上层，其可以是装置中的最低电阻率层。在一些情况下，iRDL层是金属3层(M3)上方的金属4层(M4)。
为了将电力从iRDL层传输到存储器装置的较低层，存储器装置可以包含一或多个“iRDL过孔”，所述过孔将位于iRDL层中的配电线(“iRDL线”)之间的导电通路提供到位于底层金属层中的布线。在一个实例中，iRDL过孔在金属4层与金属3层之间提供导电通路。存储器装置也可以包含在其它层之间提供导电通路的另外的过孔，如M3-M2过孔。
如下文更全面地描述的，半导体装置(例如，存储器装置)可以包含根据本公开的一或多个实施例配置的一或多个接口区。根据各个实施例，接口区可以包含多排(或多列)接合焊盘。更具体地，根据一些实施例，接口区可以包含一或多排电源焊盘(例如，用于耦接到电源端子)和一或多排输入/输出(DQ)焊盘(在本文中也称为“数据焊盘”)(例如，用于耦接到数据端子)。进一步地，接口区可以包含多个过孔(例如，iRDL过孔)和多个导体(例如，iRDL线)，其中每个导体将焊盘(例如，电源焊盘或DQ焊盘)耦接到多个过孔中的专用过孔。
如下文更全面地描述的，在一些实施例中，一或多排电源焊盘中的至少一排可以定位成比一或多排DQ焊盘中的至少一排更靠近输入电源(例如，电源端子)。更具体地，在至少一些实施例中，一或多排电源焊盘中的至少一排可以定位成至少部分地位于输入电源与一或多排DQ焊盘中的至少一排之间。进一步地，如下文更全面地描述的，在一些实施例中，一或多排DQ焊盘中的至少一排可以定位成比一或多排电源焊盘中的至少一排更靠近输入/输出(I/O)电路。更具体地，在至少一些实施例中，一或多排DQ焊盘中的至少一排可以定位成至少部分地位于数据I/O电路与一或多排电源焊盘中的至少一排之间。在这些和其它实施例中，每个电源焊盘和每个DQ可以通过导体(例如，iRDL线)耦接到过孔排中的专用过孔。
根据各个实施例，与传统装置相比，将DQ焊盘耦接到相应的过孔的导体的长度可以减小。此外，根据一些实施例，将DQ焊盘耦接到相应的过孔的每个导体的长度可以基本上相同。根据至少一些实施例，DQ焊盘排中的每个DQ焊盘也可以通过将电源焊盘耦接到其相应的过孔的导体(例如，iRDL线)与所述排中相邻的DQ焊盘分开。
尽管本文参考存储器装置描述了各个实施例，但是本公开不限于此，并且实施例通常可以适用于可以包含或可以不包含半导体装置和/或存储器装置的微电子装置。现在将参考附图来解释本公开的实施例。
图1A包含根据本公开的各个实施例的示例存储器装置100的框图。在本文中被称为或可以被称为存储器装置的存储器装置100可以包含例如DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、SDRAM(同步动态随机存取存储器)、DDR SDRAM(双倍数据速率DRAM，如DDR4 SDRAM等等)或SGRAM(同步图形随机存取存储器)。可以集成在半导体芯片上的存储器装置100可以包含存储器单元阵列102。
在图1A的实施例中，存储器单元阵列102被示出为包含八个存储器组BANK0-7。在其它实施例的存储器单元阵列102中可以包含更多或更少的组。每个存储器组包含多条存取线(字线WL)、多条数据线(位线BL)和/BL，以及布置在所述多条字线WL与所述多条位线BL和/BL的交叉点处的多个存储器单元MC。对字线WL的选择可以由行解码器104执行，并且对位线BL和/BL的选择可以由列解码器106执行。在图1A的实施例中，行解码器104可以包含用于每个存储器组BANK0-7的相应的行解码器，并且列解码器106可以包含用于每个存储器组BANK0-7的相应的列解码器。
位线BL和/BL耦接到相应的读出放大器SAMP。来自位线BL或/BL的读取数据可以通过读出放大器SAMP放大，并且通过互补的局部数据线(LIOT/B)、传输门(TG)和互补的主数据线(MIOT/B)传输到读取/写入放大器107。相反地，从读取/写入放大器107输出的写入数据可以通过互补的主数据线MIOT/B、传输门TG和互补的局部数据线LIOT/B传输到读出放大器SAMP，并且写入到耦接到位线BL或/BL的存储器单元MC中。
存储器装置100通常可以被配置成通过如地址端子110、命令端子112、时钟端子114、数据端子116和数据屏蔽端子118等各种端子(例如，从外部控制器)接收各种输入。存储器装置100可以包含另外的端子，如电源端子120和122。
在所设想的操作期间，通过命令端子112接收的一或多个命令信号COM可以通过命令输入电路152传送到命令解码器150。命令解码器150可以包含被配置成通过解码一或多个命令信号COM来生成各种内部命令的电路。内部命令的实例包含有效命令ACT和读取/写入信号R/W。
进一步地，通过地址端子110接收的一或多个地址信号ADD可以通过地址输入电路132传送到地址解码器130。地址解码器130可以被配置成将行地址XADD供应给行解码器104并且将列地址YADD供应给列解码器106。尽管命令输入电路152和地址输入电路132被展示为单独的电路，但是在一些实施例中，地址信号和命令信号可以通过公共电路接收。
有效命令ACT可以包含响应于命令信号COM指示行存取(例如，有效命令)而被激活的脉冲信号。响应于有效信号ACT，可以激活指定组地址的行解码器104。因此，可以选择并且激活由行地址XADD指定的字线WL。
读取/写入信号R/W可以包含响应于命令信号COM指示列存取(例如，读取命令或写入命令)而被激活的脉冲信号。响应于读取/写入信号R/W，可以激活列解码器106，并且可以选择由列地址YADD指定的位线BL。
响应于有效命令ACT、读取信号、行地址XADD和列地址YADD，可以从由行地址XADD和列地址YADD指定的存储器单元MC中读取数据。读取数据可以通过读出放大器SAMP、传输门TG、读取/写入放大器107、输入/输出电路162和数据端子116输出。进一步地，响应于有效命令ACT、写入信号、行地址XADD和列地址YADD，可以通过数据端子116、输入/输出电路162、读取/写入放大器107、传输门TG和读出放大器SAMP将写入数据供应给存储器单元阵列102。可以将写入数据写入到由行地址XADD和列地址YADD指定的存储器单元MC。
时钟信号CK和/CK可以通过时钟端子114接收。时钟输入电路170可以基于时钟信号CK和ICK生成内部时钟信号ICLK。内部时钟信号ICLK可以被传送到存储器装置100的各个组件，如命令解码器150和内部时钟发生器172。内部时钟发生器172可以生成可以被传送到输入/输出电路162(例如，以用于控制输入/输出电路162的操作定时)的内部时钟信号LCLK。进一步地，数据屏蔽端子118可以接收一或多个数据屏蔽信号DM。当激活数据屏蔽信号DM时，可以禁止重写对应的数据。
图1B是根据本公开的各个实施例的存储器装置100的布局图。图1B中省略了图1A中展示的某些组件以简化附图。
存储器装置100可以包含接口区180，所述接口区域包含焊盘形成区域182和***电路区域184。存储器装置100进一步包含具有多个存储器单元的存储器单元阵列区域186。根据一些实施例，焊盘形成区域182、***电路区域184和存储器单元阵列区域186可以对齐，并且***电路区域184可以安置在焊盘形成区域182和存储器单元阵列区域186之间。焊盘形成区域182可以包含多个接合焊盘188。例如，接合焊盘188可以包含或可以耦接到图1A所示的端子116、118、120和/或122。进一步地，如下文更全面地描述的，接合焊盘188可以包含电源焊盘和/或DQ焊盘。存储器单元阵列区域186可以包含例如图1A中的存储器单元阵列102。
尽管在图1B中未具体地示出，但是存储器单元阵列区域186也可以与包含另一个焊盘区域(例如，沿着存储器装置100的另一边缘布置)的第二***电路区域相关联。例如，第二***电路区域可以布置在***电路区域184的相对侧上。应当理解，本文以示例并且非限制的方式示出和描述了具有位于装置边缘处的焊盘区域的存储器装置。与本公开一致的实施方案可以使用替代性配置。例如，在一些实施方案中，可以在存储器装置的中心或中线处或附近提供焊盘区域。
在本文中也可以被称为“数据接口区域”的接口区180可以包含一或多个发电机块(即，包含多个电源焊盘)、一或多个数据块(即，包含多个DQ焊盘)、一或多个列地址块和/或未在图1B中具体地示出的其它组件。数据块可以包含通过地址引脚接收地址输入的输入接收器和锁存地址的地址锁存电路。数据块也可以包含将读取数据输出到数据I/O引脚的输出缓冲器和/或接收通过数据I/O引脚供应的写入数据的输入接收器。列地址块可以包含列地址解码器，所述列地址解码器选择延伸穿过与相应的列地址对应的存储器单元阵列区域186的位线。列地址块的列地址解码器可以对应于图1A的列解码器106。发电机块可以包含向与存储器装置100相关联的各个电路和组件供电的电源。可以将发电机块与一或多条传输线或其它配电线一起提供，所述其它配电线从配电块向存储器装置100的各个组件提供电力。
如本领域普通技术人员将理解的，iRDL层已经用于移动装置的存储器中。进一步地，由于期望的数据输入和数据输出速度和低功耗，iRDL层已经用于针对计算和/或图形的存储器中。在这些和其它实例中，与耦接到存储器装置的I/O电路的iRDL过孔的间距相比，存储器装置的接合焊盘的间距相对较大。
图2描绘了常规存储器装置(即，移动DRAM装置)的接口区200。接口区200包含接合焊盘区域202，所述接合焊盘区域包含多个接合焊盘。更具体地，接合焊盘区域202包含多个DQ焊盘204、多个电源(即，VSS)焊盘206和多个电源(即，VDDQ)焊盘208。进一步地，接口区200包含可以是输入/输出电路(例如，图1A的输入/输出电路162)的一部分或者可以是耦接到所述输入/输出电路的多个iRDL过孔210。每个接合焊盘通过如iRDL线等导体耦接到专用iRDL过孔210。
在图2的实例中，接合焊盘区域202的接合焊盘的间距为61微米，并且iRDL过孔210的间距为39.7微米。进一步地，接口区200的由附图标记212指示的最长DQ路径长度(即，从DQ焊盘到专用过孔)为235微米，并且由附图标记214指示的最短DQ路径长度(即，从DQ焊盘到专用过孔)为78.5微米。因此，接口区200的最大路径长度差为156.5微米(即，235微米–78.5微米＝156.5微米)。
图3描绘了常规存储器装置的另一个接口区300。接口区300包含接合焊盘区域302，所述接合焊盘区域包含多个接合焊盘。更具体地，接合焊盘区域302包含多个DQ焊盘304、多个电源(即，VSS)焊盘306和多个电源(即，VDDQ)焊盘308。进一步地，接口区300包含多个iRDL过孔310。接合焊盘区域302的每个接合焊盘通过如iRDL线等导体耦接到专用iRDL过孔310。
在图3的实例中，接合焊盘区域302的接合焊盘的间距为61微米，并且iRDL过孔310的间距介于35.1微米与35.21微米之间。进一步地，接口区300的由附图标记312指示的最长DQ路径长度(即，从DQ焊盘到专用过孔)为635微米，并且由附图标记314指示的最短DQ路径长度(即，从DQ焊盘到专用过孔)为235微米。因此，接口区300的最大路径长度差为400微米(即，635微米–235微米＝400微米)。
图4描绘了常规存储器装置的另一个接口区400。接口区400包含接合焊盘区域402，所述接合焊盘区域包含多个DQ焊盘404、多个电源(即，VSS)焊盘406和多个电源(即，VDDQ)焊盘408。进一步地，接口区400包含多个iRDL过孔410。接合区400的每个接合焊盘通过如iRDL线等导体耦接到专用iRDL过孔410。
在此实例中，接合焊盘区域402的接合焊盘的间距为80微米，并且iRDL过孔410的间距为60微米。进一步地，接口区400的由附图标记412指示的最长DQ路径长度(即，从DQ焊盘到专用过孔)为93.3微米，并且由附图标记414指示的最短DQ路径长度(即，从DQ焊盘到专用过孔)为70微米。因此，接口区400的最大路径长度差为23.3微米(即，93.3微米–70微米＝23.3微米)。
图5描绘了常规存储器装置的另一个接口区500。接口区500包含接合焊盘区域502，所述接合焊盘区域包含多个DQ焊盘504、多个VSS焊盘506和多个VDDQ焊盘508。进一步地，接口区500包含多个iRDL过孔510。接口区500的每个接合焊盘通过如iRDL线等导体耦接到专用iRDL过孔510。
在此实例中，接合焊盘区域502的接合焊盘的间距为80微米，并且iRDL过孔510的间距为20微米。进一步地，接口区500的由附图标记512指示的最长DQ路径长度(即，从DQ焊盘到专用过孔)为330微米，并且由附图标记514指示的最短DQ路径长度为114微米。因此，接口区500的最大路径长度差为216微米(即，330微米–114微米＝216微米)。
如本领域普通技术人员将理解的，减小DQ电路单元(即，输入/输出电路的iRDL过孔)的间距可以提高操作速度并且降低存储器装置的电流消耗。但是，由于接合焊盘的间距没有以类似的方式减小，因此接合焊盘的间距与DQ电路单元的间距之间的差会增加(例如，导致如图2-5所示的径向“扇形”形状配置)。因此，布线(即，接合焊盘与iRDL过孔之间的iRDL布线)的路径长度增加(例如，从而增加功耗和/或降低操作速度)，并且最短路径长度与最长路径长度之间的差也会增加(例如，从而降低信号质量并且引入时序问题)。
根据本文所公开的各个实施例，存储器装置以及更具体地存储器装置的接口区可以包含多排接合焊盘，所述多排接合焊盘包含第一排接合焊盘(例如，电源焊盘)和第二排接合焊盘(例如，DQ焊盘)，其中第二排接合焊盘定位成比第一排接合焊盘更靠近I/O电路。进一步地，在一些实施例中，与第一排接合焊盘(例如，电源焊盘)相关联的导体(例如，iRDL线)可以延伸到第二排接合焊盘的至少一个接合焊盘(例如，DQ焊盘)附近。更具体地，在至少一些实施例中，与第一排接合焊盘(例如，电源焊盘)相关联的导体(例如，iRDL线)可以接近第二排接合焊盘的相邻接合焊盘(例如，相邻DQ焊盘)和/或在其间延伸。在这些实施例中，与电源焊盘相关联的至少一些导体(例如，iRDL布线)可以用作至少两个DQ焊盘之间的屏蔽物(例如，以减小两个DQ焊盘之间的噪声)。
如下文将更全面地描述的，根据一些实施例，与常规装置相比，与每个DQ焊盘相关联的导电路径(例如，iRDL路径)的长度(即，DQ焊盘与相关联的iRDL过孔之间的路径)减小。更具体地，在一些实施例中，与每个DQ焊盘相关联的导电路径的长度(即，DQ焊盘与相关联的iRDL过孔之间的路径)为10微米或更小(例如，在或接近零(0)微米)。进一步地，在至少一些实施例中，与常规装置相比，与DQ焊盘相关联的导电路径的最大路径长度差(即，最长路径长度和最短路径长度之间的差)减小(例如，减小到10微米或更小(例如，到或接近零(0)微米))。通过减小路径长度和/或路径长度差，可以减小相关联的半导体装置的功耗和/或可以改进半导体装置的操作。更具体地，例如，可以减少电流消耗，可以提高操作(例如，I/O操作)速度，并且可以提高信号质量。
图6是描绘根据本公开的各个实施例的装置(例如，微电子装置、半导体装置和/或存储器装置)的示例接口区600的布局图。如所示出的，接口区600(在本文中也称为“接口布局”、“接口配置”或简称为“布局”或“配置”)包含DQ焊盘604排603以及包含VSS焊盘606和VDDQ焊盘608的电源焊盘排605。接口区600进一步描绘了多个iRDL过孔610和输入/输出电路620。例如，输入/输出电路620可以包含图1A的输入/输出电路162。根据一些实施例，iRDL过孔610可以是输入/输出电路620的一部分或者可以耦接到所述输入/输出电路。
接口区600进一步包含将电源焊盘606/608耦接到相应的过孔610的多个导体(在本文中也称为“导电路径”)630。如图6所展示的，DQ焊盘604排603和电源焊盘排605在至少两个维度(例如，X和Y维度)上偏移。更具体地，排603和605在第一方向(例如，Y方向)上偏移，并且排603中的每个焊盘在第二方向(例如，X方向)上与排605中的每个焊盘偏移。进一步地，根据一些实施例，每个DQ焊盘604可以通过耦接在电源焊盘606/608与过孔610之间的导体630与相邻的DQ焊盘604分开。因此，在这些实施例中，每个DQ焊盘604可以相对于相邻的DQ焊盘屏蔽(例如，以减少DQ焊盘之间的噪声)。
根据一些实施例，DQ焊盘604可以定位成足够靠近专用过孔610使得可能需要用于将DQ焊盘604耦接到接口区600的过孔610的任何导电路径(例如，iRDL线)可以相对较短(例如，10微米或更小(例如，零(0)微米))。
图7描绘了根据本公开的各个实施例的装置(例如，微电子装置、半导体装置和/或存储器装置)的示例接口区700。例如，接口区700可以包含图6的接口区600。像接口区600一样，接口区700(在本文中也称为“接口布局”、“接口配置”或简称为“布局”或“配置”)包含DQ焊盘704排703以及包含VSS焊盘706和VDDQ焊盘708的电源焊盘排705。接口区700进一步描绘了多个iRDL过孔710(例如，成排)。根据一些实施例，iRDL过孔710可以是装置的输入/输出电路(图7中未示出)的一部分，或者可以耦接到所述输入/输出电路，如图1A的输入/输出电路162。
接口区700进一步包含将电源焊盘706/708耦接到相应的过孔710的多个导体(在本文中也称为“导电路径”)730。如图7所展示的，DQ焊盘704排703和电源焊盘706/708排705在至少两个维度(例如，X和Y维度)上偏移，并且每个DQ焊盘704可以通过耦接在电源焊盘706/708和过孔710之间的导体730与相邻的DQ焊盘704分开。因此，在这些实施例中，每个DQ焊盘704可以相对于相邻的DQ焊盘屏蔽(例如，以减少DQ焊盘之间的噪声)。
根据一些实施例，DQ焊盘704可以定位成足够靠近专用过孔710使得可能需要用于将DQ焊盘704耦接到接口区700的过孔710的任何导电路径(例如，iRDL线)可以相对较短(例如，10微米或更小(例如，基本上零(0)微米))。
根据一些实施例，DQ焊盘704的间距可以大于iRDL过孔710的间距。更具体地，例如，DQ焊盘704的间距可以是iRDL过孔710的间距量的两倍、iRDL过孔710的间距量的三倍、iRDL过孔710的间距量的四倍、或任何其它适合的关系。在一个非限制性实例中，DQ焊盘704的间距为大约120微米，并且过孔710的间距为大约60微米。在一些实施例中，电源焊盘706/708的间距可以基本上等于DQ焊盘704的间距。进一步地，由附图标记712指示的最长DQ路径长度(即，从DQ焊盘704到过孔710)基本上为10微米或更小(例如，零(0)微米)，并且由附图标记714指示的最短DQ路径长度(即，从DQ焊盘704到过孔710)也基本上为10微米或更小(例如，零(0)微米)。因此，在此实例中，接口区700的最大路径长度差基本上为10微米或更小(例如，基本上零(0)微米)。
图8是描绘根据本公开的各个实施例的装置(例如，微电子装置、半导体装置和/或存储器装置)的另一个示例接口区800的布局图。在此实施例中，接口区(在本文中也称为“接口布局”、“接口配置”或简称为“布局”或“配置”)800包含多排(例如，两(2)排)DQ焊盘以及另一多排(例如，两(2)排)电源焊盘。更具体地，如图8所示，接口区800包含DQ焊盘804排802和另一个DQ焊盘804排803。接口区800进一步包含VSS焊盘806排805和VDDQ焊盘808排807。接口区800进一步描绘了多个iRDL过孔810和输入/输出电路820。例如，输入/输出电路820可以包含图1A的输入/输出电路162。根据一些实施例，iRDL过孔810可以是输入/输出电路820的一部分或者可以耦接到所述输入/输出电路。
接口区800进一步包含将电源焊盘806/808耦接到相应的过孔810的多个导体(在本文中也称为“导电路径”)830。如图8所展示的，DQ焊盘804排802和电源焊盘806排805在至少两个维度(例如，X和Y维度)上偏移。类似地，DQ焊盘804排803和电源焊盘808排807在至少两个维度(例如，X和Y维度)上偏移。进一步地，一排中的每个DQ焊盘804可以通过耦接在电源焊盘806/808与过孔810之间的导体830与所述排中相邻的DQ焊盘804分开。因此，在这些实施例中，一排中的每个DQ焊盘804可以相对于所述排中相邻的DQ焊盘屏蔽(例如，以减少DQ焊盘之间的噪声)。
根据一些实施例，DQ焊盘804可以定位成足够靠近相关联的过孔810使得可能需要用于将接口区800的DQ焊盘耦接到相关联的过孔的任何导电路径(例如，iRDL线)840可以相对较短(例如，10微米或更小(例如，基本上零(0)微米))。
图9描绘了根据本公开的各个实施例的装置(例如，微电子装置、半导体装置和/或存储器装置)的另一个示例接口区900。例如，接口区900可以包含图8的接口区800。像接口区800一样，接口区900(在本文中也称为“接口布局”、“接口配置”或简称为“布局”或“配置”)包含DQ焊盘904排902和电源焊盘(例如，VSS焊盘906)排905。进一步地，接口区900包含DQ焊盘904排903和电源焊盘(例如，VDDQ焊盘908)排907。接口区900进一步描绘了多个iRDL过孔910(例如，过孔排)。根据一些实施例，iRDL过孔910可以是装置的输入/输出电路(图9中未示出)的一部分，或者可以耦接到所述输入/输出电路，如图1A的输入/输出电路162。
接口区900进一步包含将电源焊盘906/908耦接到相应的过孔910的多个导体(在本文中也称为“导电路径”)930。如图9所展示的，DQ焊盘904排902和电源焊盘606排905在至少两个维度(例如，X和Y维度)上偏移。进一步地，DQ焊盘904排903和电源焊盘908排907在至少两个维度(例如，X和Y维度)上偏移。进一步地，根据各个实施例，一排中的每个DQ焊盘904可以通过耦接在电源焊盘906/908与过孔910之间的导体930与所述排中相邻的DQ焊盘904分开。因此，在这些实施例中，一排中的每个DQ焊盘904可以相对于所述排中相邻的DQ焊盘屏蔽(例如，以减少DQ焊盘之间的噪声)。
根据一些实施例，接口区900的DQ焊盘可以定位成足够靠近相关联的过孔使得可能需要用于将接口区900的DQ焊盘耦接到相关联的过孔的任何导电路径(例如，iRDL线)可以相对较短(例如，10微米或更小(例如，基本上零(0)微米))。
作为非限制性实例，接口区900的DQ焊盘904的间距为大约89.0微米，并且过孔910的间距为大约20微米。在一些实施例中，电源焊盘906/908的间距可以基本上等于DQ焊盘904的间距。进一步地，例如接口区900的由附图标记912指示的最短DQ路径长度(即，从DQ焊盘904到过孔910)为大约十(10)微米或更小(例如，接近零(0)微米)，并且由附图标记914指示的最长DQ路径长度(即，从DQ焊盘904到过孔910)为大约十(10)微米或更小(例如，接近零(0)微米)。因此，在此实例中，接口区900的最大路径长度差为大约十(10)微米或更小(例如，接近零(0)微米)。
图10描绘了根据本公开的各个实施例的装置(例如，微电子装置、半导体装置和/或存储器装置)的又另一个示例接口区1000。接口区1000(在本文中也称为“接口布局”、“接口配置”或简称为“布局”或“配置”)包含DQ焊盘1004排1002和电源焊盘(例如，VSS焊盘1006和VDDQ焊盘1008)排1005。接口区1000进一步描绘了多个iRDL过孔1010。根据一些实施例，iRDL过孔1010可以是装置的输入/输出电路(图10中未示出)的一部分，或者可以耦接到所述输入/输出电路，如图1A的输入/输出电路162。
接口区1000进一步包含将电源焊盘1006/1008耦接到相应的过孔1010的多个导体(在本文中也称为“导电路径”)1030。进一步地，接口区1000包含将DQ焊盘1004耦接到相应的过孔1010的多个导体(在本文中也称为“导电路径”)1040。
如图10所展示的，DQ焊盘1004排1002和电源焊盘1006/1008排1005在至少两个维度(例如，X和Y维度)上偏移。进一步地，根据各个实施例，每个DQ焊盘1004可以通过耦接在电源焊盘1006/1008与过孔1010之间的导体1030与相邻的DQ焊盘1004分开。因此，在这些实施例中，每个DQ焊盘1004可以相对于相邻的DQ焊盘屏蔽(例如，以减少DQ焊盘之间的噪声)。
作为非限制性实例，接口区1000的DQ焊盘1004的间距为大约93.0微米，并且过孔1010的间距为大约20微米。进一步地，例如，接口区1000的由附图标记1012指示的最长DQ路径长度(即，从DQ焊盘1004到过孔1010)为大约137.4微米，并且由附图标记1014指示的最短DQ路径长度(即，从DQ焊盘1004到过孔1010)为大约75.5微米。因此，在此实例中，接口区1000的最大路径长度差为大约61.9微米。
图11是根据本公开的各个实施例的形成装置(例如，微电子装置、半导体装置和/或存储器装置)的接口区的示例方法1100的流程图。方法1100可以根据本公开中描述的至少一个实施例布置。尽管被展示为离散的框，但是可以根据期望的实施方案将各个框分成另外的框、组合成更少的框或消除。
方法1100可以开始于框1102，其中可以形成第一排接合焊盘，并且方法1100可以继续进行到框1104。例如，可以在第一排中形成包含电源焊盘(例如，VSS焊盘和/或VDDQ焊盘)的多个接合焊盘。作为非限制性实例，第一排中的接合焊盘的间距可以为基本上120微米、基本上93微米、基本上89微米或任何其它适合的值。
在框1104处，可以形成第二排接合焊盘，并且方法1100可以继续进行到框1106。例如，可以在第二排中形成多个输入/输出(DQ)焊盘。在一些实施例中，第二排接合焊盘可以在至少两个维度(例如，X和Y维度)上与第一排接合焊盘偏移。作为非限制性实例，第二排中的接合焊盘的间距可以为基本上120微米、基本上93微米、基本上89微米或任何其它适合的值。
在框1106处，可以形成过孔排，并且方法1100可以继续进行到框1108。例如，可以形成过孔(例如，iRDL过孔)排使得第二排接合焊盘定位成至少部分地位于过孔排与第一排接合焊盘之间。作为非限制性实例，过孔的间距可以为基本上60微米、基本上20微米或任何其它适合的值。更具体地，例如，在至少一些实施例中，第一排和第二排中的接合焊盘的间距可以为基本上120微米，并且过孔的间距可以为基本上60微米。例如，在至少另一个实施例中，第一排和第二排中的接合焊盘的间距可以为基本上89-93微米，并且过孔的间距可以为基本上20微米。
在框1108处，多个导体可以被形成为将第一排中的每个接合焊盘和第二排中的每个接合焊盘耦接到过孔排中的专用过孔。例如，每个导体(例如，iRDL布线)可以被形成为将接合焊盘(即，第一排中的电源焊盘或第二排中的DQ焊盘)耦接到专用过孔。在一些实施例中，可以在第二排中相邻的DQ焊盘之间形成将第一排中的电源焊盘耦接到相关联的过孔的至少一些导体(例如，以用作相邻的DQ焊盘之间的屏蔽物)。例如，将第二排中的接合焊盘耦接到专用过孔的最短导体的长度可以为大约10.0微米或更小(例如，大约零(0)微米)。进一步地，例如，将第二排中的接合焊盘耦接到专用过孔的最长导体的长度可以为大约10.0微米或更小(例如，大约零(0)微米)。因此，在这些实例中，最大路径长度差可以为大约十(10)微米或更小(例如，接近零(0)微米)。
在其它实施例中，将第二排中的接合焊盘耦接到专用过孔的最短导体的长度可以为例如大约75.5微米。在这些实施例中，例如，将第二排中的接合焊盘耦接到专用过孔的最长导体的长度可以为例如大约137.4微米。因此，在这些实施例中，最大路径长度差可以为大约61.9微米。
在不脱离本公开的范围的情况下，可以对方法1100进行修改、添加或省略。例如，方法1100的操作可以以不同的顺序实施。此外，所概述的操作和动作仅以实例的形式提供，并且在不偏离所公开的实施例的实质的情况下，所述操作和动作中的一些操作和动作可以是任选的，组合成更少的操作和动作，或者扩展成另外的操作和动作。例如，方法可以包含一或多个动作，其中可以形成一或多排另外的接合焊盘(例如，电源焊盘排和/或DQ焊盘排)。例如，可以形成第三排电源焊盘并且可以形成第四排DQ焊盘，使得第四排DQ焊盘定位成至少部分地位于过孔排与第三排电源焊盘之间。进一步地，另外多个导体可以被形成为将第三排中的每个接合焊盘和第四排中的每个接合焊盘耦接到过孔排中的专用过孔。
还公开了一种存储器***。根据各个实施例，所述存储器***可以包含控制器和多个存储器装置。每个存储器装置可以包含一或多个存储器单元阵列，所述一或多个存储器单元阵列可以包含多个存储器单元。
图12是根据本文描述的一或多个实施例实施的存储器***1200的简化框图。可以包含例如半导体装置的存储器***1200包含多个存储器装置1202和一个控制器1204。例如，如本文所述，至少一个存储器装置1202可以包含一或多个接口配置。控制器1204可以与存储器装置1202可操作地耦接以便将命令/地址信号(例如，图1A的命令/地址信号226)传递到存储器装置1202。
还公开了一种电子***。根据各个实施例，所述电子***可以包含存储器装置，所述存储器装置包含多个存储器管芯，每个存储器管芯具有存储器单元阵列。每个存储器单元可以包含存取晶体管和与所述存取晶体管可操作地耦接的存储元件。
图13是根据本文描述的一或多个实施例实施的电子***1300的简化框图。电子***1300包含至少一个输入装置1302，所述至少一个输入装置可以包含例如键盘、鼠标或触摸屏。电子***1300进一步包含至少一个输出装置1304，如监视器、触摸屏或扬声器。输入装置1302和输出装置1304不一定可以彼此分离。电子***1300进一步包含存储装置1306。输入装置1302、输出装置1304和存储装置1306可以耦接到处理器1308。电子***1300进一步包含耦接到处理器1308的存储器***1310。存储器***1310可以包含图12的存储器***1200。电子***1300可以包含例如计算、处理、工业或消费产品。电子***1300可以包含例如但不限于个人计算机或计算机硬件组件、服务器或其它联网硬件组件、数据库引擎、入侵防御***、手持装置、平板计算机、电子笔记本、相机、电话、音乐播放器、无线装置、显示器、芯片集、游戏、车辆或其它已知***。
本公开的各个实施例可以包含一种微电子装置。所述微电子装置可以包含第一排电源焊盘、第一排输入/输入(DQ)焊盘以及过孔排。所述第一排DQ焊盘可以至少部分地定位在所述过孔排与所述第一排电源焊盘之间。所述微电子装置可以进一步包含多个导体。所述过孔排中的每个过孔可以通过所述多个导体中相关联的导体耦接到所述第一排电源焊盘中的电源焊盘或所述第一排DQ焊盘中的DQ焊盘。
根据本公开的另一个实施例，半导体装置可以包含多个电源焊盘、多个输入/输入(DQ)焊盘以及多个过孔。所述多个过孔中的每个过孔可以通过相关联的导电路径耦接到所述多个电源焊盘中的电源焊盘或所述多个DQ焊盘中的DQ焊盘。进一步地，用于将所述多个DQ焊盘中的DQ焊盘耦接到所述多个过孔中相关联的过孔的每个导电路径的长度小于用于将所述多个电源焊盘中的电源焊盘耦接到所述多个过孔中相关联的过孔的每个导电路径的长度。
本公开的另外的实施例包含一种电子***。所述电子***可以包含至少一个输入装置、至少一个输出装置和至少一个处理器装置，所述至少一个处理器装置可操作地耦接到所述输入装置和所述输出装置。所述电子***也可以包含至少一个存储器装置，所述至少一个存储器装置可操作地耦接到所述至少一个处理器装置并且包括第一数量的接合焊盘、第二数量的接合焊盘以及多个导体、多个过孔。所述多个过孔中的每个过孔可以通过所述多个导体中相关联的导体耦接到所述第一数量的接合焊盘中的接合焊盘或所述第二数量的接合焊盘中的接合焊盘。进一步地，将所述第一数量的接合焊盘中的接合焊盘耦接到所述多个过孔中相关联的过孔的每个导体的长度大于将所述第二数量的接合焊盘中的接合焊盘耦接到所述多个过孔中相关联的过孔的每个导体的长度。
本公开的一或多个其它实施例包含形成装置的接口区的方法。方法可以包含形成第一排接合焊盘以及形成与所述第一排接合焊盘偏移的第二排接合焊盘。所述方法也可以包含形成过孔排。进一步地，所述方法可以包含形成第一数量的导体，所述第一数量的导体将所述第一排接合焊盘中的每个接合焊盘耦接到所述过孔排中的专用过孔。所述第二排接合焊盘中的至少一些接合焊盘通过所述第一数量的导体中的导体与所述第二排接合焊盘中相邻的接合焊盘分开。所述方法也可以包含形成第二数量的导体，所述第二数量的导体将所述第二排接合焊盘中的每个接合焊盘耦接到所述过孔排中的专用过孔。
根据惯例，附图中展示的各种特征可能未按比例绘制。本公开中呈现的图示并不意味着是任何特定设备(例如，装置、***等)或方法的实际视图，而仅仅是用于描述本公开的各个实施例的理想化表示。因此，为了清楚起见，可以任意增大或减小各种特征的尺寸。另外，为了清楚起见，可以简化附图中的一些附图。因此，附图可以不描绘给定设备(例如，装置)的所有组件或者特定方法的所有操作。
如本文所使用的，术语“装置”或“存储器装置”可以包含具有存储器的装置，但不限于仅具有存储器的装置。例如，装置或存储器装置可以包含存储器、处理器和/或其它组件或功能。例如，装置或存储器装置可以包含片上***(SOC)。
如本文所使用的，除非另有说明，否则术语“半导体”应广义地解释为包含可以采用或可以不采用半导体功能进行操作的微电子和MEMS装置(例如，磁存储器、光学装置等)。
本文中并且尤其是在所附权利要求(例如，所附权利要求的主体)中使用的术语总体上旨在作为“开放性”术语(例如，术语“包含(including)”应当被理解为“包含但不限于”，术语“具有”应当被理解为“至少具有”，术语“包含(includes)”应当被理解为“包含但不限于”等)。
另外，如果意图是特定数量的所引入权利要求陈述，则将在权利要求中明确地陈述此类意图，并且在不存在此类陈述的情况下，不存在此类意图。例如，为了帮助理解，所附权利要求可能包含使用引入性短语“至少一个”和“一或多个”来引入权利要求陈述。然而，此类短语的使用不应当解释为暗示由不定冠词“一个”或“一种”引入的权利要求陈述将包含此类引入性权利要求陈述的任意特定权利要求限制为仅包含一个此类陈述的实施例，即使当相同的权利要求包含所述引入性短语“一或多个”或“至少一个”以及不定冠词如“一个”或“一种”(例如，“一个”和/或“一种”应该被解释为意指“至少一个”或“一或多个”)；对于用于引入权利要求陈述的定冠词的使用也是如此。如本文所使用的，“和/或”包含相关联的所列项中的一或多个项的任何和所有组合。
另外，即使明确地陈述了特定数量的所引入的权利要求陈述，也应当理解，此类陈述应被解释为意指至少所陈述的数量(例如，没有其它修饰语的“两个陈述”的无修饰陈述意指至少两个陈述，或者两个或两个以上陈述)。此外，在其中使用类似于“A、B和C等中的至少一个”或“A、B和C等中的一或多个”的惯例的情况下，通常这种构造旨在包含单独的A、单独的B、单独的C、A和B一起、A和C一起、B和C一起、或A、B和C一起等。例如，术语“和/或”的使用旨在以此方式进行解释。
进一步地，无论是在说明书、权利要求书还是附图中，呈现两个或两个以上替代性术语的任何分隔性词语或短语都应当被理解为考虑到了包含所述术语中的一个、所述术语中的任一个或两个术语的可能性。例如，短语“A或B”应被理解为包含“A”或“B”或“A和B”的可能性。
另外，术语“第一”、“第二”、“第三”等的使用在本文中不一定用于暗示元件的具体顺序或数量。通常，术语“第一”、“第二”、“第三”等用于以通用标识符的形式区分不同的元件。在没有表明术语“第一”、“第二”、“第三”等暗示具体顺序的情况下，这些术语不应被理解为暗示具体顺序。此外，在没有表明术语“第一”、“第二”、“第三”等暗示元件的具体数量的情况下，这些不应被理解为暗示元件的具体数量。
上文描述并且附图中展示的本公开的实施例不限制本公开的范围，所述范围由所附权利要求及其法律等效物的范围所涵盖。任何等效实施例都在本公开的范围内。实际上，除了本文示出和描述的那些之外，根据描述，本公开的各种修改(如所描述的元件的替代性有用组合)对于本领域技术人员而言将变得显而易见。此类修改和实施例也落入所附权利要求和等效物的范围内。

Claims (28)

1.一种装置，其包括：
第一排电源焊盘；
第一排输入/输入DQ焊盘；
过孔排，所述第一排DQ焊盘至少部分地定位在所述过孔排与所述第一排电源焊盘之间；以及
多个导体，所述过孔排中的每个过孔通过所述多个导体中相关联的导体耦接到所述第一排电源焊盘中的电源焊盘或所述第一排DQ焊盘中的DQ焊盘。
2.根据权利要求1所述的装置，其进一步包括：
第二排电源焊盘；以及
第二排DQ焊盘，所述第二排DQ焊盘至少部分地定位在所述过孔排与所述第二排电源焊盘之间。
3.根据权利要求2所述的装置，其进一步包括另外数量的导体，所述过孔排中的每个过孔通过所述另外数量的导体中相关联的导体耦接到所述第二排电源焊盘中的电源焊盘或所述第二排DQ焊盘中的DQ焊盘，其中将所述过孔排中的过孔耦接到所述第二排DQ焊盘中的DQ焊盘的所述另外数量的导体中的导体的长度为基本上10微米或更小。
4.根据权利要求2所述的装置，其中所述第一排电源焊盘包含各自耦接到第一电压的第一电源焊盘；并且
其中所述第二排电源焊盘包含各自耦接到与所述第一电压不同的第二电压的第二电源焊盘。
5.根据权利要求1所述的装置，其中将所述过孔排中的过孔耦接到所述第一排DQ焊盘中的DQ焊盘的所述多个导体中的导体的长度为基本上10微米或更小。
6.根据权利要求1所述的装置，其进一步包括输入/输出电路，所述输入/输出电路包含所述过孔排。
7.根据权利要求1所述的装置，其中与所述第一排DQ焊盘相关联的间距为与所述过孔排相关联的间距的值的至少大约两倍。
8.根据权利要求1所述的装置，其中所述第一排DQ焊盘中的每个DQ焊盘通过所述多个导体中的导体与所述第一排DQ焊盘中相邻的DQ焊盘分开。
9.根据权利要求1所述的装置，其中所述第一排电源焊盘包含各自供应有第一电压的第一电源焊盘和各自供应有与所述第一电压不同的第二电压的第二电源焊盘。
10.根据权利要求9所述的装置，其中所述第一排电源焊盘延伸使得所述第一和第二电源焊盘交替地布置。
11.一种装置，其包括：
多个电源焊盘；
多个输入/输入DQ焊盘；以及
多个过孔，所述多个过孔中的每个过孔通过相关联的导电路径耦接到所述多个电源焊盘中的电源焊盘或所述多个DQ焊盘中的DQ焊盘；
用于将所述多个DQ焊盘中的DQ焊盘耦接到所述多个过孔中相关联的过孔的每个导电路径的长度小于用于将所述多个电源焊盘中的电源焊盘耦接到所述多个过孔中相关联的过孔的每个导电路径的长度。
12.根据权利要求11所述的装置，其进一步包括输入/输出I/O电路，所述I/O电路耦接到或包含所述多个过孔中的一或多个过孔。
13.根据权利要求11所述的装置，其中用于将所述DQ焊盘耦接到相关联的过孔的每个导电路径的长度为基本上零(0)微米。
14.根据权利要求11所述的装置，其中所述多个DQ焊盘中的每个DQ焊盘通过导电路径相对于所述多个DQ焊盘中相邻的DQ焊盘屏蔽。
15.根据权利要求11所述的装置，其中与所述多个DQ焊盘相关联的间距的值为与所述多个过孔相关联的间距的值的至少大约两倍。
16.根据权利要求15所述的装置，其中与所述多个电源焊盘相关联的间距的值基本上等于与所述多个DQ焊盘相关联的间距。
17.根据权利要求11所述的装置，其中所述多个电源焊盘包括电源焊盘排，并且所述多个DQ焊盘包括DQ焊盘排，所述电源焊盘排在至少两个维度上与所述DQ焊盘排偏移。
18.根据权利要求11所述的装置，其中将所述多个DQ焊盘中的DQ焊盘耦接到所述多个过孔中相关联的过孔的两个导电路径之间的最大路径长度差为大约十(10)微米或更小。
19.一种***，其包括：
至少一个输入装置；
至少一个输出装置；
至少一个处理器装置，所述至少一个处理器装置可操作地耦接到所述输入装置和所述输出装置；以及
至少一个存储器装置，所述至少一个存储器装置可操作地耦接到所述至少一个处理器装置并且包括：
第一数量的接合焊盘；
第二数量的接合焊盘；
多个导体；以及
多个过孔，所述多个过孔中的每个过孔通过所述多个导体中相关联的导体耦接到所述第一数量的接合焊盘中的接合焊盘或所述第二数量的接合焊盘中的接合焊盘；
将所述第一数量的接合焊盘中的接合焊盘耦接到所述多个过孔中相关联的过孔的每个导体的长度大于将所述第二数量的接合焊盘中的接合焊盘耦接到所述多个过孔中相关联的过孔的每个导体的长度。
20.根据权利要求19所述的***，其中所述第一数量的接合焊盘中的每个接合焊盘包括电源焊盘并且所述第二数量的接合焊盘中的每个接合焊盘包括输入/输出DQ焊盘。
21.根据权利要求19所述的***，其中所述第二数量的接合焊盘中的每个接合焊盘通过将所述第一数量的接合焊盘中的接合焊盘耦接到所述多个过孔中相关联的过孔的所述多个导体中的导体与所述第二数量的接合焊盘中相邻的接合焊盘分开。
22.根据权利要求19所述的***，其中从所述第二数量的接合焊盘中的接合焊盘耦接到所述多个过孔中相关联的过孔的每个导体的长度为大约10微米或更小。
23.根据权利要求19所述的***，其中将所述第二数量的接合焊盘中的接合焊盘耦接到所述多个过孔中相关联的过孔的最短与最长导体之间的最大路径长度差为大约十(10)微米或更小。
24.一种形成存储器装置的接口区的方法，所述方法包括：
形成第一排接合焊盘；
形成与所述第一排接合焊盘偏移的第二排接合焊盘；
形成过孔排；
形成第一数量的导体，所述第一数量的导体将所述第一排接合焊盘中的每个接合焊盘耦接到所述过孔排中的专用过孔，所述第二排接合焊盘中的至少一些接合焊盘通过所述第一数量的导体中的导体与所述第二排接合焊盘中相邻的接合焊盘分开；以及
形成第二数量的导体，所述第二数量的导体将所述第二排接合焊盘中的每个接合焊盘耦接到所述过孔排中的专用过孔。
25.根据权利要求24所述的方法，其中形成所述第二数量的导体包括形成长度为大约10微米或更小的第二数量的的导体中的每个导体。
26.根据权利要求24所述的方法，其中形成所述第二数量的导体包括形成具有共同长度的第二数量的导体中的每个导体。
27.根据权利要求24所述的方法，其中形成与所述第一排接合焊盘偏移的所述第二排接合焊盘包括形成在至少两个维度上与所述第一排接合焊盘偏移的所述第二排接合焊盘。
28.根据权利要求24所述的方法，其进一步包括：
形成第三排接合焊盘；
形成与所述第三排接合焊盘偏移的第四排接合焊盘；
形成第三数量的导体，所述第三数量的导体将所述第三排接合焊盘中的每个接合焊盘耦接到所述过孔排中的专用过孔，所述第四排接合焊盘中的至少一些接合焊盘通过所述第三数量的导体中的导体与所述第四排接合焊盘中相邻的接合焊盘分开；以及
形成第四数量的导体，所述第四数量的导体将所述第四排接合焊盘中的每个接合焊盘耦接到所述过孔排中的专用过孔。
CN202110281884.2A 2020-03-27 2021-03-16 微电子装置接口配置以及相关方法、装置和*** Pending CN113450839A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/832,550 2020-03-27
US16/832,550 US20210305159A1 (en) 2020-03-27 2020-03-27 Microelectronic device interface configurations, and associated methods, devices, and systems

Publications (1)

Publication Number Publication Date
CN113450839A true CN113450839A (zh) 2021-09-28

Family

ID=77809095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110281884.2A Pending CN113450839A (zh) 2020-03-27 2021-03-16 微电子装置接口配置以及相关方法、装置和***

Country Status (2)

Country Link
US (1) US20210305159A1 (zh)
CN (1) CN113450839A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1098545A (zh) * 1993-06-11 1995-02-08 株式会社日立制作所 半导体存储装置
KR20040107244A (ko) * 2003-06-13 2004-12-20 삼성전자주식회사 반도체메모리장치의 전원 및 접지 배선구조
CN1815723A (zh) * 2005-01-18 2006-08-09 松下电器产业株式会社 半导体集成电路及其制造方法
JP2006339252A (ja) * 2005-05-31 2006-12-14 Fujitsu Ltd 半導体装置及びその製造方法
CN101620877A (zh) * 2008-06-30 2010-01-06 海力士半导体有限公司 半导体存储装置
US20110063925A1 (en) * 2009-09-11 2011-03-17 Elpida Memory, Inc. Semiconductor device and semiconductor package including the same
CN102598255A (zh) * 2009-10-23 2012-07-18 拉姆伯斯公司 层叠的半导体器件
US20140246702A1 (en) * 2012-05-28 2014-09-04 Baysand Inc. Flexible, space-efficient I/O circuitry for integrated circuits
US9577640B1 (en) * 2012-05-28 2017-02-21 Baysand Inc. Flexible, space-efficient I/O circuitry for integrated circuits
CN109891586A (zh) * 2016-11-04 2019-06-14 美光科技公司 与外部端子接线

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1098545A (zh) * 1993-06-11 1995-02-08 株式会社日立制作所 半导体存储装置
KR20040107244A (ko) * 2003-06-13 2004-12-20 삼성전자주식회사 반도체메모리장치의 전원 및 접지 배선구조
CN1815723A (zh) * 2005-01-18 2006-08-09 松下电器产业株式会社 半导体集成电路及其制造方法
JP2006339252A (ja) * 2005-05-31 2006-12-14 Fujitsu Ltd 半導体装置及びその製造方法
CN101620877A (zh) * 2008-06-30 2010-01-06 海力士半导体有限公司 半导体存储装置
US20110063925A1 (en) * 2009-09-11 2011-03-17 Elpida Memory, Inc. Semiconductor device and semiconductor package including the same
CN102598255A (zh) * 2009-10-23 2012-07-18 拉姆伯斯公司 层叠的半导体器件
US20140246702A1 (en) * 2012-05-28 2014-09-04 Baysand Inc. Flexible, space-efficient I/O circuitry for integrated circuits
US9577640B1 (en) * 2012-05-28 2017-02-21 Baysand Inc. Flexible, space-efficient I/O circuitry for integrated circuits
CN109891586A (zh) * 2016-11-04 2019-06-14 美光科技公司 与外部端子接线

Also Published As

Publication number Publication date
US20210305159A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US10014037B2 (en) Semiconductor memory package including memory device with inverting circuit
KR100429945B1 (ko) 반도체집적회로장치
CN111033616B (zh) 半导体存储器装置中的电力供应布线
US8717828B2 (en) Multi channel semiconductor memory device and semiconductor device including the same
US10262935B2 (en) Memory device and method of disposing conduction lines of the same
US20210358526A1 (en) Transmitting data signals on separate layers of a memory module, and related methods and apparatuses
US11521670B2 (en) Word lines coupled to pull-down transistors, and related devices, systems, and methods
CN109935259A (zh) 半导体存储器器件中的位线感测放大器的布局结构
US8674411B2 (en) Semiconductor device employing circuit blocks having the same characteristics
JP3345282B2 (ja) 半導体集積回路装置の設計方法
US10950277B1 (en) Signal line layouts including shields, and related methods, devices, and systems
US11742306B2 (en) Layouts for pads and conductive lines of memory devices, and related devices, systems, and methods
US20210305159A1 (en) Microelectronic device interface configurations, and associated methods, devices, and systems
US11251148B2 (en) Semiconductor devices including array power pads, and associated semiconductor device packages and systems
US11935584B2 (en) Sense amplifier drivers, and related devices, systems, and methods
US11170841B2 (en) Apparatus with extended digit lines and methods for operating the same
US11075205B2 (en) Apparatuses including conductive structures and layouts thereof
JP2002190195A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination