CN113443602B - 微机电***芯片晶圆级封装结构及其制造工艺 - Google Patents
微机电***芯片晶圆级封装结构及其制造工艺 Download PDFInfo
- Publication number
- CN113443602B CN113443602B CN202110613510.6A CN202110613510A CN113443602B CN 113443602 B CN113443602 B CN 113443602B CN 202110613510 A CN202110613510 A CN 202110613510A CN 113443602 B CN113443602 B CN 113443602B
- Authority
- CN
- China
- Prior art keywords
- cover plate
- micro
- silicon
- wafer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 70
- 239000010703 silicon Substances 0.000 claims description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 68
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 238000012858 packaging process Methods 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- -1 aluminum-germanium Chemical compound 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 claims description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000004927 fusion Effects 0.000 claims description 4
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 claims description 4
- BLIQUJLAJXRXSG-UHFFFAOYSA-N 1-benzyl-3-(trifluoromethyl)pyrrolidin-1-ium-3-carboxylate Chemical compound C1C(C(=O)O)(C(F)(F)F)CCN1CC1=CC=CC=C1 BLIQUJLAJXRXSG-UHFFFAOYSA-N 0.000 claims description 3
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims description 2
- 238000007906 compression Methods 0.000 claims description 2
- 230000005496 eutectics Effects 0.000 claims description 2
- 239000000843 powder Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 65
- 230000035882 stress Effects 0.000 description 38
- 238000010586 diagram Methods 0.000 description 9
- 239000011257 shell material Substances 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000012536 packaging technology Methods 0.000 description 6
- 229910000927 Ge alloy Inorganic materials 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
Abstract
本发明涉及芯片晶圆级封装领域,特别涉及一种容易受封装应力影响的微机电***芯片的晶圆级封装及其相关制造工艺。晶圆级封装结构包括基板和盖板,所述基板即为待封装的微机电***芯片,所述盖板上形成有凹陷部。所述盖板与基板相键合后形成密封的空腔,空腔内的基板上设置有微机电元件。所述盖板可通过划片分割出多个相互绝缘的弹性电引脚。所述电引脚的底部比顶部小,成蘑菇状结构,具有释放封装应力的作用。本晶圆级封装可以减少封装应力,从而提高微机电***芯片的性能。此外,晶圆级封装的微机电***芯片体积更小,封装成本低,同时符合倒装球焊的要求,有利于提升微机电***的集成度。
Description
技术领域
本发明涉及芯片晶圆级封装,特别是一种容易受封装应力影响的微机电***芯片的晶圆级封装结构及其制造工艺。
背景技术
在集成电路芯片生产过程中,芯片封装是十分重要的环节。由于芯片上的特征尺寸非常微小,金属触点难以直接与电路板上的导线连接,需要通过封装技术将芯片上的触点与电路板之间建立连接。此外,在实际使用时,芯片一般需要进行保护,以防止意外碰损。传统的芯片封装技术是将预先加工并分割好的单个芯片固定在封装管壳内,通过引线键合技术将芯片上的触点与封装管壳上的电引脚相电连接,最后向封装管壳内灌注绝缘的封装材料或加盖板密封。常用的封装管壳及封装材料有塑料、陶瓷、金属等。随着半导体制造工艺的发展,晶圆级封装(Wafer Lever Packaging,WLP)被开发出来用于提高集成度和降低芯片制造成本。晶圆级封装技术先将硅晶圆片进行封装处理,并在晶圆片上的每个触点上设置金属焊球,最后将晶圆片分割为单个芯片。分割好的单个芯片通过倒装球焊技术直接与电路板相电连接,省去了封装管壳及其引线和引脚,有利于减少寄生耦合。由于芯片本身就是封装,因此,这种封装工艺又名为芯片级封装(Chip Scale Package,CSP)。与传统的管壳级封装相比,晶圆级封装的芯片体积更小,制造成本更低,也更适合应用于小型移动应用或高集成度***之中。
近年,微机电***(Micro-Electro-Mechanical Systems,MEMS)已经在各种领域被广泛应用。微机电***芯片上加工有微米级的机械结构和电极,可以实现物理、声、光、磁力等信号的传输或感测,并由此制成各种各样的传感器和驱动器,例如压力计、加速度计、陀螺仪、麦克风、微镜、磁力计等。微机电***芯片的封装技术借鉴了许多上述集成电路芯片的封装技术,并且在此基础上额外提出了更多的要求。由于微机电元件十分脆弱,容易受外部污染物或颗粒等损害,一般都需要加盖板密封进行保护。此外,微机电元件中微结构之间的空隙也是微米级的,因此,任何由封装应力而产生的形变,都会对微机电***性能带来极大的影响。目前用于微机电***芯片封装的管壳材料依然以塑料、陶瓷或金属为主。但是由于微机电***芯片大多由单晶硅组成,封装管壳材料与单晶硅之间杨氏模量与热膨胀系数不匹配会引入封装应力,该封装应力往往会传输至微机电***芯片上的应力敏感结构从而导致芯片性能下降。除此之外,管壳封装还有成本较高,封装体积较大的缺点。晶圆级封装技术也适合用于微机电***芯片封装,一般先通过盖板硅晶圆片与微机电***硅晶圆片的键合,从而达到了晶圆级密封的要求,同时也避免了不同材料之间杨氏模量与热膨胀系数不匹配的问题。相比管壳级封装,晶圆级封装的封装体积更小,成本更低。但是,晶圆级封装的微机电***芯片如果通过倒装球焊技术焊接在电路板上,电路板与芯片之间也存在杨氏模量与热膨胀系数不匹配的问题。同时,外部应力也可以通过电路板传送到微机电***芯片,令里面的微机电结构产生形变,大大影响微机电***的性能。因此常规的晶圆级封装技术并不能有效减少封装应力对微机电***芯片的影响。
发明内容
本发明的目的在于克服现有技术的不足,提供一种可释放封装应力、集成度高、可靠性高、制造成本低、适合晶圆级封装的微机电***芯片封装方法。
一种微机电***芯片晶圆级封装结构,包括相互键合的基板和盖板;所述盖板由单晶硅制成;所述盖板的一面上形成有凹陷部,所述凹陷部与所述基板相键合后形成密封的空腔;所述空腔内的基板上设置有微机电元件;所述盖板与所述基板相键合后通过划片分割出多个相互独立的弹性电引脚,每个所述弹性电引脚与所述基板上的所述微机电元件通过欧姆接触相电连接。
本发明还具有一下附属特征:
所述弹性电引脚与所述微机电元件相连接的一端的横截面积不大于另一端的横截面积。
所述弹性电引脚的一端设置有金属焊球。
所述空腔为真空密封的空腔。
所述欧姆接触包括:铝锗合金-硅欧姆接触、以及由其他金属或合金与硅形成的欧姆接触等。
一种微机电***芯片晶圆级封装工艺,所述封装工艺包括以下步骤:
第一步,将预先加工有微机电元件的基板硅晶圆片与预先加工的盖板硅晶圆片进行对准;
第二步,将所述已对准的盖板硅晶圆片以及基板硅晶圆片进行键合;
第三步,在所述已键合的盖板硅晶圆片的顶面形成焊球;
第四步,通过划片,将所述盖板硅晶圆片分割,形成弹性电引脚结构;
第五步,通过划片,将所述已键合的硅晶圆片分割,形成密封的、晶圆级封装的、并且具有弹性电引脚结构的微机电***芯片。
对所述封装工艺中的所述盖板硅晶圆片的加工还包括以下步骤:
第一步,通过光刻和刻蚀,在所述盖板硅晶圆片的顶面形成对准标记;
第二步,通过光刻和刻蚀,在所述盖板硅晶圆片的底面形成凹陷部;
第三步,在所述盖板硅晶圆片的顶面淀积金属;
第四步,在所述盖板硅晶圆片的底面淀积金属或锗,优选为锗。
所述盖板硅晶圆片与所述基板硅晶圆片之间通过以下键合方法中的一种或多种:铝-锗键合、金属键合、共晶键合、焊料键合、玻璃粉键合、硅-硅直接熔融键合、或其他热压键合方法进行硅晶圆片键合。
所述刻蚀的方法为以下方法中的一种或多种方法:干法刻蚀或湿法刻蚀,所述干法刻蚀包括:硅的深度反应离子、反应离子、以及气态的二氟化氙刻蚀和氧化硅的反应离子、等离子、以及气态的氟化氢刻蚀。
所述用于湿法刻蚀硅层的刻蚀剂为以下刻蚀剂中的一种或多种的组合:氢氧化钾、四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液。
所述用于湿法刻蚀氧化硅层的刻蚀剂为以下刻蚀剂中的一种或多种的组合:氢氟酸以及缓冲氢氟酸。
本发明的封装盖板基本由单晶硅组成,与微机电***芯片基板一致,因此不会与基板之间产生由杨氏模量与热膨胀系数不匹配所导致的封装应力。所述盖板可以将微机电***芯片的微机电元件完全保护在空腔之中,外部异物无法接触到脆弱的微机电元件。所述空腔具备密封功能,可为微机电元件提供稳定的工作环境。本封装结构的弹性电引脚包括横截面积较小的导电硅柱和横截面积较大的顶盖,呈蘑菇状结构。横截面积较小的导电硅柱与基板上的微机电元件通过欧姆接触相电连接,可以将电信号由基板传输至电引脚顶盖,而横截面积较大的顶盖足以容纳金属焊球,使微机电***芯片可以通过倒装球焊技术直接与电路板相电连接。晶圆级封装和倒装球焊技术省去了一般管壳级封装中的封装引线和引脚,显著减小了影响芯片性能的寄生耦合,也大幅减小了封装体积。将微机电***芯片通过倒装球焊技术焊接在电路板上会在焊接位置产生封装应力,该封装应力若传输至基板上微机电元件的应力敏感区域,便会对芯片性能产生不利影响。本发明中的导电硅柱起到了释放封装应力的作用:导电硅柱会受封装应力的作用而产生形变,随着导电硅柱的形变,封装应力在导电硅柱结构中已经完全释放,从而保证基板上的微机电结构的应力敏感区域不受封装应力的影响。本发明的封装盖板虽然有密封空腔,导电硅柱,球焊顶盖多种不同功能的结构,但加工过程只需进行一次刻蚀工艺即可形成密封空腔的侧壁及导电硅柱结构。而由导电硅柱和顶盖组成的弹性电引脚则是在完成晶圆级封装后,分割单个芯片的过程中自然形成的,无需增加额外的加工步骤,制造工艺十分简单,不会额外增加制造成本。
附图说明
图1为晶圆级封装微机电***芯片的三维立体示意图。
图2为沿图1中AA’线剖视的三维立体示意图。
图3为盖板底部版图设计图。
图4为基板顶部版图设计图。
图5为盖板的制造工艺的第一步、第二步示意图。
图6为盖板的制造工艺的第三步、第四步示意图。
图7为晶圆级封装工艺的第一步示意图。
图8为晶圆级封装工艺的第二步示意图。
图9为晶圆级封装工艺的第三步示意图。
图10为晶圆级封装工艺的第四步、第五步示意图。
图11为弹性电引脚释放封装应力的工作原理示意图。
图12为弹性电引脚释放封装应力的仿真结果。
盖板1、基板2、弹性电引脚3、空腔4、微机电元件5、铝6、锗7、氧化硅8、铝-锗合金9、焊球10、电路板11、对准标记12、凹陷部13、电连接区14、封装应力15。
具体实施方式
下面将结合实施例以及附图对本发明加以详细说明,需要指出的是,所描述的实施例仅旨在便于对本发明的理解,而对其不起任何限定作用。
参照图1、图2,按照本发明提供的一种微机电***芯片晶圆级封装的实施例。在本实施例中,盖板1与基板2相互键合。盖板1通常由单晶硅制成。而基板2则可以根据最终芯片结构以及制造工序来选择使用单晶硅晶圆片、SOI硅晶圆片等。其中,盖板1的一面上形成有凹陷部13,在盖板1与基板2键合后,凹陷部13与基板2之间形成一个空腔。而在空腔内的基板2上设置有多个微机电元件5。所述空腔优选为真空密封空腔,进而减少异物以及温度对微机电元件5的影响。所述基板1上还设置有金属极板6,所述金属极板6与微机电元件5相电连接,进而传输检测信号。在盖板1上分割出了多个独立的弹性电引脚3。每个弹性电引脚3之间相互独立并相互电绝缘。每个弹性电引脚3分别与基板2上的金属极板6相电连接,进而通过欧姆接触和电连接区14与微机电元件5相电连接。为此,在将盖板1和基板2进行键合时,需要采用导电的键合材料。优选地,盖板1的键合面上设置有锗7,在基板2的键合面上设置有铝金属极板6。将盖板1和基板2键合时,铝6和锗7在高温下会形成铝-锗合金9,并同时达到了将盖板1和基板2进行连接和导电的功能。采用铝-锗合金的键合方式主要优点在于:加温后,铝6和锗7成为熔融状态,能够克服键合面之间的不平整,达到气密的键合效果。同时,铝-锗合金9的电阻率低,还能与单晶硅形成欧姆接触,可以为微机电***芯片提供电通路。因此,当盖板1与基板2通过铝-锗键合组合在一起后,盖板1便可以和基板2上淀积有铝6的区域形成电连接。此外,盖板1通过划片会形成多个相互独立的弹性电引脚3,这些弹性电引脚3的顶部设置有铝6,还可以设置有焊球10。因此,微机电***芯片检测出的电信号可以通过弹性电引脚3直接传输至盖板顶面,并通过倒装球焊与电路板11相电连接,无需再进行引线,有效降低寄生耦合并且大幅减少了封装体积。图3示出了盖板1的版图设计,图中空白部分将通过刻蚀工艺形成凹陷部13,而未经刻蚀的键合部分则淀积锗7。对应地,图4示出了基板2的版图设计,图中淀积有金属铝6的部分在进行芯片键合工艺时与盖板1上淀积有锗7的部分键合形成铝-锗合金9并使盖板1与基板2结合为一体。
此外,在倒装球焊封装中,微机电***芯片通过倒装焊技术焊接在电路板11上,电路板11一般由塑料或陶瓷制成。由于塑料或陶瓷跟微机电***芯片的硅材料的杨氏模量和热膨胀系数的不匹配,由外力或温度变化所产生的封装应力会直接转递到微机电***芯片,进而影响微机电元件的准确性。有别于此,本发明的弹性电引脚3由硅制成,受力时会产生弹性形变,从而释放封装应力。此外,优选地,弹性电引脚3与基板1的连接端横截面的面积要不大于弹性电引脚4与电路板11的连接端横截面的面积。如图11所示,由外力或温度变化所产生的封装应力15会施加在弹性电引脚3上使其产生形变,随着弹性电引脚3的受力形变,分布在弹性电引脚3上的封装应力会沿垂直方向逐渐减小,直至基板2表面时大部分封装应力已被释放,从而避免了微机电***芯片上对应力敏感的区域受封装应力的影响,提升了芯片的测量精准度。图12为采用本发明的晶圆级封装微机电***芯片受封装应力影响的仿真结果,显示了当本微机电***芯片的弹性电引脚3受到250兆帕封装应力时,基板2中心位置所受封装应力的大小。其中横坐标为弹性电引脚3横截面的边长,即弹性电引脚3的粗细;纵坐标为基板2中心封装应力大小。可以看出当弹性电引脚3横截面的边长小于100微米时,弹性电引脚3的形变已经足以释放封装应力,令基板2中心的应力敏感区域的封装应力约等于零。本仿真结果说明弹性电引脚3能有效消除封装应力对基板2的应力敏感区域的影响,也提升了芯片整体的检测精度。
接下来,参照图7至图10对晶圆级封装的制造工艺进行进一步的描述。其制造步骤包括:
第一步,将预先加工有微机电元件的的基板硅晶圆片2和预先加工的盖板硅晶圆片1通过对准标记12进行对准。
第二步,将基板硅晶圆片2与盖板硅晶圆片1键合,形成密封的空腔4。其中的键合技术可以为以下的一种或多种:铝-锗键合、金属键合、焊料键合、玻璃粉键合、硅-硅直接熔融键合、或其他热压键合方法进行硅晶圆片键合。
第三步,在所述已键合的盖板硅晶圆片1的顶部形成焊球10。
第四步,通过划片,对盖板硅晶圆片1进行分割,形成多个独立的弹性电引脚结构。
第五步,通过划片,将所述已键合的硅晶圆片整体进行分割,其中包括盖板和基板;从而形成密封的、晶圆级封装的、并且具有弹性电引脚3的微机电***芯片。
对图7至图10中的晶圆级封装方法中还包括了对于盖板硅晶圆片1的预加工,参照图5和图6,其加工步骤包括:
第一步,对盖板硅晶圆片1的顶面进行光刻,之后再利用深度反应离子刻蚀或其他干法或湿法刻蚀,在盖板硅晶圆片1的顶面上形成对准标记12。
第二步,对盖板硅晶圆片1的底面进行光刻,之后再利用深度反应离子刻蚀或其他干法或湿法刻蚀,在盖板硅晶圆片1的底面上形成凹陷部13。
第三步,在盖板硅晶圆片1的顶面上淀积金属,优选为铝6。
第四步,在盖板硅晶圆片1的底面上淀积键合材料,所述键合材料优选为锗7。
其中,所述刻蚀的方法为以下方法中的一种或多种方法:干法刻蚀或湿法刻蚀,所述干法刻蚀包括:硅的深度反应离子、反应离子、以及气态的二氟化氙刻蚀和氧化硅的反应离子、等离子、以及气态的氟化氢刻蚀。
所述用于湿法刻蚀硅层的刻蚀剂为以下刻蚀剂中的一种或多种的组合:氢氧化钾、四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液。
所述用于湿法刻蚀氧化硅层的刻蚀剂为氢氟酸或缓冲氢氟酸。
本发明的封装盖板与大部分微机电***芯片一样基本由单晶硅组成,因此不会引入由杨氏模量或热膨胀系数不匹配所产生的封装应力。盖板的凹陷部与基板键合后形成密封空腔,可对微机电***芯片上的微机电元件提供有效保护。完成晶圆级封装后,在单个芯片分割过程中可同时在芯片上形成多个独立的弹性电引脚3,每个弹性电引脚3由较细的导电硅柱和面积较大的顶盖组成,呈蘑菇状结构。弹性电引脚3利用了硅的导电特性,能够直接将微机电***芯片的电信号传输到设置在弹性电引脚3顶盖的焊球10,使得先进的芯片封装技术例如倒装球焊成为可能,以致本发明的晶圆级封装微机电***的体积远小于常规管壳封装的微机电***。与此同时,在封装过程中,弹性电引脚3又可以通过形变来释放绝大部分的封装应力,减少了封装应力对微机电***芯片上对应力敏感的微机电元件的影响,使得芯片的精准度得以进一步提高。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案,而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细地说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。
Claims (10)
1.一种微机电***芯片晶圆级封装结构,包括相互键合的基板和盖板;其特征在于:所述盖板由单晶硅制成;所述盖板的一面上形成有凹陷部,所述凹陷部与所述基板相键合后形成密封的空腔;所述空腔内的基板上设置有微机电元件;所述盖板通过划片分割出多个相互独立的弹性电引脚,每个所述弹性电引脚分别与所述基板上的所述微机电元件通过欧姆接触相电连接;所述弹性电引脚由较细的导电硅柱和面积较大的顶盖组成,所述弹性电引脚与所述微机电元件相连接的一端的横截面积小于另一端的横截面积。
2.如权利要求1所述的封装结构,其特征在于:所述弹性电引脚的一端设置有金属焊球。
3.如权利要求1所述的封装结构,其特征在于,所述空腔为真空密封的空腔。
4.如权利要求1所述的封装结构,其特征在于,所述欧姆接触包括:铝-锗欧姆接触、铝锗合金-硅欧姆接触、金-金欧姆接触、硅-硅熔融键合接触、焊料接触。
5.一种微机电***芯片晶圆级封装工艺,其特征在于:所述封装工艺用于封装权利要求1-4任一权利要求所述的微机电***芯片晶圆级封装结构,所述封装工艺包括以下步骤:
第一步,将预先加工有微机电元件的基板硅晶圆片与预先加工的盖板硅晶圆片进行对准;
第二步,将所述已对准的盖板硅晶圆片以及基板硅晶圆片进行键合;
第三步,在所述已键合的盖板硅晶圆片的顶面形成焊球;
第四步,通过划片,将所述盖板硅晶圆片分割,形成弹性电引脚结构;
第五步,通过划片,将所述已键合的硅晶圆片分割,形成密封的、晶圆级封装的、并且具有弹性电引脚结构的微机电***芯片。
6.如权利要求5所述的微机电***芯片晶圆级封装工艺,其特征在于:对所述盖板硅晶圆片的加工还包括以下步骤:
第一步,通过光刻和刻蚀,在所述盖板硅晶圆片的顶面形成对准标记;
第二步,通过光刻和刻蚀,在所述盖板硅晶圆片的底面形成凹陷部;
第三步,在所述盖板硅晶圆片的顶面淀积金属;
第四步,在所述盖板硅晶圆片的底面淀积金属或锗。
7.如权利要求5所述的微机电***芯片晶圆级封装工艺,其特征在于:所述盖板硅晶圆片与所述基板硅晶圆片之间通过以下键合方法中的一种或多种:铝-锗键合、金属键合、共晶键合、焊料键合、玻璃粉键合、硅-硅直接熔融键合、或热压键合方法进行硅晶圆片键合。
8.如权利要求6中所述的制造工艺,其特征在于:所述刻蚀的方法为以下方法中的一种或多种方法:干法刻蚀或湿法刻蚀,所述干法刻蚀包括:硅的深度反应离子、反应离子、以及气态的二氟化氙刻蚀和氧化硅的反应离子、等离子、以及气态的氟化氢刻蚀。
9.如权利要求6中所述的制造工艺,其特征在于:所述用于湿法刻蚀硅层的刻蚀剂为以下刻蚀剂中的一种或多种的组合:氢氧化钾、四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液。
10.权利要求6中所述的制造工艺,其特征在于:所述用于湿法刻蚀氧化硅层的刻蚀剂为以下刻蚀剂中的一种或多种的组合:氢氟酸以及缓冲氢氟酸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110613510.6A CN113443602B (zh) | 2021-06-02 | 2021-06-02 | 微机电***芯片晶圆级封装结构及其制造工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110613510.6A CN113443602B (zh) | 2021-06-02 | 2021-06-02 | 微机电***芯片晶圆级封装结构及其制造工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113443602A CN113443602A (zh) | 2021-09-28 |
CN113443602B true CN113443602B (zh) | 2023-12-08 |
Family
ID=77810703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110613510.6A Active CN113443602B (zh) | 2021-06-02 | 2021-06-02 | 微机电***芯片晶圆级封装结构及其制造工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113443602B (zh) |
Citations (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239497B1 (en) * | 1997-07-23 | 2001-05-29 | Nec Corporation | Substrate for packing semiconductor device and method for packing a semiconductor device in the substrate |
WO2001057920A1 (en) * | 2000-02-01 | 2001-08-09 | Analog Devices, Inc. | Process for wafer level treatment to reduce stiction and passivate micromachined surfaces and compounds used therefor |
WO2006097779A1 (en) * | 2005-03-16 | 2006-09-21 | Infineon Technologies Ag | Substrate, electronic component, electronic configuration and methods of producing the same |
WO2010028884A2 (de) * | 2008-09-15 | 2010-03-18 | Robert Bosch Gmbh | Verkapselung, mems sowie verfahren zum verkapseln |
CN103523745A (zh) * | 2013-10-21 | 2014-01-22 | 安徽北方芯动联科微***技术有限公司 | 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片 |
CN104009014A (zh) * | 2014-04-26 | 2014-08-27 | 华进半导体封装先导技术研发中心有限公司 | 集成无源器件晶圆级封装三维堆叠结构及制作方法 |
FR3008690A1 (fr) * | 2013-07-22 | 2015-01-23 | Commissariat Energie Atomique | Dispositif comportant un canal fluidique muni d'au moins un systeme micro ou nanoelectronique et procede de realisation d'un tel dispositif |
CN104392958A (zh) * | 2014-11-23 | 2015-03-04 | 北京工业大学 | 晶圆级含硅通孔的半导体封装方法 |
CN104795338A (zh) * | 2015-04-13 | 2015-07-22 | 华进半导体封装先导技术研发中心有限公司 | 背照式影像芯片的晶圆级低成本封装工艺和结构 |
CN105277741A (zh) * | 2014-07-16 | 2016-01-27 | 中国科学院地质与地球物理研究所 | 一种mems横向加速度敏感芯片及其制造工艺 |
CN105668501A (zh) * | 2016-01-28 | 2016-06-15 | 安徽北方芯动联科微***技术有限公司 | 具有多功能盖板的芯片级封装的mems芯片及其制造方法 |
CN205335241U (zh) * | 2016-01-11 | 2016-06-22 | 华天科技(昆山)电子有限公司 | 低成本晶圆级芯片尺寸硅通孔互连结构 |
CN106124117A (zh) * | 2016-06-14 | 2016-11-16 | 中国科学院地质与地球物理研究所 | 一种双空腔压力计芯片及其制造工艺 |
CN107785278A (zh) * | 2016-08-26 | 2018-03-09 | 上海微联传感科技有限公司 | 一种晶圆级真空封装的mems晶振及制备方法 |
CN108267262A (zh) * | 2016-12-30 | 2018-07-10 | 中国空气动力研究与发展中心超高速空气动力研究所 | 一种温度自补偿半导体压阻应变计 |
CN207973508U (zh) * | 2017-12-29 | 2018-10-16 | 中芯长电半导体(江阴)有限公司 | 一种mems晶圆级封装结构 |
CN109216301A (zh) * | 2018-09-17 | 2019-01-15 | 中芯集成电路(宁波)有限公司 | 相变散热芯片结构及其制备方法 |
CN109286385A (zh) * | 2018-09-13 | 2019-01-29 | 中国电子科技集团公司第二十六研究所 | 一种声表面波器件晶圆级封装结构及其封装方法 |
CN110729979A (zh) * | 2019-09-30 | 2020-01-24 | 中国电子科技集团公司第二十六研究所 | 一种薄膜体声波滤波器晶圆级封装方法及其结构 |
CN211004545U (zh) * | 2019-11-18 | 2020-07-14 | 安徽北方芯动联科微***技术有限公司 | 一种具有tsv结构的mems芯片 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7351609B2 (en) * | 2006-03-22 | 2008-04-01 | National Taiwan University | Method for wafer level package of sensor chip |
US20160229684A1 (en) * | 2013-09-24 | 2016-08-11 | Motion Engine Inc. | Mems device including support structure and method of manufacturing |
-
2021
- 2021-06-02 CN CN202110613510.6A patent/CN113443602B/zh active Active
Patent Citations (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239497B1 (en) * | 1997-07-23 | 2001-05-29 | Nec Corporation | Substrate for packing semiconductor device and method for packing a semiconductor device in the substrate |
WO2001057920A1 (en) * | 2000-02-01 | 2001-08-09 | Analog Devices, Inc. | Process for wafer level treatment to reduce stiction and passivate micromachined surfaces and compounds used therefor |
WO2006097779A1 (en) * | 2005-03-16 | 2006-09-21 | Infineon Technologies Ag | Substrate, electronic component, electronic configuration and methods of producing the same |
WO2010028884A2 (de) * | 2008-09-15 | 2010-03-18 | Robert Bosch Gmbh | Verkapselung, mems sowie verfahren zum verkapseln |
FR3008690A1 (fr) * | 2013-07-22 | 2015-01-23 | Commissariat Energie Atomique | Dispositif comportant un canal fluidique muni d'au moins un systeme micro ou nanoelectronique et procede de realisation d'un tel dispositif |
CN103523745A (zh) * | 2013-10-21 | 2014-01-22 | 安徽北方芯动联科微***技术有限公司 | 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片 |
CN104009014A (zh) * | 2014-04-26 | 2014-08-27 | 华进半导体封装先导技术研发中心有限公司 | 集成无源器件晶圆级封装三维堆叠结构及制作方法 |
CN105277741A (zh) * | 2014-07-16 | 2016-01-27 | 中国科学院地质与地球物理研究所 | 一种mems横向加速度敏感芯片及其制造工艺 |
CN104392958A (zh) * | 2014-11-23 | 2015-03-04 | 北京工业大学 | 晶圆级含硅通孔的半导体封装方法 |
CN104795338A (zh) * | 2015-04-13 | 2015-07-22 | 华进半导体封装先导技术研发中心有限公司 | 背照式影像芯片的晶圆级低成本封装工艺和结构 |
CN205335241U (zh) * | 2016-01-11 | 2016-06-22 | 华天科技(昆山)电子有限公司 | 低成本晶圆级芯片尺寸硅通孔互连结构 |
CN105668501A (zh) * | 2016-01-28 | 2016-06-15 | 安徽北方芯动联科微***技术有限公司 | 具有多功能盖板的芯片级封装的mems芯片及其制造方法 |
CN106124117A (zh) * | 2016-06-14 | 2016-11-16 | 中国科学院地质与地球物理研究所 | 一种双空腔压力计芯片及其制造工艺 |
CN107785278A (zh) * | 2016-08-26 | 2018-03-09 | 上海微联传感科技有限公司 | 一种晶圆级真空封装的mems晶振及制备方法 |
CN108267262A (zh) * | 2016-12-30 | 2018-07-10 | 中国空气动力研究与发展中心超高速空气动力研究所 | 一种温度自补偿半导体压阻应变计 |
CN207973508U (zh) * | 2017-12-29 | 2018-10-16 | 中芯长电半导体(江阴)有限公司 | 一种mems晶圆级封装结构 |
CN109286385A (zh) * | 2018-09-13 | 2019-01-29 | 中国电子科技集团公司第二十六研究所 | 一种声表面波器件晶圆级封装结构及其封装方法 |
CN109216301A (zh) * | 2018-09-17 | 2019-01-15 | 中芯集成电路(宁波)有限公司 | 相变散热芯片结构及其制备方法 |
CN110729979A (zh) * | 2019-09-30 | 2020-01-24 | 中国电子科技集团公司第二十六研究所 | 一种薄膜体声波滤波器晶圆级封装方法及其结构 |
CN211004545U (zh) * | 2019-11-18 | 2020-07-14 | 安徽北方芯动联科微***技术有限公司 | 一种具有tsv结构的mems芯片 |
Non-Patent Citations (2)
Title |
---|
BGA封装技术;杨兵,刘颖;电子与封装(第04期);全文 * |
杨兵,刘颖.BGA封装技术.电子与封装.2003,(第04期),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN113443602A (zh) | 2021-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4548793B2 (ja) | 半導体センサー装置およびその製造方法 | |
US9046546B2 (en) | Sensor device and related fabrication methods | |
US8215176B2 (en) | Pressure sensor for harsh media sensing and flexible packaging | |
US8089144B2 (en) | Semiconductor device and method for manufacturing the same | |
US8084332B2 (en) | Method of fabrication of AI/GE bonding in a wafer packaging environment and a product produced therefrom | |
TWI409885B (zh) | 具微機電元件之封裝結構及其製法 | |
EP2481703B1 (en) | Sensor protection | |
TWI571428B (zh) | 積體電路與感測裝置之積體電路的形成方法 | |
EP2684837B1 (en) | Wafer level sensor package and method of forming same | |
EP1167281A2 (en) | Chip scale surface-mountable packaging method for electronic and MEMS devices | |
TWI417973B (zh) | 具微機電元件之封裝結構之製法 | |
JP2011106955A (ja) | 加速度センサ、及び加速度センサの製造方法 | |
US20110221455A1 (en) | Micromechanical component and method for its production | |
JP2008132587A (ja) | ウェハレベル真空パッケージデバイスの製造方法 | |
US20110018113A1 (en) | Method for packaging micromachined devices | |
JP2009241164A (ja) | 半導体センサー装置およびその製造方法 | |
US9073750B2 (en) | Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby | |
CN108751119B (zh) | 一种具有应力缓冲结构的mems芯片及其制造方法 | |
US11161734B2 (en) | MEMS assembly and manufacturing method thereof | |
US8866241B2 (en) | Pressure sensing device having contacts opposite a membrane | |
US20160152466A1 (en) | Micromechanical sensor device and corresponding manufacturing method | |
CN113443602B (zh) | 微机电***芯片晶圆级封装结构及其制造工艺 | |
CN210084937U (zh) | 背孔引线式压力传感器 | |
CN113465794B (zh) | 一种双空腔压力计芯片及其制造工艺 | |
Chanchani et al. | A new wafer-level packaging technology for MEMS with hermetic micro-environment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |