CN113438474A - 一种摄像头模组测试装置及其控制方法 - Google Patents

Abstract

本发明提出了一种摄像头模组测试装置及其控制方法。装置包括电源模块、处理模块，处理模块设置有FPGA和微处理器，FPGA上设置有接口单元、前期测试单元和传输单元，微处理器上设置有分析测试单元，且外接有内存器件；接口单元接收图像数据；前期测试单元对图像数据进行前期测试；传输单元将数据传输至内存器件进行缓存；分析测试单元对内存器件中缓存的图像数据进行分析测试。本发明解决了现有的摄像头模组测试设备体积大、成本高、不易便携操作的弊端，采用FPGA和微处理器共同对图像进行测试分析，缩短了测试时间，提升了测试效率，无需计算机即可实现摄像头模组测试，装置具备体积小、运行成本低且操作简单的特点。

Description

一种摄像头模组测试装置及其控制方法

技术领域

本发明涉及摄像头模组测试领域，特别涉及一种摄像头模组测试装置及其控制方法。

背景技术

在智能手机时代，拍照功能成了智能手机最主要的功能之一，各大手机厂商都十分注重拍照功能。而手机摄像头模组测试与拍照功能、图片质量、消费者使用感以及手机整体的性能息息相关。由于智能手机市场巨大，与之相应的摄像头模组的测试需求也非常大。

摄像头模组的测试是机器非常重要的检测环节。摄像头模组生产厂商通常需要采购大量的测试设备来满足其测试需求。传统的摄像头模组测试设备体积大、成本高昂，需要借助计算机对摄像头模组拍摄的图像数据进行分析测试。

普通的维修商家因其无法承受高昂的测设成本，通常不具备摄像头模组测试的能力，这对智能手机的普及应用带来了阻碍。一旦手机的摄像头受损，用户缺乏专业的测试设备，很难进行摄像头模组的测试，只能寻求专业的维修部门进行测试。此外，采用计算机进行测试，测试时间长，对摄像头模组生产厂商来说，测试时间基本上等同于产能，缩短产品的测试时间相当于提高了产能，测试时间带来的成本严重制约了摄像头模组生产厂商的发展。

因此，急需一种成本低、体积小、便捷操作且测试时间短的摄像头模组测试方案来解决上述问题。

发明内容

有鉴于此，本发明提出了一种摄像头模组测试装置及其控制方法，具体方案如下：

一种摄像头模组测试装置，包括电源模块和处理模块，所述处理模块与所述电源模块电连接；

所述处理模块设置有FPGA和微处理器，所述FPGA上设置有接口单元、前期测试单元和传输单元，所述微处理器上设置有分析测试单元；

所述接口单元连接摄像头模组，用于接收来自所述摄像头模组的图像数据；

所述前期测试单元用于对所述图像数据进行前期测试，得到第一测试数据，并将所述图像数据和所述第一测试数据传递至所述传输单元；

所述微处理器外接有内存器件，所述传输单元用于将所述图像数据和所述第一测试数据传输至所述内存器件进行缓存；

所述分析测试单元用于对所述内存器件中缓存的图像数据进行分析测试，得到第二测试数据，将所述第一测试数据和所述第二测试数据作为输出数据。

在一个具体实施例中，所述处理模块上还设置有IIC控制单元，所述IIC控制单元与所述摄像头模组通过IIC建立通信连接；

所述IIC控制单元用于对所述摄像头模组进行初始化配置。

在一个具体实施例中，还包括存储模块；

所述存储模块连接所述分析测试单元，用于接收并存储所述输出数据。

在一个具体实施例中，所述传输单元配置有VDMA；

和/或所述内存器件包括DDR4内存条；

和/或所述处理模块设置有ZYNQ芯片，所述FPGA和所述微处理器集成在所述ZYNQ芯片上。

在一个具体实施例中，所述接口单元包括MIPI CSI-2接口；

所述接口单元的最大数据链路数量支持4Lane，最大线速率支持2.5Gbps/Lane。

在一个具体实施例中，所述前期测试包括分辨率测试；

所述分辨率测试具体为获取图像的行长度和列长度：

图像的每个行尾设置有行尾标识，每个图像的最后一帧设置有帧尾标识；

每收到一个像素，预设行长度计数器的数值加一，直至收到所述行尾标识；

输出所述行长度计数器的数值，获取图像行长度；

每收到一个所述行尾标识，预设列长度计数器的数值加一，直至收到所述帧尾标识；

输出所述列长度计数器的数值，获取图像列长度。

在一个具体实施例中，所述前期测试包括帧率测试；

所述帧率测试包括：

在一秒钟内，每收到一个所述帧尾标识，预设帧率计数器的数值加一；

输出所述帧率计数器的数值，获取图像帧率。

一种摄像头模组测试装置的控制方法，应用于权利要求1所述的一种摄像头模组测试装置，所述装置包括处理模块和电源模块，所述电源模块为所述处理模块提供电能；

所述处理模块设置有FPGA和微处理器，所述FPGA上设置有接口单元、前期测试单元和传输单元，所述微处理器外接有内存器件，且所述微处理器上设置有分析测试单元；

所述控制方法包括如下：

通过所述接口单元接收来自所述摄像头模组的图像数据；

通过所述前期测试单元对所述图像数据进行前期测试，得到第一测试数据，并将所述图像数据和所述第一测试数据传递至所述传输单元；

所述传输单元将所述图像数据和所述第一测试数据传输至所述内存器件进行缓存；

所述分析测试单元对所述内存器件中缓存的图像数据进行分析测试，得到第二测试数据，将所述第一测试数据和所述第二测试数据作为输出数据。

在一个具体实施例中，所述处理模块上还设置有IIC控制单元，所述IIC控制单元与所述摄像头模组通过IIC建立通信连接；

在接收来自摄像头模组的图像数据之前，还包括：

通过所述IIC控制单元对所述摄像头模组进行初始化配置。

在一个具体实施例中，还包括存储模块，所述存储模块连接所述分析测试单元；

在获取所述输出数据之后，还包括：

通过所述存储模块接收并存储所述输出数据。

有益效果：本发明提出了一种摄像头模组测试装置及其控制方法。装置采用FPGA和微处理器共同对图像进行测试分析，基于FPGA的并行处理优势，在图像接收的同时对一些参数进行分析测试，缩短了测试时间，提升了测试效率。将FPGA和微处理器集成到电路板上，无需计算机即可实现摄像头模组测试，体积小、运行成本低且操作简单，解决了现有技术中摄像头模组测试设备体积大、成本高、不易便携操作的弊端。

附图说明

图1为本发明实施例摄像头模组测试装置的***框图；

图2为本发明实施例摄像头模组测试装置的控制方法流程图；

图3为本发明实施例具体摄像头模组测试装置的控制方法流程图；

图4为本发明实施例获取图像行长度流程图；

图5为本发明实施例获取图像列长度流程图；

图6为本发明实施例获取图像帧率流程图。

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

附图标记：1-摄像头模组；2-处理模块；3-电源模块；4-接口单元；5-前期测试单元；6-传输单元；7-内存器件；8-分析测试单元；9-IIC控制单元；10-存储模块；21-FPGA；22-微处理器。

具体实施方式

在下文中，将更全面地描述本公开的各种实施例。本公开可具有各种实施例，并且可在其中做出调整和改变。然而，应理解：不存在将本公开的各种实施例限于在此公开的特定实施例的意图，而是应将本公开理解为涵盖落入本公开的各种实施例的精神和范围内的所有调整、等同物和/或可选方案。

本实施例基于现有技术中，针对摄像头模组测试设备普遍存在造价高昂、体积大的问题，提出了一种摄像头模组测试装置及其控制方法，无需计算机即可对图像数据进行分析测试，且测试成本低、小巧便携、操作简单，用户可随时对摄像头模组的图像数据进行分析测试。采用FPGA和微处理器相结合，FPGA进行前期测试，微处理器进行后期测试，极大缩短了测试时间，提高了测试效率。

在本公开的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本公开的各种实施例。如在此所使用，单数形式意在也包括复数形式，除非上下文清楚地另有指示。除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本公开的各种实施例中被清楚地限定。

实施例1

本发明实施例1公开了一种摄像头模组测试装置，***框图说明书附图1所示，具体方案如下：

一种摄像头模组测试装置，包括电源模块3和处理模块2，处理模块2与电源模块3电连接。处理模块2为主要的图像测试装置，连接外部的摄像头模组1。电源模块3为处理模块2提供电能，能够实现测试装置随时随地进行测试，降低了测试装置的应用场景局限性。

其中，处理模块2设置有FPGA(可编程逻辑门阵列)21和微处理器22。FPGA21上设置有接口单元4、前期测试单元5和传输单元6，微处理器22上设置有分析测试单元8，接口单元4连接外部的摄像头模组1。此外，处理模块2上还设置有用于对摄像头模组1进行配置的IIC控制单元9。分析测试单元8可外接其它用于展示或获取输出数据的装置。完整的原理框图如说明书附图1所示，测试流程如说明书附图2所示。

在本实施例中，图像数据的前期处理主要是通过FPGA21上的逻辑功能模块进行参数分析，如分辨率和帧率等，后期处理的图像测试分析主要是通过微处理器22上的程序进行测试分析。通过前期处理和后期处理相结合，实现摄像头模组1的完整测试，极大的缩短了测试时间。

IIC控制单元9与摄像头模组1通过IIC建立通信连接，IIC控制单元9对摄像头模组1进行初始化配置。在传输数据之前，先通过IIC控制单元9对摄像头模组1进行初始化配置，初始化完成之后再通过接口模块接收来自摄像头模组1的图像数据。

在本实施例中，处理模块2选用ZYNQ芯片。ZYNQ芯片体积小，成本远远低于传统大型测试设备。ZYNQ芯片上集成有FPGA21(可编程逻辑门阵列)和ARM(一种微处理器)，符合本实施例关于处理模块2的相关需求。在本实施例中，将FPGA21部分记为PL端，ARM部分记为PS端。将图像分析测试工作放在ZYNQ芯片中进行，无需计算机，既降低了成本，又减小了体积。优选地，ZYNQ芯片型号选用Xilinx XCZU3EG-SFVC784。

接口单元4用于连接外部的摄像头模组1，负责接收来自摄像头模组1的图像数据。在本实施例中，接口单元4包括但不限于任何一种已知的可用于传输图像数据的接口形式。优选地，接口单元4选用MIPI CSI-2接口。MIPI CSI-2是一种简单高速协议，主要用于照相机和主机设备之间的点对点图像和视频传输，遵守该协议的接口便称为MIPI CSI-2接口。MIPI目的是把手机内部的接口如摄像头、显示屏接口、射频/基带接口等标准化，从而减少手机设计的复杂程度和增加设计灵活性。手机厂商可以根据需要从市面上灵活选择不同的芯片和模组，更改设计和功能快捷方便。CSI接口具有接口少、抗EMI强、速度快、功耗低等优点。CSI-2是MIPICSI第二版，CSI-2由应用层、协议层、物理层组成，最大支持4通道数据传输，单线传输速度高达1Gb/s，最大线速率支持2.5Gbps/Lane。本实施例选用MIPI CSI-2接口，可适配市面上绝大多数的摄像头测试模组。

前期测试单元5设置在PL端上，连接传输单元6和接口单元4，用于对图像数据进行前期测试，得到第一测试数据。接口单元4负责接收来自摄像头模组1的图像数据，图像数据主要为图像。接收到图像数据后，需要对图像数据进行前期测试，包括对图像数据进行参数分析，如对图像的分辨率和帧率进行分析。前期测试单元5只是对来自摄像头模组1图像数据的初步处理。在本实施例中，核心的图像分析测试主要通过ARM中的分析测试单元8。

其中，分辨率和帧率是众多需要测试的参数中的其中两项。特别地，本实施例将分辨率测试和帧率测试设置在PL端进行，采用FPGA21进行测试。得益于FPGA21的并行处理优势，可以在图像接收的同时对一些参数进行分析测试，如分辨率、帧率等。分辨率测试和帧率测试与其它参数不同，本来是需要传到ARM处理器去分析测试的，而在FPGA21中测试比在ARM处理器中更快，能够大大缩短测试时间。通过分辨率测试和帧率测试，得到第一测试数据。第一测试数据与图像数据一同通过传输单元6缓存到内存器件7中，然后再由ARM处理器从内存器件7取出第一测试数据与图像数据，并进行分析处理，通过ARM处理器进行其它参数的测试。最终测试结果由ARM处理器分析处理完毕后写入存储模块10中。

其中，测试图像分辨率的过程包括获取图像的行长度和列长度。图像的每个行尾设置有行尾标识，图像的最后一帧设置有帧尾标识；测试分辨率的过程具体包括：

每收到一个像素，预设行长度计数器的数值加一，直至收到行尾标识；输出行长度计数器的数值，获取图像行长度。具体的流程框图如说明书附图4所示。

每收到一个行尾标识，预设列长度计数器的数值加一，直至收到帧尾标识；输出列长度计数器的数值，获取图像列长度。具体的流程框图如说明书附图5所示。

测试帧率的过程具体包括：

在一秒钟内，每收到一个帧尾标识，预设帧率计数器的数值加一；输出帧率计数器的数值，获取图像帧率。具体的流程框图如说明书附图6所示。

微处理器22外接有内存器件7，传输单元6将图像数据传输至内存器件7进行缓存。传输单元6设置在PL端，用于将图像数据存储在内存器件7。传输单元6配置有VDMA。VDMA是一种将视频数据直接搬移到内存，或是将内存数据输出为视频数据的功能模块。VDMA(Video DMA)是一个专门的在ZYNQ内部(FPGA21、微处理器22之间)搬运视频、图像等“大数据”的软核IP，封装了AXI的三种协议。VDMA内部包括了控制寄存器、状态寄存器、数据搬运和行缓冲等模块，以及顶层的AXI4-Lite、AXI-Stream和AXI4等通信协议。微处理器22可以通过顶层的AXI-Lite协议完成VDMA内部的控制寄存器、状态寄存器的配置和访问，通过配置寄存器可以指定，数据搬运模块具体如何工作，数据搬运的过程需要经过行缓冲模块进行缓存。

ARM处理器中配置有操作***，包括但不限于任何一种已知的操作***。内存器件7用于运行操作***和缓存图像数据。在本实施例中，操作***可选用Linux操作***，利用ARM处理器运行测试程序，对图像数据进行测试，无需计算机等大型电子设备，即可实现对数据的智能化分析处理。优选地，内存器件7选用DDR4内存条，通过VDMA将图像数据搬运到DDR4内存条进行缓存。分析测试单元8读取内存器件7中缓存的图像数据并进行分析测试，得到输出数据。DDR4内存条主要用于数据缓存，防止因为短时间内发送速率和接收速率不一致而导致数据丢失。

此外，处理模块2还外接有其它装置，如可视化装置、存储模块10等。以存储模块10为例，存储模块10连接分析测试单元8，用于存储输出数据，输出数据包括FPGA处理得到的第一测试数据和ARM处理得到第二测试数据。用户可将存储模块10接入分析测试单元8，获得输出数据后，方便随时查看输出数据。存储模块10可选用Micro-SD卡，Micro-SD卡是一种小型的、拔插方便的大容量存储卡。以可视化装置为例，可视化装置能够对输出数据进行展示，用户可直观的获取到输出数据。

本实施例提供了一种摄像头模组测试装置，无需计算机即可对图像数据进行分析测试，且测试成本低、小巧便携、操作简单，用户可随时对摄像头模组的图像数据进行分析测试。采用FPGA和微处理器结合的方式，FPGA进行前期测试，微处理器进行后期测试，极大缩短了测试时间，提高了测试效率。

实施例2

本发明实施例2公开了一种摄像头模组测试装置的控制方法，具体流程图如说明书附图2所示，具体方案如下：

一种摄像头模组测试装置的控制方法，应用于实施例1的一种摄像头模组测试装置，包括电源模块和处理模块，处理模块与电源模块电连接。处理模块为主要的图像测试装置，连接外部的摄像头模组1。电源模块为处理模块提供电能。

其中，处理模块设置有FPGA(可编程逻辑门阵列)和微处理器。FPGA上设置有接口单元、前期测试单元和传输单元，微处理器上设置有分析测试单元，接口单元连接外部的摄像头模组。此外，处理模块上还设置有IIC控制单元，分析测试单元还可外接其它用于展示或获取输出数据的装置。

方法包括如下步骤：

101、通过IIC控制单元对摄像头模组进行初始化配置。

102、通过接口单元接收来自摄像头模组的图像数据；

103、通过前期测试单元对图像数据进行前期测试，得到第一测试数据，并将图像数据和第一测试数据传递至传输单元；

104、通过传输单元将图像数据和第一测试数据传输至内存器件进行缓存；

105、通过分析测试单元对内存器件中缓存的图像数据进行分析测试，得到第二测试数据，将第一测试数据和第二测试数据作为输出数据。

106、通过存储模块连接分析测试单元，接收并存储输出数据。

示例性地，接口单元选用MIPI CSI-2接口。处理模块选用ZYNQ芯片，芯片上集成有FPGA(可编程逻辑门阵列)和ARM(一种微处理器)。传输单元通过VDMA进行数据传输，内存器件选用DDR4内存条，存储模块选用Micro-SD卡。

具体的测试方法流程如说明书附图3所示。具体地，通过IIC接口对摄像头模组进行初始化配置。初始化完成后，MIPI CSI-2接口接收来自摄像头模组的图像数据。使用PL端的逻辑资源搭建一个前期测试单元进行前期测试，测试图像数据的分辨率、帧率等参数。通过VDMA将图像数据上传至PS端的DDR4进行缓存。PS端的图像分析测试模块对图像数据进行进一步分析测试。最终，将得出的测试结果存入Micro-SD卡中。

本实施例提供了一种摄像头模组测试装置的控制方法，在实施例1的基础上，将实施例1的装置方法化，使其更具实际应用性。

本发明提出了一种摄像头模组测试装置及其控制方法。装置采用FPGA和微处理器共同对图像进行测试分析，基于FPGA的并行处理优势，在图像接收的同时对一些参数进行分析测试，缩短了测试时间，提升了测试效率。将FPGA和微处理器集成到电路板上，无需计算机即可实现摄像头模组测试，体积小、运行成本低且操作简单，解决了现有技术中摄像头模组测试设备体积大、成本高、不易便携操作的弊端。

本领域技术人员可以理解附图只是一个优选实施场景的示意图，附图中的模块或流程并不一定是实施本发明所必须的。本领域技术人员可以理解实施场景中的装置中的模块可以按照实施场景描述进行分布于实施场景的装置中，也可以进行相应变化位于不同于本实施场景的一个或多个装置中。上述实施场景的模块可以合并为一个模块，也可以进一步拆分成多个子模块。上述本发明序号仅仅为了描述，不代表实施场景的优劣。以上公开的仅为本发明的几个具体实施场景，但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (10)

1.一种摄像头模组测试装置，其特征在于，包括电源模块、处理模块，所述处理模块与所述电源模块电连接；

所述处理模块设置有FPGA和微处理器，所述FPGA上设置有接口单元、前期测试单元和传输单元，所述微处理器上设置有分析测试单元；

所述接口单元连接摄像头模组，用于接收来自所述摄像头模组的图像数据；

所述前期测试单元用于对所述图像数据进行前期测试，得到第一测试数据，并将所述图像数据和所述第一测试数据传递至所述传输单元；

所述微处理器外接有内存器件，所述传输单元用于将所述图像数据和所述第一测试数据传输至所述内存器件进行缓存；

所述分析测试单元用于对所述内存器件中缓存的图像数据进行分析测试，得到第二测试数据，将所述第一测试数据和所述第二测试数据作为输出数据。

2.根据权利要求1所述的摄像头模组测试装置，其特征在于，所述处理模块上还设置有IIC控制单元，所述IIC控制单元与所述摄像头模组通过IIC建立通信连接；

所述IIC控制单元用于对所述摄像头模组进行初始化配置。

3.根据权利要求1或2所述的摄像头模组测试装置，其特征在于，还包括存储模块；

所述存储模块连接所述分析测试单元，用于接收并存储所述输出数据。

4.根据权利要求1所述的摄像头模组测试装置，其特征在于，所述传输单元配置有VDMA；

和/或所述内存器件包括DDR4内存条；

和/或所述处理模块设置有ZYNQ芯片，所述FPGA和所述微处理器集成在所述ZYNQ芯片上。

5.根据权利要求1所述的摄像头模组测试装置，其特征在于，所述接口单元包括MIPICSI-2接口；

所述接口单元的最大数据链路数量支持4Lane，最大线速率支持2.5Gbps/Lane。

6.根据权利要求1所述的摄像头模组测试装置，其特征在于，所述前期测试包括分辨率测试；

所述分辨率测试具体为获取图像的行长度和列长度：

图像的每个行尾设置有行尾标识，每个图像的最后一帧设置有帧尾标识；

每收到一个像素，预设行长度计数器的数值加一，直至收到所述行尾标识；

输出所述行长度计数器的数值，获取图像行长度；

每收到一个所述行尾标识，预设列长度计数器的数值加一，直至收到所述帧尾标识；

输出所述列长度计数器的数值，获取图像列长度。

7.根据权利要求6所述的摄像头模组测试装置，其特征在于，所述前期测试包括帧率测试；

所述帧率测试包括：

在一秒钟内，每收到一个所述帧尾标识，预设帧率计数器的数值加一；

输出所述帧率计数器的数值，获取图像帧率。

8.一种摄像头模组测试装置的控制方法，应用于权利要求1所述的一种摄像头模组测试装置，其特征在于，所述装置包括处理模块和电源模块，所述电源模块为所述处理模块提供电能；

所述处理模块设置有FPGA和微处理器，所述FPGA上设置有接口单元、前期测试单元和传输单元，所述微处理器外接有内存器件，且所述微处理器上设置有分析测试单元；

方法包括如下：

通过所述接口单元接收来自所述摄像头模组的图像数据；

通过所述前期测试单元对所述图像数据进行前期测试，得到第一测试数据，并将所述图像数据和所述第一测试数据传递至所述传输单元；

所述传输单元将所述图像数据和所述第一测试数据传输至所述内存器件进行缓存；

所述分析测试单元对所述内存器件中缓存的图像数据进行分析测试，得到第二测试数据，将所述第一测试数据和所述第二测试数据作为输出数据。

9.根据权利要求8所述的控制方法，其特征在于，所述处理模块上还设置有IIC控制单元，所述IIC控制单元与所述摄像头模组通过IIC建立通信连接；

在接收来自摄像头模组的图像数据之前，还包括：

通过所述IIC控制单元对所述摄像头模组进行初始化配置。

10.根据权利要求8或9所述的控制方法，其特征在于，还包括存储模块，所述存储模块连接所述分析测试单元；

在获取所述输出数据之后，还包括：

通过所述存储模块接收并存储所述输出数据。

Images