CN113422714B - 一种支持在afdx终端上支持高完整性冗余管理的模块 - Google Patents

一种支持在afdx终端上支持高完整性冗余管理的模块 Download PDF

Info

Publication number
CN113422714B
CN113422714B CN202110696632.6A CN202110696632A CN113422714B CN 113422714 B CN113422714 B CN 113422714B CN 202110696632 A CN202110696632 A CN 202110696632A CN 113422714 B CN113422714 B CN 113422714B
Authority
CN
China
Prior art keywords
integrity
network
redundancy management
frame
data frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110696632.6A
Other languages
English (en)
Other versions
CN113422714A (zh
Inventor
孔韵雯
袁泉
杨爱良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Aeronautical Radio Electronics Research Institute
Original Assignee
China Aeronautical Radio Electronics Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aeronautical Radio Electronics Research Institute filed Critical China Aeronautical Radio Electronics Research Institute
Priority to CN202110696632.6A priority Critical patent/CN113422714B/zh
Publication of CN113422714A publication Critical patent/CN113422714A/zh
Application granted granted Critical
Publication of CN113422714B publication Critical patent/CN113422714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40189—Flexible bus arrangements involving redundancy by using a plurality of bus systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/12—Applying verification of the received information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/4028—Bus for use in transportation systems the transportation system being an aircraft

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种在AFDX终端上支持高完整性冗余管理的模块，包含MAC层完整性校验模块A、MAC层完整性校验模块B、MAC层冗余管理模块、IP/UDP层处理模块A、IP/UDP层处理模块B等，MAC层完整性校验模块A、MAC层完整性校验模块B对接收的高完整性数据帧和普通股完整性数据帧进行不同过程的处理，IP/UDP层处理模块A处理A网未经过MAC层冗余管理模块处理的数据帧,以及A网和B网经过MAC层冗余管理模块处理后的非冗余帧，IP/UDP层处理模块B处理B网未经过MAC层冗余管理模块处理的数据帧。本发明可以实现兼容高完整性AFDX终端和普通完整性AFDX终端冗余管理功能。

Description

一种支持在AFDX终端上支持高完整性冗余管理的模块
技术领域
本发明属于航空全双工交换式以太网技术领域，涉及一种支持在AFDX终端上支持高完整性冗余管理的模块。
背景技术
航空全双工交换式以太网(Avionic Full-Duplex Switched Ethernet，AFDX/ARINC664)是适用于航电***信息传输的确定性飞机数据网络总线***。AFDX网络基于标准的IEEE802.3技术，定义了一个航空电子电气和协议规范的标准。传统的ARINC664网络完整性指标为1E-6，不能满足高安全等级(A级)***的应用要求，通过在传统ARINC664协议的基础上，在网络终端***的链路层进行改进，增加实现高完整性网络协议，将安全性指标提升至1E-9，可以适应高安全等级功能应用的数据传输。在兼容ARINC664网络通信的基础上，在网络中额外的增加针对网络通信数据的高完整性实施方案。高完整性网络协议是基于消息层面对数据进行完整性校验，包括数据位完整性、源完整性、顺序完整性和时间完整性。
对于通信数据而言，可选择配置不同完整性等级通信，保证了设计的灵活性，同时减轻软件负载，提高其执行效率，对一些非安全关键性或者通信服务质量等级低的应用由ARINC664协议本身的完整性保障数据传输；对安全关键性的通信任务而言，其数据传输在ARINC664的基础上增加高完整性协议的传输方式。ARINC664协议的冗余管理针对的是MAC层冗余管理，高完整性协议的冗余管理针对的是消息层冗余管理，为兼容两个层面的冗余管理，需要对冗余网络A网和B网的数据实现混合网络处理和分网络处理，以保证将完整的数据包上传至应用进行处理。
MAC层的冗余管理是以每条虚拟链路为基础的，每个帧被发出并且同时通过两个网络。在接收时，MAC层采用“先到有效者胜出”的策略，这意味着从其中一个网络中得到带有下一个有效顺序号的第一个帧将被接受，并向上通过通信栈到达接收分区，带有这个顺序号的第二个帧被收到时，将被丢弃。MAC层冗余管理可以被配置使能或关闭。当冗余管理使能时，其基于配置的SkewMax参数，即：收到的两个互为冗余的帧之间的最大时间，这个值依赖于网络拓扑，由***集成者提供。每条链路的第一帧或AB网两帧之间到达时间差大于SkewMax或SN号处于有效窗口内的MAC帧可以通过冗余管理。
消息层的冗余管理是基于每个COM端口的，每个消息发出并且同时通过两个网络，在接收端通过MAC层、IP层和UDP层处理后，通过高完整性校验检查，继而进行冗余管理。消息层采用“先到有效者胜出”的策略，这意味着从其中一个网络中得到带有下一个有效消息顺序号的第一个消息将被接受，并向上通过通信栈到达接收分区，带有这个顺序号的第二个消息被收到时，将被丢弃。消息层冗余管理可以被配置使能或关闭。当冗余管理使能时，若各终端之间的时间差值表已知，则利用消息中的消息顺序号和消息时间戳进行冗余管理，丢弃冗余的消息；若时间差值表未知，则冗余管理也基于配置的SkewMax参数，通过比较两个互为冗余消息到达的时间差值以及消息的顺序号，决定冗余消息被接收还是丢弃。
在传统ARINC664终端实现中，***在多个独立且冗余的网络中进行通信，对于任何网络组件的失效，例如：一条链路或一台交换机的失效，数据流可以得到保护，避免全网络范围内的组建失效，其冗余管理是基于每条虚拟链路的每个MAC帧。然而，基于虚拟链路每个MAC帧的冗余管理会影响消息层面的数据完整性校验，继而影响高完整性AFDX终端的实现。
发明内容
本发明目的在于提供一种支持在AFDX终端上支持高完整性冗余管理的模块，通过对AFDX终端冗余管理模式的配置，对接收的MAC帧进行不同过程的处理，支持MAC层数据帧和消息层数据包的冗余管理，以实现兼容高完整性AFDX终端和普通完整性AFDX终端冗余管理功能。
本发明的发明目的通过以下技术方案实现：
一种在AFDX终端上支持高完整性冗余管理的模块，采用FPGA芯片，在FPGA芯片上设计的IP核包含：
MAC层完整性校验模块A：先对A网缓存空间RAM_A中的经过MAC层处理的A网数据帧的虚拟链路号进行配置信息查询，获得数据帧对应的完整性信息和冗余管理信息；再根据完整性信息对数据帧进行ARINC664协议中规定的顺序号校验；最后，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能关闭，则将顺序号校验通过的帧信息存入A网数据帧对应的帧信息存入缓存队列bufferA_1，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能打开或高完整性的虚拟链路则通知MAC层冗余管理模块读取A网缓存空间RAM_A中的数据帧；
MAC层完整性校验模块B：先对B网缓存空间RAM_B中的经过MAC层处理的B网数据帧的虚拟链路号进行配置信息查询，获得数据帧对应的完整性信息和冗余管理信息；再根据完整性信息对数据帧进行ARINC664协议中规定的顺序号校验；最后，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能关闭，则将顺序号校验通过的帧信息存入B网数据帧对应的帧信息存入缓存队列bufferB_1，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能打开或高完整性的虚拟链路则通知MAC层冗余管理模块读取B网缓存空间RAM_B中的数据帧；
MAC层冗余管理模块：对冗余管理信息为普通完整性的虚拟链路且冗余管理功能打开的数据帧，按照ARINC664协议中规定的冗余管理算法对A网缓存空间RAM_A中的数据帧和B网缓存空间RAM_B中的数据帧进行MAC层的数据冗余管理，若判定A网数据为非冗余帧，则将A网数据帧对应的帧信息存入缓存队列bufferA_1；若判定B网数据帧为非冗余帧，则将B网数据帧对应的帧信息存入缓存队列bufferB_1中；
对冗余管理信息为高完整性的数据帧，将A网缓存空间RAM_A中数据帧对应的帧信息存入缓存队列bufferA_2；若判定B网数据帧为非冗余帧，则将B网缓存空间RAM_B中B网数据帧对应的帧信息存入缓存队列bufferB_2中；
IP/UDP层处理模块A：采用时分复用的方式对不同完整性的数据进行分时处理，在IP/UDP层处理模块A空闲，且在普通完整性数据处理的时间片，判断bufferA_1/bufferB_1中是否有数据缓存，若有数据，则读出进行IP/UDP层混合组包处理；在高完整性数据处理的时间片，判断bufferA_2中是否有数据缓存，若有数据，则读出进行IP/UDP层单网组包处理；
IP/UDP层处理模块B：在IP/UDP处理模块B空闲时，且在高完整性数据处理的时间片，若bufferA_2中有数据缓存，首先判断IP/UDP层处理模块A是否正在处理bufferB_1数据，若是则B网IP/UDP处理模块需要等待该IP/UDP层处理模块A处理完成后，再读取bufferB_2的数据进行IP/UDP层单网组包处理。
进一步，在于FPGA芯片上设计的IP核还包含：
MAC层处理模块A：对收到的A网数据帧进行MAC层解析，获得MAC层帧信息，并进行MAC层校验，将校验通过的数据帧缓存至A网缓存空间RAM_A；
MAC层处理模块B：对收到的B网数据帧进行MAC层解析，获得MAC层帧信息，并进行MAC层校验，将校验通过的数据帧缓存至B网缓存空间RAM_B。
进一步，在于FPGA芯片上设计的IP核还包含：
高完整性校验模块A：用于对通过IP/UDP层处理模块A处理且对应接收虚拟链路被配置为高完整性通信的消息根据高完整性AFDX网络协议对消息的位完整性、源完整性、顺序完整性和时间完整性进行校验,丢弃校验不通过的消息；
高完整性校验模块B：用于对通过IP/UDP层处理模块B处理且对应接收虚拟链路被配置为高完整性通信的消息根据高完整性AFDX网络协议对消息的位完整性、源完整性、顺序完整性和时间完整性进行校验,丢弃校验不通过的消息；
消息层冗余管理模块：用于对高完整性校验且对应接收虚拟链路的冗余管理使能的A网和B网消息根据高完整性AFDX网络协议中消息层冗余管理算法对冗余消息进行管理，丢弃被判定为冗余的消息。
进一步，在FPGA上预先为每条虚拟链路静态配置冗余管理信息，冗余管理信息包含虚拟链路支持的完整性等级为普通完整性或高完整性，以及每条虚拟链路是否开启冗余管理功能。
本发明的优点在于：
通过识别通信数据的安全关键性等级，对冗余网络A网和B网的数据实现混合网络处理和分网络处理，以保证不同层面冗余功能实现的正确性，继而将完整的数据包上传至应用进行处理，是实现高完整性的AFDX终端的重要组成部分。
附图说明
图1为一种在AFDX终端上支持高完整性冗余管理的模块的结构示意图。
图2为AFDX终端的冗余管理流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。
参见图1所示，本实施例所示的一种在AFDX终端上支持高完整性冗余管理的模块是基于FPGA(现场可编程门阵列)设计，采用硬件描述在数据接收过程中实现支持高完整性冗余管理功能。设定AFDX终端能支持的虚拟链路条数为N条，在FPGA上为每条虚拟链路静态配置冗余管理信息，冗余管理信息包含虚拟链路支持的完整性等级为普通完整性或高完整性，以及每条虚拟链路是否开启冗余管理功能。每个接收的数据帧根据MAC头中的帧信息可以映射到配置的其中一条虚拟链路上。本实施例在FPGA芯片上设计的IP核有：
MAC层处理模块A：用于接连A网PHY芯片，接收A网数据帧，对收到的数据帧进行MAC层解析，获得MAC层帧信息，并对接收到的数据帧进行MAC层校验，丢弃校验不通过的数据帧，将校验通过的数据帧缓存至A网缓存空间RAM_A。
MAC层处理模块B：用于接连B网PHY芯片，接收B网数据帧，对收到的数据帧进行MAC层解析，获得MAC层帧信息，并对接收到的数据帧进行MAC层校验，丢弃校验不通过的数据帧，将校验通过的数据帧缓存至B网缓存空间RAM_B。
其中,MAC层信息的获取包括虚拟链路号、MAC源地址、MAC目的地址、帧类型和CRC值；MAC层校验包括前导码、MAC源地址、MAC目的地址、帧长度、MAC帧类型和CRC校验。
MAC层完整性校验模块A：先对A网缓存空间RAM_A中的数据帧的虚拟链路号进行配置信息查询，获得数据帧对应的虚拟链路配置信息，虚拟链路配置信息包括完整性信息和冗余管理信息；再根据完整性信息对数据帧进行ARINC664协议中规定的顺序号校验；最后，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能关闭，则将顺序号校验通过的帧信息存入A网数据帧对应的帧信息存入缓存队列bufferA_1，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能打开或高完整性的虚拟链路则通知MAC层冗余管理模块读取A网缓存空间RAM_A中的数据帧。
MAC层完整性校验模块B：先对B网缓存空间RAM_B中的数据帧的虚拟链路号进行配置信息查询，获得数据帧对应的虚拟链路配置信息，虚拟链路配置信息包括完整性信息和冗余管理信息；再根据完整性信息对数据帧进行ARINC664协议中规定的顺序号校验；最后，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能关闭，则将顺序号校验通过的帧信息存入B网数据帧对应的帧信息存入缓存队列bufferB_1，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能打开或高完整性的虚拟链路则通知MAC层冗余管理模块读取B网缓存空间RAM_B中的数据帧。
MAC层冗余管理模块：对冗余管理信息为普通完整性的虚拟链路且冗余管理功能打开的数据帧，按照ARINC664协议中规定的冗余管理算法对A网缓存空间RAM_A中的数据帧和B网缓存空间RAM_B中的数据帧进行MAC层的数据冗余管理，若判定A网数据为非冗余帧，则将A网数据帧对应的帧信息存入缓存队列bufferA_1；若判定B网数据帧为非冗余帧，则将B网数据帧对应的帧信息存入缓存队列bufferB_1中；
对冗余管理信息为高完整性的数据帧，将A网缓存空间RAM_A中数据帧对应的帧信息存入缓存队列bufferA_2；若判定B网数据帧为非冗余帧，则将B网缓存空间RAM_B中B网数据帧对应的帧信息存入缓存队列bufferB_2中。
IP/UDP层处理模块A：A网的IP/UDP处理模块不仅要在普通完整性时对A/B网MAC帧进行混合组包处理，还需要在高完整性时对A网MAC帧进行单网组包处理。IP/UDP处理模块采用时分复用的方式，划分时间片对不同完整性的数据进行分时处理。A网的IP/UDP处理模块空闲时，在普通完整性数据处理的时间片，判断bufferA_1/bufferB_1中是否有数据缓存，若有数据，则读出进行IP/UDP层处理；在高完整性数据处理的时间片，判断bufferA_2中是否有数据缓存，若有数据，则读出进行IP/UDP层处理。
IP/UDP层处理模块B：B网的IP/UDP处理模块需在高完整性时对B网MAC帧进行单网组包处理。B网的IP/UDP处理模块空闲时，在高完整性数据处理的时间片，若bufferA_2中有数据缓存，首先判断IP/UDP层处理模块A是否正在处理bufferB_1数据，若是则B网IP/UDP处理模块需要等待该IP/UDP层处理模块A处理完成后，再读取bufferB_2的数据进行IP/UDP层处理。
IP/UDP层处理为获取数据帧IP层头信息和UDP层头信息，并进行IP层校验和UDP层校验，继而按照IP协议对接收数据进行重组处理，丢弃校验不通过的消息。对于高完整性数据，支持IP/UDP层处理模块A、IP/UDP层处理模块B并行独立处理，以保证消息本身的完整性。所述IP/UDP层处理模块A处理的数据帧包括A网未经过MAC层冗余管理模块处理的数据帧,以及A网和B网经过MAC层冗余管理模块处理后的非冗余帧。所述IP/UDP层处理模块B处理的数据帧包括B网未经过MAC层冗余管理模块处理的数据帧。
高完整性校验模块A：用于对通过IP/UDP层处理模块A处理且对应接收虚拟链路被配置为高完整性通信的消息根据高完整性AFDX网络协议对消息的位完整性、源完整性、顺序完整性和时间完整性进行校验,丢弃校验不通过的消息。
高完整性校验模块B：用于对通过IP/UDP层处理模块B处理且对应接收虚拟链路被配置为高完整性通信的消息根据高完整性AFDX网络协议对消息的位完整性、源完整性、顺序完整性和时间完整性进行校验,丢弃校验不通过的消息。
消息层冗余管理模块：用于对高完整性校验且对应接收虚拟链路的冗余管理使能的A网和B网消息根据高完整性AFDX网络协议中消息层冗余管理算法对冗余消息进行管理，丢弃被判定为冗余的消息。
参见图2所示，本实施例所示的一种在AFDX终端上支持高完整性冗余管理的模块的冗余管理包括如下步骤：
步骤一：设定AFDX终端能支持的虚拟链路条数为N条，每条虚拟链路支持的完整性等级为普通完整性或高完整性，以及每条虚拟链路是否开启冗余管理功能需要对终端进行静态配置。每个接收的数据帧根据MAC头中的帧信息可以映射到配置的其中一条虚拟链路上。
步骤二：分别对A网接收的数据帧或B网接收的数据帧进行MAC层相关的处理，包括MAC层信息的获取、MAC层校验和完整性检查，同时将数据帧分别缓存至A网缓存空间RAM_A和B网缓存空间RAM_B。其中MAC层信息的获取包括虚拟链路号、MAC源地址、MAC目的地址、帧类型和CRC值；MAC层校验包括前导码、MAC源地址、MAC目的地址、帧长度、MAC帧类型和CRC校验，丢弃校验不通过的数据帧。
步骤三：通过数据帧的虚拟链路号，对通过MAC层相关处理的数据帧进行配置信息查询，获得接收数据帧对应的虚拟链路配置信息，包括完整性和冗余管理信息，判断接收的MAC帧对应的虚拟链路是否配置为高完整性虚拟链路，是否开启冗余管理功能。
步骤四：若为普通完整性的虚拟链路且冗余管理功能打开，则进行MAC层的数据冗余管理，丢弃A网或B网的冗余帧，若判定A网数据为非冗余帧，则将A网数据帧对应的帧信息存入缓存队列bufferA_1；若判定B网数据帧为非冗余帧，则将B网数据帧对应的帧信息存入缓存队列bufferB_1中；若为普通完整性的虚拟链路且冗余管理功能关闭，A网数据帧对应的帧信息存入缓存队列bufferA_1，B网数据帧对应的帧信息存入缓存队列bufferB_1。
步骤五：若为高完整性的虚拟链路，则直接将A网数据帧对应的帧信息存入缓存队列bufferA_2；若判定B网数据帧为非冗余帧，则将B网数据帧对应的帧信息存入缓存队列bufferB_2中。
步骤六：A网的IP/UDP处理模块不仅要在普通完整性时对A/B网MAC帧进行混合组包处理，还需要在高完整性时对A网MAC帧进行单网组包处理。IP/UDP处理模块采用时分复用的方式，划分时间片对不同完整性的数据进行分时处理。A网的IP/UDP处理模块空闲时，在普通完整性数据处理的时间片，判断bufferA_1/bufferB_1中是否有数据缓存，若有数据，则读出进行IP/UDP层处理；在高完整性数据处理的时间片，判断bufferA_2中是否有数据缓存，若有数据，则读出进行IP/UDP层处理。
步骤七：B网的IP/UDP处理模块需在高完整性时对B网MAC帧进行单网组包处理。B网的IP/UDP处理模块空闲时，在高完整性数据处理的时间片，若bufferA_2中有数据缓存，首先判断A网IP/UDP层是否正在处理bufferB_1数据，若是则B网IP/UDP处理模块需要等待该数据处理完成后，再读取bufferB_2的数据进行处理。对于高完整性数据，支持A网、B网的IP/UDP处理模块并行独立处理，以保证消息本身的完整性。
步骤八：若为高完整性的虚拟链路且冗余管理功能打开，则进行消息层冗余管理，根据消息层冗余管理，丢弃冗余消息，继而进入端口缓存队列中等待后续应用的处理。

Claims (4)

1.一种在AFDX终端上支持高完整性冗余管理的模块，采用FPGA芯片实现，其特征在于在FPGA芯片上设计的IP核包含：
MAC层完整性校验模块A：先对A网缓存空间RAM_A中的经过MAC层处理的A网数据帧的虚拟链路号进行配置信息查询，获得数据帧对应的完整性信息和冗余管理信息；再根据完整性信息对数据帧进行ARINC664协议中规定的顺序号校验；最后，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能关闭，则将顺序号校验通过的帧信息存入A网数据帧对应的帧信息存入缓存队列bufferA_1，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能打开或高完整性的虚拟链路则通知MAC层冗余管理模块读取A网缓存空间RAM_A中的数据帧；
MAC层完整性校验模块B：先对B网缓存空间RAM_B中的经过MAC层处理的B网数据帧的虚拟链路号进行配置信息查询，获得数据帧对应的完整性信息和冗余管理信息；再根据完整性信息对数据帧进行ARINC664协议中规定的顺序号校验；最后，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能关闭，则将顺序号校验通过的帧信息存入B网数据帧对应的帧信息存入缓存队列bufferB_1，若冗余管理信息为普通完整性的虚拟链路且冗余管理功能打开或高完整性的虚拟链路则通知MAC层冗余管理模块读取B网缓存空间RAM_B中的数据帧；
MAC层冗余管理模块：对冗余管理信息为普通完整性的虚拟链路且冗余管理功能打开的数据帧，按照ARINC664协议中规定的冗余管理算法对A网缓存空间RAM_A中的数据帧和B网缓存空间RAM_B中的数据帧进行MAC层的数据冗余管理，若判定A网数据为非冗余帧，则将A网数据帧对应的帧信息存入缓存队列bufferA_1；若判定B网数据帧为非冗余帧，则将B网数据帧对应的帧信息存入缓存队列bufferB_1中；
对冗余管理信息为高完整性的数据帧，将A网缓存空间RAM_A中数据帧对应的帧信息存入缓存队列bufferA_2；若判定B网数据帧为非冗余帧，则将B网缓存空间RAM_B中B网数据帧对应的帧信息存入缓存队列bufferB_2中；
IP/UDP层处理模块A：采用时分复用的方式对不同完整性的数据进行分时处理，在IP/UDP层处理模块A空闲，且在普通完整性数据处理的时间片，判断bufferA_1/bufferB_1中是否有数据缓存，若有数据，则读出进行IP/UDP层混合组包处理；在高完整性数据处理的时间片，判断bufferA_2中是否有数据缓存，若有数据，则读出进行IP/UDP层单网组包处理；
IP/UDP层处理模块B：在IP/UDP处理模块B空闲时，且在高完整性数据处理的时间片，若bufferA_2中有数据缓存，首先判断IP/UDP层处理模块A是否正在处理bufferB_1数据，若是则B网IP/UDP处理模块需要等待该IP/UDP层处理模块A处理完成后，再读取bufferB_2的数据进行IP/UDP层单网组包处理。
2.根据权利要求1所述的一种在AFDX终端上支持高完整性冗余管理的模块，其特征在于FPGA芯片上设计的IP核还包含：
MAC层处理模块A：对收到的A网数据帧进行MAC层解析，获得MAC层帧信息，并进行MAC层校验，将校验通过的数据帧缓存至A网缓存空间RAM_A；
MAC层处理模块B：对收到的B网数据帧进行MAC层解析，获得MAC层帧信息，并进行MAC层校验，将校验通过的数据帧缓存至B网缓存空间RAM_B。
3.根据权利要求1所述的一种在AFDX终端上支持高完整性冗余管理的模块，其特征在于FPGA芯片上设计的IP核还包含：
高完整性校验模块A：用于对通过IP/UDP层处理模块A处理且对应接收虚拟链路被配置为高完整性通信的消息根据高完整性AFDX网络协议对消息的位完整性、源完整性、顺序完整性和时间完整性进行校验,丢弃校验不通过的消息；
高完整性校验模块B：用于对通过IP/UDP层处理模块B处理且对应接收虚拟链路被配置为高完整性通信的消息根据高完整性AFDX网络协议对消息的位完整性、源完整性、顺序完整性和时间完整性进行校验,丢弃校验不通过的消息；
消息层冗余管理模块：用于对高完整性校验且对应接收虚拟链路的冗余管理使能的A网和B网消息根据高完整性AFDX网络协议中消息层冗余管理算法对冗余消息进行管理，丢弃被判定为冗余的消息。
4.根据权利要求1所述的一种在AFDX终端上支持高完整性冗余管理的模块，其特征在于在FPGA上预先为每条虚拟链路静态配置冗余管理信息，冗余管理信息包含虚拟链路支持的完整性等级为普通完整性或高完整性，以及每条虚拟链路是否开启冗余管理功能。
CN202110696632.6A 2021-06-23 2021-06-23 一种支持在afdx终端上支持高完整性冗余管理的模块 Active CN113422714B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110696632.6A CN113422714B (zh) 2021-06-23 2021-06-23 一种支持在afdx终端上支持高完整性冗余管理的模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110696632.6A CN113422714B (zh) 2021-06-23 2021-06-23 一种支持在afdx终端上支持高完整性冗余管理的模块

Publications (2)

Publication Number Publication Date
CN113422714A CN113422714A (zh) 2021-09-21
CN113422714B true CN113422714B (zh) 2022-07-05

Family

ID=77716300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110696632.6A Active CN113422714B (zh) 2021-06-23 2021-06-23 一种支持在afdx终端上支持高完整性冗余管理的模块

Country Status (1)

Country Link
CN (1) CN113422714B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114978418B (zh) * 2022-04-07 2023-09-26 北京计算机技术及应用研究所 一种高可靠以太网网络传输方法和***

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1657888A1 (en) * 2004-11-16 2006-05-17 Abb Research Ltd. Reception of redundant and non-redundant frames
FR2946442B1 (fr) * 2009-06-05 2011-08-05 Airbus France Procede et dispositif de chargement et d'execution d'instructions a cycles deterministes dans un systeme avionique multi-coeurs ayant un bus dont le temps d'acces est non predictible
CN105227279A (zh) * 2015-10-19 2016-01-06 中国航空无线电电子研究所 一种用于双光纤通道网络通信***的冗余管理***
CN108259127B (zh) * 2017-12-08 2021-02-19 天津津航计算技术研究所 Pcie双冗余万兆网ip核
CN108880686B (zh) * 2018-07-14 2020-06-16 中天宽带技术有限公司 面向多应用pon的fpga收发器的单芯片onu

Also Published As

Publication number Publication date
CN113422714A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
US8614955B2 (en) Misdirected packet detection apparatus and method
US10382221B2 (en) Communication method based on automotive safety integrity level in vehicle network and apparatus for the same
US9253062B2 (en) Byte by byte received data integrity check
US7346052B2 (en) Process for implementation of a redundant switched full-duplex ethernet type communication network
EP1482712B1 (en) Virtual network addresses
EP2498443B1 (en) Metadata capture for testing TCP connections
CN102209000B (zh) 一种带分层错误注入和错误分析的afdx网络终端***模拟器
US8571032B2 (en) Testing packet fragmentation
WO2006103168A1 (en) Network communications for operating system partitions
US20030118042A1 (en) Packet communications method and apparatus
US10999366B2 (en) Mirroring dropped packets
EP2291959A1 (en) A method of data delivery across a network fabric in a router or ethernet bridge
US20030182440A1 (en) Network processor with high-speed transceiver
US20130114397A1 (en) Soft Error Recovery for Converged Networks
US8737412B2 (en) Network relay system and method of automatically setting a network relay system
US8730826B2 (en) Testing fragment reassembly
CN113422714B (zh) 一种支持在afdx终端上支持高完整性冗余管理的模块
KR20170011826A (ko) 이더넷 기반의 네트워크를 위한 보안 방법
US10686732B2 (en) Method and control device for transmitting safety-relevant data in a motor vehicle by means of an ethernet standard
US9494933B1 (en) Processing packets in an aircraft network data processing system
US20060256717A1 (en) Electronic packet control system
US20060256770A1 (en) Interface for configuring ad hoc network packet control
US11902048B2 (en) Control unit architecture for vehicles
WO2002005494A1 (en) High speed packet processing architecture
US20240129160A1 (en) Bidirectional communication method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant