CN113421826A - 二维层状材料的原子级精度无损逐层刻蚀方法 - Google Patents

二维层状材料的原子级精度无损逐层刻蚀方法 Download PDF

Info

Publication number
CN113421826A
CN113421826A CN202110675975.4A CN202110675975A CN113421826A CN 113421826 A CN113421826 A CN 113421826A CN 202110675975 A CN202110675975 A CN 202110675975A CN 113421826 A CN113421826 A CN 113421826A
Authority
CN
China
Prior art keywords
layer
etched
atomic
dimensional layered
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110675975.4A
Other languages
English (en)
Other versions
CN113421826B (zh
Inventor
黎松林
周健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202110675975.4A priority Critical patent/CN113421826B/zh
Publication of CN113421826A publication Critical patent/CN113421826A/zh
Application granted granted Critical
Publication of CN113421826B publication Critical patent/CN113421826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种二维层状材料的原子级精度无损逐层刻蚀方法,包括以下步骤:利用表面处理技术,在待刻蚀材料表层制造晶格缺陷;在待刻蚀材料表层上沉积热扩散牺牲材料;将待刻蚀材料在一定温度下热退火,使扩散牺牲材料扩散进入待刻蚀材料表层,形成合金层;利用选择性化学反应去除扩散牺牲材料及其合金层,完成局部刻蚀;待刻蚀二维层状材料包括金属硫化物、金属硒化物、金属碲化物、石墨烯、黑磷中的一种或组合;扩散牺牲材料包括低原子半径金属、低原子半径非金属材料、小分子有机物中的一种或组合。本发明中牺牲层没有扩散进入待刻蚀材料的内部保留层,因而刻蚀工艺不损害材料保留层晶格,保持了材料的本征电学性能,是一种无损刻蚀技术。

Description

二维层状材料的原子级精度无损逐层刻蚀方法
技术领域
本发明涉及半导体材料加工领域,具体地说是一种二维层状材料的原子级精度无损逐层刻蚀方法。
背景技术
随着半导体微电子晶体管尺寸不断缩小,摩尔定律逐渐趋向材料加工物理极限。由于刻蚀精度和厚度涨落等因素引起的沟道迁移率衰退是限制硅基器件进一步缩小的主要瓶颈。突破该瓶颈的途径是,开发具有原子级厚度和平整度的半导体沟道及其配套刻蚀加工技术。具有层状原子结构的二维材料满足上述材料的结构要求,是下一代半导体沟道材料有力候选者,受到了广泛的关注和研究。但目前仍缺乏CMOS兼容的配套的超高原子精度的无损刻蚀技术,此刻蚀技术既可实现原子级别的刻蚀精度,又能保证刻蚀后材料保持本征电学特性。
三维原子结构的材料(例如硅)因受到原子化学键限制,刻蚀后的表面充满不饱和化学键,因而不存在无损刻蚀方案。而二维层状材料则由于独特的层状原子结构,在表面层被刻蚀后,新表面的化学键是自饱和,理论上是可以获得无损刻蚀的。目前,已报道一些方案针对二维材料进行原子级别的高精度加工,但大多无法实现无损刻蚀的目标。
如Castellanos-Gomez,A.et al.,Laser-Thinning of MoS2:On DemandGeneration of a Single-Layer Semiconductor,Nano Lett.,12,3187(2012)(Castellanos-Gomez等,《MoS2的激光减薄:定制单层半导体》,《纳米快报》2012年12卷3187页)公开了一种利用激光烧蚀纳米厚度的MoS2纳米片,来获得单层的MoS2的方法。此方案的缺点在于刻蚀精度较低未达到原子级别,且会损害目标样品的晶格完整性。
如Wu,J.et al.,Layer Thinning and Etching ofMechanically ExfoliatedMoS2Nanosheets by Thermal Annealing in Air,Small,9,3314(2013)(Wu J等,《空气中热退火引起的机械剥离MoS2纳米片的层状减薄和刻蚀》,《小》2013年9卷3314页)公开了利用热氧化刻蚀方法,精确控制氧化温度和氛围实现了逐层的刻蚀精度,但此方案仍然会损害目标材料的电学性能。
如Lin,T.et al.,Controlled Layer-by-Layer Etching ofMoS2,ACSAppl.Mater.Interfaces,7,15892(2015)(Lin T等,《逐层受控刻蚀MoS2》,《美国化学协会--应用材料与界面》2015年7卷15892页)公开了人利用氩等离子体轰击MoS2表面实现逐层刻蚀的方法。此方案因材料表面未作任何处理,仍会无差别刻蚀样品的刻蚀和保留层,损害材料的电学性能。
迄今,所有报道的面向CMOS应用的二维材料刻蚀技术均存在一个明显的缺点,即具有较差的刻蚀选择性;刻蚀过程中,高能量的刻蚀媒质会同时作用于材料的待刻蚀层和保留层,因而造成保留层的晶格损伤和电学性能显著下降。
因此,如何设计一种二维层状材料的原子级精度无损逐层刻蚀方法,既能获得单原子级别的高精度刻蚀,又能不损害材料下部保留层而维持其电学性能,是一件亟待解决的事情,具有十分重要的意义。
发明内容
有鉴于此,本发明的目的在于提供一种二维层状材料的原子级精度无损逐层刻蚀方法,具备超高的刻蚀选择比,既能满足原子级的超高刻蚀精度,又能不损伤材料的下部保留层,以解决上述背景技术中提出的问题。
为了达到上述目的,本申请提供如下技术方案。
一种二维层状材料的原子级精度无损逐层刻蚀方法,包括以下步骤:
步骤1:利用表面处理技术,在待刻蚀二维层状材料的待刻蚀层表面制造晶格缺陷;
步骤2:在处理后的待刻蚀层上沉积热扩散牺牲材料;
步骤3:将附着有扩散牺牲材料的待刻蚀样品在一定温度下热退火,使扩散牺牲材料扩散进入待刻蚀层,形成合金层;
步骤4:利用选择性化学反应去除未扩散的扩散牺牲材料及其合金层,完成待刻蚀层的局部刻蚀。
优选地,在步骤1前,在待刻蚀二维层状材料上旋涂PMMA电子束胶,通过电子束曝光定义需要刻蚀的区域。
优选地,步骤1中,表面处理技术包括等离子体轰击、高温热退火、化学分子沉积、化学溶剂浸泡中的一种或组合。
优选地,步骤1中,待刻蚀二维层状材料包括金属硫化物、金属硒化物、金属碲化物、石墨烯、黑磷中的一种或组合。
优选地,步骤2中,扩散牺牲材料包括低原子半径金属、低原子半径非金属材料、小分子有机物中的一种或组合。
优选地,步骤2之后,去除PMMA胶和上层扩散牺牲材料,仅留下待刻蚀区域上的扩散牺牲材料。
优选地,步骤3中,热退火温度为80-500℃。
优选地,步骤4中,选择性化学反应包括酸液清洗、碱液清洗、气相反应中的一种或组合。
优选地,在步骤1-4完成一层刻蚀之后,重复进行步骤1-4,实现材料的逐层深入刻蚀。
相比于现有技术,本发明技术方案具有以下有益效果:
1.本发明利用牺牲层材料原子在富缺陷和无缺陷二维层状材料之间迥异的热扩散能力,来获得牺牲层材料对层状材料表层和内部的选择性热扩散,实现了扩散深度以及后续刻蚀的原子级精准控制。
2.本发明中的牺牲层没有扩散进入待刻蚀材料保留层内部,刻蚀时拥有超高的刻蚀选择比,使得刻蚀媒质在有效移除刻蚀层的前提下,不损伤材料保留层,并保持其本征物理特性和电学性能,是一种无损刻蚀技术。
3.本发明中的单原子层超高精度刻蚀步骤可以重复进行,可实现层状材料的逐层刻蚀,具有刻蚀深度可控性。
4.本发明中的所有工艺流程均与现有CMOS工艺兼容,适合工业级应用。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在所有附图中,类似的元件或部分一般由类似的附图标记标识。附图中,各元件或部分并不一定按照实际的比例绘制。
图1为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法的流程图;
图2为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中利用表面处理技术在待刻蚀二维层状材料的表层制造晶格缺陷的示意图;
图3为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中在待刻蚀层上沉积热扩散牺牲材料的示意图;
图4为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中附着牺牲层的待刻蚀材料热退火中,牺牲材料扩散进入待刻蚀层形成合金层的过程示意图;
图5为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中利用选择性化学反应去除牺牲材料及其合金层后,待刻蚀二维层状的表层局部刻蚀示意图;
图6为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中包含样品刻蚀与原始区域的局部原子力显微镜照片;
图7为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中制备的单层与双层MoS2与其它有损刻蚀方法获得相同厚度样品的电学迁移率数值对比;
图8为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中通过沿垂直和水平方向两次刻蚀后在MoS2表面定义的棋盘图案;
图9为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中MoS2表面未刻蚀、刻蚀一次和刻蚀两次区域的拉曼谱。
图中:11、待刻蚀二维层状材料;12、待刻蚀层;13、保留层;14、扩散牺牲材料;15、附着有扩散牺牲材料的待刻蚀材料;16、合金层;21、未刻蚀的原始区域;22、刻蚀一次的区域;23、交替刻蚀两次的区域。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。在下面的描述中,提供诸如具体的配置和组件的特定细节仅仅是为了帮助全面理解本申请的实施例。因此,本领域技术人员应该清楚,可以对这里描述的实施例进行各种改变和修改而不脱离本申请的范围和精神。另外,为了清楚和简洁,实施例中省略了对已知功能和构造的描述。
应该理解,说明书通篇中提到的“一个实施例”或“本实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“一个实施例”或“本实施例”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
此外,本申请可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身并不指示所讨论各种实施例和/或设置之间的关系。
本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,单独存在B,同时存在A和B三种情况,本文中术语“/和”是描述另一种关联对象关系,表示可以存在两种关系,例如,A/和B,可以表示:单独存在A,单独存在A和B两种情况,另外,本文中字符“/”,一般表示前后关联对象是一种“或”关系。
本文中术语“至少一种”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和B的至少一种,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含。
实施例1
本实施例介绍了一种二维层状材料的原子级精度无损逐层刻蚀方法。
本发明的难点在于,在材料刻蚀加工中同时实现如下两点:
1)获得单原子级别的高精度刻蚀;
2)获得超高刻蚀选择比,使得刻蚀媒质在有效移除刻蚀层的前提下,不损伤材料保留层,并保持其本征物理特性。
请参考图1,图1为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法的流程图,其展示了一种二维层状材料的原子级精度无损逐层刻蚀方法,包括以下步骤:
请参考图2,图2为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中利用表面处理技术在待刻蚀二维层状材料11的表层制造晶格缺陷的示意图,其展示了步骤1:利用表面处理技术,在待刻蚀二维层状材料11的待刻蚀层12制造晶格缺陷。
请参考图3,图3为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中在待刻蚀层12上沉积热扩散牺牲材料14的示意图,其展示了步骤2:在待刻蚀层12上沉积热扩散牺牲材料14。
请参考图4,图4为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中附着牺牲层的待刻蚀材料热退火中,牺牲材料扩散进入待刻蚀层12形成合金层16的过程示意图,其展示了步骤3:将附着有扩散牺牲材料的待刻蚀材料15在一定温度下热退火,使扩散牺牲材料14扩散进入待刻蚀层12,形成合金层16。
请参考图5,图5为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中利用选择性化学反应去除牺牲材料及其合金层16后,待刻蚀二维层状的表层局部刻蚀示意图,其展示了步骤4:如图4所示,利用选择性化学反应去除扩散牺牲材料14及其合金层16,完成待刻蚀层12的局部刻蚀。
进一步的,待刻蚀二维层状材料11包括待刻蚀层12和保留层13。
进一步的,在步骤1前,在待刻蚀二维层状材料11上旋涂PMMA电子束胶,通过电子束曝光定义需要刻蚀的区域。
进一步的,在步骤2之后,去除PMMA胶和上层扩散牺牲材料14,仅留下待刻蚀区域上的扩散牺牲材料14。
进一步的,步骤1中,表面处理技术包括等离子体轰击、高温热退火、化学分子沉积、化学溶剂浸泡中的一种或组合。
进一步的,步骤1中,待刻蚀二维层状材料11包括金属硫化物、金属硒化物、金属碲化物、石墨烯、黑磷中的一种或组合。
进一步的,步骤2中,扩散牺牲材料14包括低原子半径金属、低原子半径非金属材料、小分子有机物中的一种或组合。
进一步的,步骤3中,热退火温度为80-500℃。
进一步的,步骤4中,选择性化学反应包括但不限于酸液清洗、碱液清洗、气相反应中的一种或组合。
进一步的,在步骤1-4完成之后,重复进行步骤1-4,实现材料的逐层刻蚀。
本发明利用牺牲层材料原子在富缺陷和无缺陷二维层状材料之间迥异的热扩散能力,来获得牺牲层材料对层状材料表层和内部的选择性热扩散,实现了扩散深度以及后续刻蚀的原子级精准控制。
本发明中的牺牲层没有扩散进入待刻蚀材料保留层内部,刻蚀时拥有超高的刻蚀选择比,使得刻蚀媒质在有效移除刻蚀层的前提下,不损伤材料保留层,并保持其本征物理特性和电学性能,是一种无损刻蚀技术。
实施例2
基于上述实施例1,本实施例详细介绍了一种二维层状材料的原子级精度无损逐层刻蚀方法。
步骤1:利用机械剥离法将待刻蚀MoS2纳米片转移到硅片上。
步骤2:旋涂PMMA电子束胶,通过电子束曝光定义需要刻蚀的区域。
步骤3:将图形化的待刻蚀MoS2纳米片置于反应离子刻蚀(RIE)中,在低功率(30W)下用等离子体轰击30s,在待刻蚀区域的表面引入晶格缺陷。
步骤4:在待刻蚀MoS2纳米片上蒸镀10nm金属铝作为热扩散牺牲层。
步骤5:利用溶剂剥离法去除PMMA胶及上层铝,仅留下待刻蚀区域上的铝牺牲层。
步骤6:附有牺牲层的待刻蚀MoS2纳米片置于退火炉250℃保持半小时,促进金属铝牺牲层扩散进入MoS2的缺陷表层。
步骤7:将样品浸泡在盐酸中半小时,溶解掉铝牺牲层及被铝扩散后合金化的MoS2缺陷表层,实现单层MoS2的一次图形化高精度刻蚀。
请参考图6,图6为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中包含样品刻蚀与原始区域的局部原子力显微镜照片,其展示了刻蚀区域的高度降低了0.67nm。
请参考图7,图7为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中制备的单层与双层MoS2与其它有损刻蚀方法获得相同厚度样品的电学迁移率数值对比,其展示了与采用热氧化、激光、等离子体、手撕等刻蚀方案制作的样品相比,采用本发明的刻蚀方案制备的样品具有更高的迁移率。本发明的样品质量与本征的机械剥离样品相同,刻蚀后的材料晶格几乎没有损伤,材料的本征电学特性得以保持。
实施例3
基于上述实施例2,本实施例主要介绍了一种二维层状材料的原子级精度无损逐层刻蚀方法。
步骤1:利用机械剥离法将待刻蚀MoS2纳米片转移到硅片上。
步骤2:重复实施例2中步骤2—7沿竖直方向刻蚀单层,形成具有竖直周期结构的条状减薄区域。
步骤3:重复实施例2中步骤2—7沿水平方向刻蚀单层,形成具有水平周期结构的条状减薄区域。
请参考图8,图8为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中通过沿垂直和水平方向两次刻蚀后在MoS2表面定义的棋盘图案,其展示了经过上述步骤2和步骤3步骤沿垂直交叉方向两次刻蚀后形成的MoS2纳米片局部具有棋盘图案特征。图中21为未刻蚀的原始区域21,22为刻蚀一次的区域22,23为交替刻蚀两次的区域23。
请参考图9,图9为本发明提供的一种二维层状材料的原子级精度无损逐层刻蚀方法中MoS2表面未刻蚀、刻蚀一次和刻蚀两次区域的拉曼谱,其展示了上述区域的拉曼厚度检测,21来自于未刻蚀的原始区域21,22来自于刻蚀一次的区域22,23来自于交替刻蚀两次的区域23。拉曼特征峰间距表明,21,22,23区域的厚度分别为3层,2层和1层。
本发明中的单原子层超高精度刻蚀步骤可以重复进行,可实现层状材料的逐层深入刻蚀。
实施例4
基于上述实施例1,本实施例主要介绍了另一种二维层状材料的原子级精度无损逐层刻蚀方法。
待刻蚀二维层状材料为MoSe2
步骤1:利用机械剥离法将待刻蚀MoSe2纳米片转移到硅片上。
步骤2:将待刻蚀MoSe2纳米片置于空气中在300℃退火10分钟,在纳米片表面引入晶格缺陷。
步骤3:在待刻蚀MoSe2纳米片上蒸镀10nm金属铝作为热扩散牺牲层。
步骤4:附有牺牲层的待刻蚀MoSe2纳米片置于退火炉250℃保持半小时,促进金属铝牺牲层扩散进入MoSe2的缺陷表层。
步骤5:将样品置于Cl2等离子干法刻蚀,去除掉牺牲层及被铝扩散后合金化的MoSe2缺陷表层,实现单层MoSe2的一次全域刻蚀。
本发明中的所有工艺流程均与现有CMOS工艺兼容,适合工业级应用。
以上所述仅为本发明的优选实施例而已,其并非因此限制本发明的保护范围,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,通过常规的替代或者能够实现相同的功能在不脱离本发明的原理和精神的情况下对这些实施例进行变化、修改、替换、整合和参数变更均落入本发明的保护范围内。

Claims (9)

1.一种二维层状材料的原子级精度无损逐层刻蚀方法,其特征在于,包括以下步骤:
步骤1:利用表面处理技术,在待刻蚀二维层状材料(11)的待刻蚀层(12)表面制造晶格缺陷;
步骤2:在处理后的待刻蚀层(12)上沉积热扩散牺牲材料(14);
步骤3:将附着有扩散牺牲材料的待刻蚀材料(15)样品在一定温度下热退火,使扩散牺牲材料(14)扩散进入待刻蚀层(12),形成合金层(16);
步骤4:利用选择性化学反应去除未扩散的扩散牺牲材料(14)及其合金层(16),完成待刻蚀层(12)的局部刻蚀。
2.根据权利要求1所述的一种二维层状材料的原子级精度无损逐层刻蚀方法,其特征在于,在步骤1前,在待刻蚀二维层状材料(11)上旋涂PMMA电子束胶,通过电子束曝光定义需要刻蚀的区域。
3.根据权利要求2中所述的一种二维层状材料的原子级精度无损逐层刻蚀方法,其特征在于,在步骤2之后,去除PMMA胶和上层扩散牺牲材料(14),仅留下待刻蚀区域上的扩散牺牲材料(14)。
4.根据权利要求1-3中任一项所述的一种二维层状材料的原子级精度无损逐层刻蚀方法,其特征在于,步骤1中,所述表面处理技术包括等离子体轰击、高温热退火、化学分子沉积、化学溶剂浸泡中的一种或组合。
5.根据权利要求4所述的一种二维层状材料的原子级精度无损逐层刻蚀方法,其特征在于,步骤1中,所述待刻蚀二维层状材料(11)包括金属硫化物、金属硒化物、金属碲化物、石墨烯、黑磷中的一种或组合。
6.根据权利要求1-3或5中任一项所述的一种二维层状材料的原子级精度无损逐层刻蚀方法,其特征在于,步骤2中,所述扩散牺牲材料(14)包括低原子半径金属、低原子半径非金属材料、小分子有机物中的一种或组合。
7.根据权利要求1-3或5中任一项所述的一种二维层状材料的原子级精度无损逐层刻蚀方法,其特征在于,步骤3中,热退火温度为80-500℃。
8.根据权利要求1-3或5中任一项所述的一种二维层状材料的原子级精度无损逐层刻蚀方法,其特征在于,步骤4中,所述选择性化学反应包括酸液清洗、碱液清洗、气相反应中的一种或组合。
9.根据权利要求1-4中任一项所述的一种二维层状材料的原子级精度无损逐层刻蚀方法,其特征在于,在步骤1-4完成一层刻蚀之后,重复进行步骤1-4,完成材料的逐层深入刻蚀。
CN202110675975.4A 2021-06-18 2021-06-18 二维层状材料的原子级精度无损逐层刻蚀方法 Active CN113421826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110675975.4A CN113421826B (zh) 2021-06-18 2021-06-18 二维层状材料的原子级精度无损逐层刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110675975.4A CN113421826B (zh) 2021-06-18 2021-06-18 二维层状材料的原子级精度无损逐层刻蚀方法

Publications (2)

Publication Number Publication Date
CN113421826A true CN113421826A (zh) 2021-09-21
CN113421826B CN113421826B (zh) 2024-02-09

Family

ID=77788957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110675975.4A Active CN113421826B (zh) 2021-06-18 2021-06-18 二维层状材料的原子级精度无损逐层刻蚀方法

Country Status (1)

Country Link
CN (1) CN113421826B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012812A (zh) * 2023-10-07 2023-11-07 之江实验室 一种湿法和干法相结合刻蚀二维碲烯的方法
CN117012812B (zh) * 2023-10-07 2024-07-09 之江实验室 一种湿法和干法相结合刻蚀二维碲烯的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350709A (en) * 1992-06-13 1994-09-27 Sanyo Electric Co., Ltd. Method of doping a group III-V compound semiconductor
US5994208A (en) * 1995-06-23 1999-11-30 Prins; Johan Frans Doping in crystalline diamond substrates
US7018877B1 (en) * 2004-09-28 2006-03-28 Palo Alto Research Center Selective delamination of thin-films by interface adhesion energy contrasts and thin film transistor devices formed thereby
CN101774540A (zh) * 2010-02-09 2010-07-14 浙江大学 一种量子阱混杂方法
CN103515197A (zh) * 2012-06-26 2014-01-15 中芯国际集成电路制造(上海)有限公司 自对准多重图形化的掩膜层及其形成方法
CN106276873A (zh) * 2016-08-08 2017-01-04 中国科学院上海微***与信息技术研究所 一种制备锗基石墨烯纳米孔的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350709A (en) * 1992-06-13 1994-09-27 Sanyo Electric Co., Ltd. Method of doping a group III-V compound semiconductor
US5994208A (en) * 1995-06-23 1999-11-30 Prins; Johan Frans Doping in crystalline diamond substrates
US7018877B1 (en) * 2004-09-28 2006-03-28 Palo Alto Research Center Selective delamination of thin-films by interface adhesion energy contrasts and thin film transistor devices formed thereby
CN101774540A (zh) * 2010-02-09 2010-07-14 浙江大学 一种量子阱混杂方法
CN103515197A (zh) * 2012-06-26 2014-01-15 中芯国际集成电路制造(上海)有限公司 自对准多重图形化的掩膜层及其形成方法
CN106276873A (zh) * 2016-08-08 2017-01-04 中国科学院上海微***与信息技术研究所 一种制备锗基石墨烯纳米孔的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012812A (zh) * 2023-10-07 2023-11-07 之江实验室 一种湿法和干法相结合刻蚀二维碲烯的方法
CN117012812B (zh) * 2023-10-07 2024-07-09 之江实验室 一种湿法和干法相结合刻蚀二维碲烯的方法

Also Published As

Publication number Publication date
CN113421826B (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
Jung et al. Well-ordered thin-film nanopore arrays formed using a block-copolymer template
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
JP6511516B2 (ja) ゲルマニウム・オン・インシュレータ基板の製造方法
CN110663117B (zh) 一种石墨烯场效应晶体管及其制备方法
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
Sökmen et al. Shallow and deep dry etching of silicon using ICP cryogenic reactive ion etching process
CN104701146B (zh) 石墨烯纳米电子器件及其制备方法
KR20140121137A (ko) 고압의 열처리를 이용한 고품질 그래핀층 형성 방법 및 기판
Jung et al. Fabrication of a graphene nanomesh using a platinum nano-network as a pattern mask
Banerjee et al. Submicron patterning of epitaxial PbZr0. 52Ti0. 48O3 heterostructures
WO2011027585A1 (ja) グラフェン基板、グラフェン電子デバイス及びそれらの製造方法
CN107424923A (zh) 一种自限制精确刻蚀硅的方法
Wu et al. Scanning probe-based nanolithography: Nondestructive structures fabricated on silicon surface via distinctive anisotropic etching in HF/HNO 3 mixtures
Goniszewski et al. Self‐supporting graphene films and their applications
CN105006482B (zh) 一种石墨烯场效应晶体管的制备方法
JP5147307B2 (ja) 質量分析用基板及び質量分析用基板の製造方法
Guerfi et al. Thin-dielectric-layer engineering for 3D nanostructure integration using an innovative planarization approach
CN113421826A (zh) 二维层状材料的原子级精度无损逐层刻蚀方法
KR101689160B1 (ko) 다공성 탄소 전극의 제조 방법
Meng et al. A novel nanofabrication technique of silicon-based nanostructures
US8652339B1 (en) Patterned lift-off of thin films deposited at high temperatures
JP2010283206A (ja) 超伝導体の微細パターンの作製方法
Rho et al. Laser‐Assisted Thermomechanical Thinning of MoTe2 in Nanoscale Lateral Resolution
Akius et al. Graphene nano-origami using Scanning Tunneling Microscopy
EP2998998A1 (fr) Procédé de gravure en surface d'une structure tridimensionnelle

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant