CN113392057B - 整合多个地址于单一通道的数据通信方法及其*** - Google Patents

整合多个地址于单一通道的数据通信方法及其*** Download PDF

Info

Publication number
CN113392057B
CN113392057B CN202110652378.XA CN202110652378A CN113392057B CN 113392057 B CN113392057 B CN 113392057B CN 202110652378 A CN202110652378 A CN 202110652378A CN 113392057 B CN113392057 B CN 113392057B
Authority
CN
China
Prior art keywords
data
array unit
slave
data blocks
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110652378.XA
Other languages
English (en)
Other versions
CN113392057A (zh
Inventor
田文瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huanrong Electronics Huizhou Co ltd
Original Assignee
Huanrong Electronics Huizhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huanrong Electronics Huizhou Co ltd filed Critical Huanrong Electronics Huizhou Co ltd
Priority to CN202110652378.XA priority Critical patent/CN113392057B/zh
Priority to TW110125567A priority patent/TWI775527B/zh
Publication of CN113392057A publication Critical patent/CN113392057A/zh
Application granted granted Critical
Publication of CN113392057B publication Critical patent/CN113392057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明提供一种整合多个地址于单一通道的数据通信方法及其***。地址传输步骤是驱动主机单元经由通道传输对应从属单元的从属地址至阵列单元。阵列单元包含多个数据区块，数据区块分别对应从属地址。旗标值设定步骤是驱动阵列单元根据从属地址对数据区块设定旗标值。指标产生步骤是驱动阵列单元解析从属地址以产生动作指标。指标移动步骤是驱动阵列单元根据旗标值移动动作指标至数据区块。数据传输步骤是驱动阵列单元接收多个位元组数据并根据动作指标传输位元组数据至数据区块。借此，利用单一通道取代多个扩展器，进而减少硬件成本。

Description

整合多个地址于单一通道的数据通信方法及其***
技术领域
本发明是关于一种数据通信方法及其***，且特别是关于一种整合多个地址于单一通道的数据通信方法及其***。
背景技术
集成总线电路(Inter-Integrated Circuit，I2C)由于自身的协议与端口简单不复杂，因此主要用以在不同芯片之间进行通信。I2C是属于一种序列式的传输，并包含一条串列数据线(Serial Data Line，SDA)与一条串列时钟线(Serial Clock Line，SCL)，其中SDA用以传送数据，SCL用以传送时钟。此外，I2C通常连接一个主装置(Master device)及多个从装置(Slave device)，主装置及所述从装置均利用I2C以相互传递信息。
若是主装置连接多个从装置时，主装置的I2C端口需要并联多个输入输出扩展器(I/O Expander)，且所述I/O Expander各自所对应的从属地址(Slave address)皆不相同。主装置会对所述I/O Expander依序送出指令来控制各个I/OExpander所连接的通用型输入输出引脚(GPIO pin)。由于现有的I2C主从架构需要连接多个I/O Expander，因此必定会大量增加硬件成本与I2C通道布局的空间。
有鉴于此，针对现有的I2C主从架构所存在的问题点，如何建立一种仅使用单一通道即可使主装置向多个从装置进行数据通信，实为民众所殷切企盼，亦是相关业者须努力研发突破的目标及方向。
发明内容
因此，本发明的目的在于提供一种整合多个地址于单一通道的数据通信方法及其***，其在现有的I2C主从架构中移除了I/O Expander，且整合多个从属地址于阵列单元所连接的单一通道内，以使此通道取代原先多个I/OExpander所使用的多个I2C通道，进而减少I2C通道布局的空间与整体***的硬件成本。
依据本发明的方法态样的一实施方式提供一种整合多个地址于单一通道的数据通信方法，其用以在一主机单元及多个从属单元间提供数据通信。整合多个地址于单一通道的数据通信方法包含一地址传输步骤、一旗标值设定步骤、一指标产生步骤、一指标移动步骤以及一数据传输步骤。地址传输步骤是驱动主机单元经由一通道传输对应所述多个从属单元的多个从属地址至一阵列单元，且阵列单元包含多个数据区块，所述多个数据区块分别对应所述多个从属地址。旗标值设定步骤是驱动阵列单元根据其中一个从属地址对其中一个数据区块设定一旗标值，旗标值作为一索引值。指标产生步骤是驱动阵列单元解析其中一个从属地址以产生一动作指标。指标移动步骤是驱动阵列单元根据旗标值移动动作指标至其中一个数据区块。数据传输步骤是驱动阵列单元接收多个位元组数据，并根据动作指标传输所述多个位元组数据至其中一个数据区块。
借此，本发明的整合多个地址于单一通道的数据通信方法通过旗标值与动作指标将于主机单元及多个从属单元间需要传输的位元组数据写入或读取至对应的数据区块内。
依据本发明的结构态样的一实施方式提供一种整合多个地址于单一通道的数据通信***，其用以在一主机单元及多个从属单元间提供数据通信。整合多个地址于单一通道的数据通信***包含一主机单元、一通道以及一阵列单元。主机单元产生对应所述多个从属单元的多个从属地址。通道连接主机单元并传输所述多个从属地址。阵列单元连接通道及所述多个从属单元之间并接收所述多个从属地址。阵列单元包含多个数据区块，所述多个数据区块分别对应所述多个从属地址。阵列单元经配置以实施一旗标值设定步骤、一指标产生步骤、一指标移动步骤及一数据传输步骤。旗标值设定步骤是根据其中一个从属地址对其中一个数据区块设定一旗标值，旗标值作为一索引值。指标产生步骤是解析其中一个从属地址以产生一动作指标。指标移动步骤是根据旗标值移动动作指标至其中一个数据区块。数据传输步骤是接收多个位元组数据，并根据动作指标传输所述多个位元组数据至其中一个数据区块。
借此，本发明的阵列单元利用通道依序接收对应各个从属单元的从属地址，并通过旗标值与动作指标将不同的位元组数据分别传输至对应各个从属单元的数据区块内，进而减少I2C通道布局的空间与整体***的硬件成本。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：
图1是绘示依照本发明第一实施例的整合多个地址于单一通道的数据通信方法的流程示意图；
图2是绘示在主机单元、阵列单元及从属单元间传输的I2C串列数据的协议格式的示意图；
图3是绘示图1的整合多个地址于单一通道的数据通信方法的指标移动步骤的流程示意图；
图4是绘示图1的整合多个地址于单一通道的数据通信方法对应阵列单元的示意图；以及
图5是绘示依照本发明第二实施例的整合多个地址于单一通道的数据通信***的方块示意图。
其中，附图标记说明如下：
10：整合多个地址于单一通道的数据通信方法
S02：地址传输步骤
S04：旗标值设定步骤
S06：指标产生步骤
S08：指标移动步骤
S081：第一移动步骤
S082：第二移动步骤
S10：数据传输步骤
20：整合多个地址于单一通道的数据通信***
100：I2C串列数据
110：从属地址
111：旗标值
112：动作指标
120：指令
130：位元组数据
200：主机单元
300：通道
400：阵列单元
410：数据区块
411：起始地址
412：偏移区
500：从属单元
S：起始信号
P：停止信号
R/W：读写位元
ACK：确认位元
Offset：地址偏移量
具体实施方式
请参阅图1，图1是绘示依照本发明第一实施例的整合多个地址于单一通道的数据通信方法10的流程示意图。如图1所示，整合多个地址于单一通道的数据通信方法10主要用以在主机单元及多个从属单元间提供数据通信，且包含一地址传输步骤S02、一旗标值设定步骤S04、一指标产生步骤S06、一指标移动步骤S08以及一数据传输步骤S10。
地址传输步骤S02是驱动主机单元经由一通道传输对应其中一个从属单元的一从属地址110至一阵列单元。阵列单元包含多个数据区块，且所述多个数据区块分别对应所述多个从属单元的多个从属地址110。旗标值设定步骤S04是驱动阵列单元根据从属地址110对其中一个数据区块设定一旗标值111。指标产生步骤S06是驱动阵列单元解析从属地址110以产生一动作指标112。指标移动步骤S08是驱动阵列单元根据旗标值111移动动作指标112至此其中一数据区块。数据传输步骤S10是驱动阵列单元接收多个位元组数据130，并根据动作指标112传输所述多个位元组数据130至此其中一数据区块。
借此，本发明的整合多个地址于单一通道的数据通信方法10将旗标值111作为一索引值，并通过旗标值111所在的位置将动作指标112移动至对应从属地址110的数据区块内，然后再根据动作指标112将位元组数据130传输至对应从属地址110的数据区块内。
请一并参阅图1与图2，其中图2是绘示在主机单元、阵列单元及从属单元间传输的I2C串列数据的协议格式的示意图。如图2所示，多个I2C串列数据是利用通道与阵列单元在主机单元及多个从属单元间依序传输。具体而言，各个I2C串列数据可包含一起始信号S、一从属地址110、一指令120、多个位元组数据130、多个确认位元ACK及一停止信号P。主机单元通过起始信号S通知阵列单元与后端的从属单元，此通道已启动并开始传输数据。值得注意的是，各个I2C串列数据中的从属地址110仅能对应其中一个从属单元。接着，主机单元再利用指令120来控制阵列单元与各个从属单元之间的GPIO pin，以开始传输所述多个位元组数据130，其中从属单元可通过回传确认位元ACK告知主机单元已收到数据。最后，主机单元通过停止信号P通知阵列单元与后端的从属单元本次I2C串列数据的传输已结束。
请一并参阅图1、图2、图3及图4，其中图3是绘示图1的整合多个地址于单一通道的数据通信方法10的指标移动步骤S08的流程示意图；以及图4是绘示图1的整合多个地址于单一通道的数据通信方法10对应阵列单元400的示意图。如图1-图4所示，各个数据区块410可包含一起始地址411及多个偏移区412，其中图4仅绘示其中一数据区块410内的起始地址411及多个偏移区412，其他数据区块410内的起始地址及多个偏移区则不另绘示。
指标移动步骤S08可包含一第一移动步骤S081与一第二移动步骤S082。第一移动步骤S081是驱动阵列单元400根据旗标值111移动动作指标112至此其中一数据区块410的起始地址411。第二移动步骤S082是驱动阵列单元400从主机单元接收指令120，并根据指令120将动作指标112从此其中一数据区块410的起始地址411移动至此其中一数据区块410的其中一偏移区412内。
详细地说，指令120可包含对应所述多个位元组数据130的多个地址偏移量Offset(如图2所示)。于第二移动步骤S082中，阵列单元400叠加对应其中一位元组数据130的其中一地址偏移量Offset与起始地址411以产生一绝对地址，然后阵列单元400根据此绝对地址将动作指标112从起始地址411移动至此其中一偏移区412。因此，于数据传输步骤S10中，阵列单元400根据动作指标112目前所在的位置而传输此其中一位元组数据130至此其中一数据区块410的此其中一偏移区412。
同理，主机单元针对下一个从属单元接续地传输下一个I2C串列数据至阵列单元400，然后重复本发明的整合多个地址于单一通道的数据通信方法10的执行地址传输步骤S02、旗标值设定步骤S04、指标产生步骤S06、指标移动步骤S08以及数据传输步骤S10，藉以令下一个I2C串列数据的多个位元组数据130可根据旗标值111与动作指标112传输至对应此下一个从属单元的数据区块410，并依此类推。
另外，各个I2C串列数据的从属地址110可具有一读写位元R/W(如图2所示)。于指标产生步骤S06中，当读写位元R/W表示为一写入动作(即表示主机单元要写入数据至从属单元)，则阵列单元400根据读写位元R/W产生对应写入动作的动作指标112。另一方面，当读写位元R/W表示为一读取动作(即表示主机单元要由从属单元读取数据)，则阵列单元400根据读写位元R/W产生对应读取动作的动作指标112。借此，本发明的整合多个地址于单一通道的数据通信方法10通过旗标值111与动作指标112的配置可将多个位元组数据130写入或读取至对应从属地址110的数据区块410内。
请一并参阅图1-图4及图5，其中图5是绘示依照本发明第二实施例的整合多个地址于单一通道的数据通信***20的方块示意图。如图1-图5所示，整合多个地址于单一通道的数据通信***20包含一主机单元200、一通道300、一阵列单元400以及多个从属单元500，且用以在主机单元200及所述多个从属单元500间提供数据通信。
主机单元200依序产生多个I2C串列数据100，其中所述多个I2C串列数据100分别对应所述多个从属单元500，且各个I2C串列数据100包含一从属地址110、一指令120、多个位元组数据130。通道300电性连接主机单元200并用以传输所述多个I2C串列数据100，其中通道300可为一I2C总线。阵列单元400电性连接通道300及所述多个从属单元500之间，且可为一场域可编程逻辑闸阵列(Field Programmable Gate Array，FPGA)或是一特定应用集成电路(Application Specific Integrated Circuit，ASIC)，但本发明不以此为限。
阵列单元400由主机单元200接收其中一个I2C串列数据100的从属地址110，且包含多个数据区块410，其中所述多个数据区块410分别对应所述多个从属单元500的多个从属地址110。特别的是，阵列单元400经配置以实施一旗标值设定步骤S04、一指标产生步骤S06、一指标移动步骤S08及一数据传输步骤S10。旗标值设定步骤S04是根据从属地址110对其中一个数据区块410设定一旗标值111。指标产生步骤S06是解析从属地址110以产生一动作指标112。指标移动步骤S08是根据旗标值111移动动作指标112至此其中一数据区块410。数据传输步骤S10是接收所述多个位元组数据130，并根据动作指标112传输所述多个位元组数据130至此其中一数据区块410。
借此，本发明的阵列单元400利用通道300依序接收对应各个从属单元500的从属地址110，并通过旗标值111与动作指标112将不同的位元组数据130分别传输至对应各个从属单元500的数据区块410内，进而减少I2C通道布局的空间与整体***的硬件成本。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (10)

1.一种整合多个地址于单一通道的数据通信方法，用以在一主机单元及多个从属单元间提供数据通信，其特征在于，该整合多个地址于单一通道的数据通信方法包含以下步骤：
一地址传输步骤，是驱动该主机单元经由一通道传输对应所述多个从属单元的多个从属地址至一阵列单元，且该阵列单元包含多个数据区块，所述多个数据区块分别对应所述多个从属地址；
一旗标值设定步骤，是驱动该阵列单元根据其中一该从属地址对其中一该数据区块设定一旗标值，该旗标值作为一索引值；
一指标产生步骤，是驱动该阵列单元解析其中一该从属地址以产生一动作指标；
一指标移动步骤，是驱动该阵列单元根据该旗标值移动该动作指标至其中一该数据区块；以及
一数据传输步骤，是驱动该阵列单元接收多个位元组数据，并根据该动作指标传输所述多个位元组数据至其中一该数据区块。
2.如权利要求1所述的整合多个地址于单一通道的数据通信方法，其特征在于，各该数据区块包含一起始地址及多个偏移区，且该指标移动步骤包含：
一第一移动步骤，是驱动该阵列单元根据该旗标值移动该动作指标至其中一该数据区块的该起始地址；及
一第二移动步骤，是驱动该阵列单元从该主机单元接收一指令，并根据该指令将该动作指标从其中一该数据区块的该起始地址移动至其中一该数据区块的其中一该偏移区。
3.如权利要求2所述的整合多个地址于单一通道的数据通信方法，其特征在于，该指令包含对应所述多个位元组数据的多个地址偏移量，且于该第二移动步骤中，
叠加其中一该地址偏移量与该起始地址以产生一绝对地址，并根据该绝对地址将该动作指标从该起始地址移动至其中一该偏移区。
4.如权利要求2所述的整合多个地址于单一通道的数据通信方法，其特征在于，于该数据传输步骤中，
根据该动作指标传输其中一该位元组数据至其中一该数据区块的其中一该偏移区。
5.如权利要求1所述的整合多个地址于单一通道的数据通信方法，其特征在于，其中一该从属地址具有一读写位元，于该指标产生步骤中，
当该读写位元表示为一写入动作，该阵列单元根据该读写位元产生对应该写入动作的该动作指标；及
当该读写位元表示为一读取动作，该阵列单元根据该读写位元产生对应该读取动作的该动作指标。
6.一种整合多个地址于单一通道的数据通信***，用以在一主机单元及多个从属单元间提供数据通信，其特征在于，该整合多个地址于单一通道的数据通信***包含：
该主机单元，产生对应所述多个从属单元的多个从属地址；
一通道，连接该主机单元并传输所述多个从属地址；以及
一阵列单元，连接该通道及所述多个从属单元之间并接收所述多个从属地址，该阵列单元包含多个数据区块，所述多个数据区块分别对应所述多个从属地址，且该阵列单元经配置以实施包含以下步骤的操作：
一旗标值设定步骤，是根据其中一该从属地址对其中一该数据区块设定一旗标值，该旗标值作为一索引值；
一指标产生步骤，是解析其中一该从属地址以产生一动作指标；
一指标移动步骤，是根据该旗标值移动该动作指标至其中一该数据区块；及
一数据传输步骤，是接收多个位元组数据，并根据该动作指标传输所述多个位元组数据至其中一该数据区块。
7.如权利要求6所述的整合多个地址于单一通道的数据通信***，其特征在于，各该数据区块包含一起始地址及多个偏移区，且该指标移动步骤包含：
一第一移动步骤，是根据该旗标值移动该动作指标至其中一该数据区块的该起始地址；及
一第二移动步骤，是从该主机单元接收一指令，并根据该指令将该动作指标从其中一该数据区块的该起始地址移动至其中一该数据区块的其中一该偏移区。
8.如权利要求7所述的整合多个地址于单一通道的数据通信***，其特征在于，该指令包含对应所述多个位元组数据的多个地址偏移量，且于该第二移动步骤中，
叠加其中一该地址偏移量与该起始地址以产生一绝对地址，并根据该绝对地址将该动作指标从该起始地址移动至其中一该偏移区。
9.如权利要求7所述的整合多个地址于单一通道的数据通信***，其特征在于，于该数据传输步骤中，
根据该动作指标传输其中一该位元组数据至其中一该数据区块的其中一该偏移区。
10.如权利要求6所述的整合多个地址于单一通道的数据通信***，其特征在于，其中一该从属地址具有一读写位元，于该指标产生步骤中，
当该读写位元表示为一写入动作，该阵列单元根据该读写位元产生对应该写入动作的该动作指标；及
当该读写位元表示为一读取动作，该阵列单元根据该读写位元产生对应该读取动作的该动作指标。
CN202110652378.XA 2021-06-11 2021-06-11 整合多个地址于单一通道的数据通信方法及其*** Active CN113392057B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110652378.XA CN113392057B (zh) 2021-06-11 2021-06-11 整合多个地址于单一通道的数据通信方法及其***
TW110125567A TWI775527B (zh) 2021-06-11 2021-07-12 整合多個位址於單一通道之資料通信方法及其系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110652378.XA CN113392057B (zh) 2021-06-11 2021-06-11 整合多个地址于单一通道的数据通信方法及其***

Publications (2)

Publication Number Publication Date
CN113392057A CN113392057A (zh) 2021-09-14
CN113392057B true CN113392057B (zh) 2023-03-14

Family

ID=77620524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110652378.XA Active CN113392057B (zh) 2021-06-11 2021-06-11 整合多个地址于单一通道的数据通信方法及其***

Country Status (2)

Country Link
CN (1) CN113392057B (zh)
TW (1) TWI775527B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1225252A (zh) * 1967-04-14 1971-03-17
TW200403687A (en) * 2002-08-30 2004-03-01 Nec Electronics Corp Flash memory for improving write access time
CN104133792A (zh) * 2013-05-03 2014-11-05 珠海全志科技股份有限公司 精简串行总线通信方法及***
TW201901467A (zh) * 2017-05-10 2019-01-01 美商高通公司 從設備主設備-寫入/讀取資料包有效負荷擴展
WO2020150699A1 (en) * 2019-01-18 2020-07-23 Apple Inc. Methods for data repetition transmission for high reliable communication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793488A (en) * 1971-06-03 1974-02-19 Receptors Data communication system with addressable terminals
US6038185A (en) * 1998-05-12 2000-03-14 Atmel Corporation Method and apparatus for a serial access memory
US7231467B2 (en) * 2003-11-17 2007-06-12 Agere Systems Inc. Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput
TW201201547A (en) * 2010-06-17 2012-01-01 O2Micro Inc Device, system and method for assigning addresses
US9448960B2 (en) * 2013-03-14 2016-09-20 Linear Technology Corporation Address translation in I2C data communications system
CN110300407A (zh) * 2018-03-21 2019-10-01 中兴通讯股份有限公司 数据传输通道地址分配方法、关联方法、装置及存储介质
TWI709046B (zh) * 2019-09-09 2020-11-01 英業達股份有限公司 多地址響應的複雜可程式邏輯裝置及運作方法
CN112769966B (zh) * 2019-10-21 2023-08-25 阿里巴巴集团控股有限公司 一种地址信息分配方法、装置以及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1225252A (zh) * 1967-04-14 1971-03-17
TW200403687A (en) * 2002-08-30 2004-03-01 Nec Electronics Corp Flash memory for improving write access time
CN104133792A (zh) * 2013-05-03 2014-11-05 珠海全志科技股份有限公司 精简串行总线通信方法及***
TW201901467A (zh) * 2017-05-10 2019-01-01 美商高通公司 從設備主設備-寫入/讀取資料包有效負荷擴展
WO2020150699A1 (en) * 2019-01-18 2020-07-23 Apple Inc. Methods for data repetition transmission for high reliable communication

Also Published As

Publication number Publication date
CN113392057A (zh) 2021-09-14
TWI775527B (zh) 2022-08-21
TW202248867A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
EP3234788B1 (en) DATA TRANSMISSION USING PCIe PROTOCOL VIA USB PORT
US9514080B1 (en) Method and apparatus for providing an interface between a host device and a plurality of storage devices
US10634723B2 (en) Method and system for acquisition of test data
JP4966695B2 (ja) マルチマスタのチェーン接続された二線シリアルバス装置及びディジタル状態機械
CN102203851A (zh) 在标准设备连接器上的可选内容的传输
CN112100102B (zh) 接口管理电路、图形信号发生器及usb type-c转接线
JP3450274B2 (ja) 通信制御回路
US7337245B2 (en) Protocol adapter for passing diagnostic messages between vehicle networks and a host computer
US10474604B2 (en) Transmitting universal serial bus (USB) data over alternate mode connection
KR100919159B1 (ko) 멀티미디어 카드 인터페이스 방법, 컴퓨터 프로그램 생성물및 장치
CN111538693A (zh) Pcie总线扩展***及方法
CN111309665A (zh) 并行写操作、读操作控制***及方法
CN105045746A (zh) 一种接口扩展装置
CN113392057B (zh) 整合多个地址于单一通道的数据通信方法及其***
CN113439419A (zh) 一种基于PCIe的数据传输方法、装置及***
KR102006068B1 (ko) 인터페이스 변환장치
CN113722261A (zh) Spi扩展片选数目和增强读写响应时间灵活性的方法
CN107643989B (zh) 一种基于pci总线协议双光纤环路冗余结构通讯板卡
CN113836058A (zh) 一种板卡间数据交换方法、装置、设备及存储介质
JP4906688B2 (ja) 制御信号通信方法、光トランシーバ装置
CN112835834B (zh) 数据传输***
CN110780189B (zh) 一种基于fpga的sdio接口测试设备与方法
CN114880270B (zh) Spi设备及其数据传输方法
JP3940843B2 (ja) シリアル通信システム及びシリアル通信用ローカル端末
CN117370258B (zh) 一种高速i2c总线的多路低速i2c扩展方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant