CN113378863B - 一种图像处理方法及装置、电子设备和存储介质 - Google Patents

一种图像处理方法及装置、电子设备和存储介质 Download PDF

Info

Publication number
CN113378863B
CN113378863B CN202110779002.5A CN202110779002A CN113378863B CN 113378863 B CN113378863 B CN 113378863B CN 202110779002 A CN202110779002 A CN 202110779002A CN 113378863 B CN113378863 B CN 113378863B
Authority
CN
China
Prior art keywords
convolution
feature
threads
read
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110779002.5A
Other languages
English (en)
Other versions
CN113378863A (zh
Inventor
刘宇玺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sensetime Technology Development Co Ltd
Original Assignee
Shanghai Sensetime Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sensetime Technology Development Co Ltd filed Critical Shanghai Sensetime Technology Development Co Ltd
Priority to CN202110779002.5A priority Critical patent/CN113378863B/zh
Publication of CN113378863A publication Critical patent/CN113378863A/zh
Priority to PCT/CN2022/078439 priority patent/WO2023279740A1/zh
Application granted granted Critical
Publication of CN113378863B publication Critical patent/CN113378863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/50—Information retrieval; Database structures therefor; File system structures therefor of still image data
    • G06F16/51—Indexing; Data structures therefor; Storage structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/25—Fusion techniques
    • G06F18/253—Fusion techniques of extracted features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Analysis (AREA)
  • Molecular Biology (AREA)
  • Computational Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Algebra (AREA)
  • Image Analysis (AREA)

Abstract

本公开涉及一种图像处理方法及装置、电子设备和存储介质，所述方法包括：对目标图像中的图像特征进行提取，得到用于表征图像特征的特征图；通过多个第一线程计算特征图和/或卷积核中的特征值的索引位置；控制多个第二线程按照所述索引位置读取特征图和/或卷积核中的特征值，并利用读取到的所述特征值进行卷积处理，得到卷积特征，所述卷积特征用于表征对所述图像特征的提取结果。本公开实施例可提高图像处理中卷积操作的效率。

Description

一种图像处理方法及装置、电子设备和存储介质
技术领域
本公开涉及计算机技术领域，尤其涉及一种图像处理方法及装置、电子设备和存储介质。
背景技术
图形处理器(Graphics Processing Unit，GPU)作为硬件加速器在高性能计算领域得到广泛的应用。特别是近几年，GPU广泛应用在人工智能(AI)领域，特别是深度学习领域。深度学习的训练和推理过程中所要处理的海量数据由GPU来加速处理。
图像的特征可以表征为矩阵的形式，矩阵中的每一个值表征图像中相应位置的像素点，通过对矩阵进行矩阵乘累加操作，可以实现对矩阵的卷积。然而，相关技术中，卷积操作的效率有待提高。
发明内容
本公开提出了一种图像处理技术方案。
根据本公开的一方面，提供了一种图像处理方法，包括：
对目标图像中的图像特征进行提取，得到用于表征图像特征的特征图；
通过多个第一线程计算特征图和/或卷积核中的特征值的索引位置；
控制多个第二线程按照所述索引位置读取特征图和/或卷积核中的特征值，并利用读取到的所述特征值进行卷积处理，得到卷积特征，所述卷积特征用于表征对所述图像特征的提取结果。
在一种可能的实现方式中，所述利用读取到的所述特征值进行卷积处理，得到卷积特征，包括：
将读取到的特征值在矩阵乘加运算MMA指令的通道K维度进行排列，进行矩阵乘加运算，得到卷积特征。
在一种可能的实现方式中，所述通过多个第一线程计算特征图和/卷积核中的特征值的索引位置，包括：
按照各线程的标识ID的顺序，控制各线程分别计算特征图和/或卷积核中的特征值的索引位置。
在一种可能的实现方式中，在所述通过多个第一线程计算特征图和/卷积核中的特征值的索引位置，所述方法还包括：
将所述索引位置的特征值加载到共享内存SMem中，以供各线程使用。
在一种可能的实现方式中，所述控制多个第二线程按照所述索引位置读取特征图和/或卷积核中的特征值，包括：
控制所述多个第二线程将索引位置处的特征值读入到各自的寄存器中；
所述利用读取到的所述特征值进行卷积处理，得到卷积特征，包括：
利用所述寄存器中的各个特征值进行卷积处理，得到卷积特征。
在一种可能的实现方式中，在所述对目标图像中的图像特征进行提取后，所述方法还包括：
确定单个线程束Warp中能够处理的特征块的多种第一尺寸，并基于所述第一尺寸生成用于进行特征块划分的图形处理器核函数；其中，所述第一尺寸的最大值根据寄存器容量确定，所述第一尺寸的最小值为矩阵乘加运算指令计算的最小矩阵单元的尺寸，所述多种第一尺寸的值为所述最小值的倍数。
在一种可能的实现方式中，在所述对目标图像中的图像特征进行提取后，所述方法还包括：
确定单个线程块TB中能够处理的特征块的多种第二尺寸，并基于所述第二尺寸生成用于进行特征块划分的图形处理器核函数；其中，所述第二尺寸的最小值为单个线程束Warp能够处理的特征块的第一尺寸，所述第二尺寸为所述第一尺寸的倍数，所述第二尺寸的最大值根据共享内存的容量和TB内线程数上限确定。
根据本公开的一方面，提供了一种图像处理装置，包括：
提取单元，用于对目标图像中的图像特征进行提取，得到用于表征图像特征的特征图；
索引计算单元，用于通过多个第一线程计算特征图和/或卷积核中的特征值的索引位置；
卷积处理单元，用于控制多个第二线程按照所述索引位置读取特征图和/或卷积核中的特征值，并利用读取到的所述特征值进行卷积处理，得到卷积特征，所述卷积特征用于表征对所述图像特征的提取结果。
在一种可能的实现方式中，所述卷积处理单元，用于将读取到的特征值在矩阵乘加运算MMA指令的通道K维度进行排列，进行矩阵乘加运算，得到卷积特征。
在一种可能的实现方式中，所述索引计算单元，用于按照各线程的标识ID的顺序，控制各线程分别计算特征图和/或卷积核中的特征值的索引位置。
在一种可能的实现方式中，所述装置还包括：
加载单元，用于将所述索引位置的特征值加载到共享内存SMem中，以供各线程使用。
在一种可能的实现方式中，所述卷积处理单元，用于控制所述多个第二线程将索引位置处的特征值读入到各自的寄存器中，利用所述寄存器中的各个特征值进行卷积处理，得到卷积特征。
在一种可能的实现方式中，所述装置还包括：
第一尺寸确定单元，用于确定单个线程束Warp中能够处理的特征块的多种第一尺寸，并基于所述第一尺寸生成用于进行特征块划分的图形处理器核函数；其中，所述第一尺寸的最大值根据寄存器容量确定，所述第一尺寸的最小值为矩阵乘加运算指令计算的最小矩阵单元的尺寸，所述多种第一尺寸的值为所述最小值的倍数。
在一种可能的实现方式中，所述装置还包括：
第二尺寸确定单元，用于确定单个线程块TB中能够处理的特征块的多种第二尺寸，并基于所述第二尺寸生成用于进行特征块划分的图形处理器核函数；其中，所述第二尺寸的最小值为单个线程束Warp能够处理的特征块的第一尺寸，所述第二尺寸为所述第一尺寸的倍数，所述第二尺寸的最大值根据共享内存的容量和TB内线程数上限确定。
根据本公开的一方面，提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
在本公开实施例中，通过多个第一线程计算特征图和/卷积核中的特征值的索引位置；控制多个第二线程按照所述索引位置读取特征图和/卷积核中的特征值，并利用读取到的所述特征值进行卷积处理，得到卷积特征。由此，针对矩阵乘卷积方式而言，对于大图少通道的卷积类型，由于通道数较少，为便于充分利用计算资源，可以通过多个第一现场预先计算出特征图和/卷积核中的特征值的索引位置，在已知特征值的索引位置的情况下，多个第二线程可以按照索引位置去读取特征图和/卷积核中的特征值进行计算，而非在一次计算中所有线程计算的特征值的索引都指向各通道中特征图和/卷积核的同一个点，减少了由于不知道索引位置读取不到数据而填充数据0的情况，以充分利用各线程进行卷积计算，减少了GPU资源浪费，提高了卷积操作的效率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出根据本公开实施例的特征图尺寸的示意图。
图2示出根据本公开实施例的矩阵乘运算的卷积过程的示意图。
图3示出根据本公开实施例的卷积操作读取特征值过程的示意图。
图4示出根据本公开实施例的图像处理方法的流程图。
图5示出根据公开实施例的图像处理方法的一个应用场景示意图。
图6示出根据本公开实施例的一种图像处理装置的框图。
图7示出根据本公开实施例的一种电子设备的框图。
图8示出根据本公开实施例的一种电子设备的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
如背景技术所述，相关技术中的卷积操作的效率有待提高，为了提高卷积操作的效率，可以基于张量计算单元(Tensor Core)进行卷积操作。Tensor Core是一种矩阵乘累加的计算单元，其在一个周期可以完成多次的乘加操作，可以达到非常高的计算性能。针对A100型号的GPU，Tensor Core的int8精度的计算性能甚至可以达到624TOPS。芯片算力的增加主要是为了加速卷积/矩阵乘法一类的高频计算密集型算子，但是也带来了如何高效利用算力的困难，即如何高效地在Tensor Core上实现卷积算子。
典型的卷积神经网络(CNN)由输入层(Input)、卷积层(Conv)、激活函数(Relu)、全连接层(FC)等组成。其中，原始的图像数据经过网络，逐渐抽取出其底层特征，最后形成高级语义特征。
卷积操作就是图像的特征图(Feature Map)与卷积核(Filter Kernel)进行乘加运算，抽取出图像信息的过程。卷积操作是神经网络中最耗时的运算，深度学习模型的大部分时间开销都在卷积算子上，卷积算子的性能对程序性能有着重要影响。
根据特征图(Feature Map)的尺寸大小，可以将卷积类型分为大图少通道类型和小图多通道类型，如图1所示。其中特征图的三个尺寸“长×宽×通道”标注于特征图的上方，如224×224×3、56×56×64等。卷积核尺寸“长×宽”标注于卷积核的下方，如7x7、1x1等。
大图少通道类型：这种类型的卷积一般存在于神经网络的开始阶段，它的特点是特征图的长和宽较大(即大图)，比如224，但是通道数目比较小(即多通道)，比如3。这种卷积类型属于访存密集型运算，Tensor Core的计算能力对于这种类型得不到充分的发挥。
小图多通道类型：这种类型的卷积存在于神经网络的中间和末尾阶段，它的特点是特征图的长和宽较小(即小图)，比如56/28/14等，但是通道数目比较大(即多通道)，比如64/128/256等。这种卷积类型属于计算密集型运算，很适合发挥Tensor Core的计算能力。
目前TensorCore上采用的卷积算法主要是隐式矩阵乘算法。矩阵乘法的计算形式可以表述为两个尺寸为M×K的矩阵A和K×N的矩阵B相乘，A中每一行的第K个元素都与B中对应列的第K个元素对应相乘，得到M×N的矩阵C的过程。
GPU的编程模型往往包含三层：线程网(Grid)、线程块(Thread Block,TB)和线程(Thread)；其中，线程块是任务分配的基本单元，足够多的线程块能保证GPU的硬件计算单元得到充分的发挥。在本公开实施例中，矩阵乘法利用分块技术，将整个大的矩阵乘任务划分成多个小矩阵的乘法任务，然后将每一块小任务分配给不同的线程块来执行。例如，矩阵乘运算会对矩阵C(M×N维度)进行任务划分，每一个线程块计算Mtile×Ntile的小矩阵块，其中，Mtile为M维度特征块的尺寸，Ntile为N维度特征块的尺寸。例如，当M＝N＝1024时，在M和N维度可以按照Mtile＝Ntile＝128进行分块，这样一共产生(1024/128)x(1024/128)＝64个特征块。对于T4型号的GPU来说，至少需要40个线程块才能用上全部的GPU计算单元SM(Streaming Multiprocessor)。
然而，把大图少通道的卷积类型转换成矩阵乘后，矩阵乘的尺寸如图2所示，矩阵A的M维度和矩阵B的N维度尺寸很大，生成的特征块足够利用GPU的硬件资源；而K维度的尺寸却很小，在GPU中，会通过下发的矩阵乘加运算(matrix multiply and accumulate，MMA)指令来进行卷积运算，示例性的，一个MMA指令所处理的最小矩阵单元在M×N维度是16×8，在K维度是8。因此，在K维度尺寸很小的情况下，甚至会小于MMA指令中M×N×K的K的大小。
这里以T4型号的GPU在FP16级别精度的MMA指令为例，其M×N×K的大小为16×8×8；当卷积核的通道数小于8时，就要在通道末尾填充0，使其达到8的倍数后才能发送到Tensor Core上执行。通道末尾填充的0越多，无效的冗余操作就越多，Tensor Core的利用率就越低。
图3展示了尺寸3×3大小、通道数为2的卷积核由K＝8的MMA指令执行时产生的问题。由于GPU使用单指令多线程(Single Instruction Multiple Threads，SIMT)的编程模式的限制，同属于一个线程束Warp的不同线程会执行相同的指令，因此线程T0、T1、T2、T3计算的索引都指向了各通道中卷积核的第一个点F(0,0)。但是由于卷积核的通道数只有2，而MMA指令的K方向大小为8，因此就需要再MMA指令中读取不到数值的K方向上补充6个0，一个线程读取2个数据，那么只有线程T0读取到了数据，T1、T2、T3读取的数据都是无效的填充数据0。这就会造成Tensor Core的利用率只有25％，带来严重的资源浪费。而卷积的滑窗操作(Sliding Window)会依次遍历完卷积核的所有点，从F(0,0),F(0,1)一直遍历到F(2,2)，共需要9次才能遍历完3x3的卷积核。
在本公开实施例中，通过多个第一线程计算特征图和/卷积核中的特征值的索引位置；控制多个第二线程按照所述索引位置读取特征图和/卷积核中的特征值，并利用读取到的所述特征值进行卷积处理，得到卷积特征。由此，针对矩阵乘卷积方式而言，对于大图少通道的卷积类型，由于通道数较少，为便于充分利用计算资源，可以通过多个第一现场预先计算出特征图和/卷积核中的特征值的索引位置，在已知特征值的索引位置的情况下，多个第二线程可以按照索引位置去读取特征图和/卷积核中的特征值进行计算，而非在一次计算中所有线程计算的特征值的索引都指向各通道中特征图和/卷积核的同一个点，减少了由于不知道索引位置读取不到数据而填充数据0的情况，以充分利用各线程进行卷积计算，减少了GPU资源浪费，提高了卷积操作的效率。
在一种可能的实现方式中，所述图像处理方法可以由终端设备或服务器等电子设备执行，终端设备可以为用户设备(User Equipment，UE)、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理(Personal Digital Assistant，PDA)、手持设备、计算设备、车载设备、可穿戴设备等，所述方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。
为便于描述，本说明书一个或多个实施例中，图像处理方法的执行主体可以是图形处理器(graphics processing unit，GPU)，后文以执行主体为图形处理器为例，对该方法的实施方式进行介绍。可以理解，该方法的执行主体为GPU只是一种示例性的说明，并不应理解为对该方法的限定。
图4示出根据本公开实施例的图像处理方法的流程图，如图4所示，所述图像处理方法包括：
在步骤S11中，对目标图像中的图像特征进行提取，得到用于表征图像特征的特征图。
图像在计算机技术中的表达可以是一个个像素值组成的矩阵，那么对图像的分析可以是对表征图像像素值的矩阵进行分析。
这里的图像特征可以用来表征图像的像素值，该图像特征可以是图像的像素值组成的矩阵，或者也可以是经多次卷积操作后得到的图像特征，本公开对此不做限定。
在步骤S12中，通过多个第一线程计算特征图和/卷积核中的特征值的索引位置。
卷积核的具体表现形式可以是一个矩阵，该矩阵包含三个维度“长×宽×通道”，该矩阵中的特征值为卷积时的权值，通过该权重，可以通过卷积操作提取想要的图像特征，抑制其它图像特征。而特征图的具体表现形式同样也是一个矩阵，包含“长×宽×通道”三个维度，该矩阵中的特征值用来表征图像中的像素值。
数据在存储空间中存储时会有一个索引位置，用来表征数据在存储空间中的存储位置。在本公开实施例中，可以直接依据索引位置来读取存储空间中的特征值进行卷积计算，而无需将特征图展开为矩阵再进行卷积计算，能够节省内存资源。
而针对大图少通道卷积而言，由于通道数较少，为便于充分利用计算资源，多个第一线程可以在特征图和/卷积核的长和宽方向上顺序地读取特征值，以充分利用各线程进行索引位置的计算。因此，可以预设一个线程顺序，作为线程在特征图和/卷积核的长和宽方向上计算索引位置的顺序，各第一线程可以并行地计算特征值的索引位置，每个第一线程计算不同特征值的索引位置。
例如，以计算卷积核的索引位置为例，对于编号为0、1、2、3的4个线程，其编号可以作为线程顺序，那么，0号线程在卷积核的长和宽方向上计算第1个特征值的索引位置，1号线程计算第2个特征值的索引位置，2号线程计算第3个特征值的索引位置，3号线程计算第4个特征值的索引位置。
需要说明的是，线程每一次读取特征值时，可以读取2个通道上的值。例如，对于长宽为3x3、通道数为2的卷积核，按照步骤S12中的顺序，在1个线程计算2个通道的情况下，只需要执行3次MMA指令就能对全部的特征值进行计算，效率较高。
在步骤S13中，控制多个第二线程按照所述索引位置读取特征图和/卷积核中的特征值，并利用读取到的所述特征值进行卷积处理，得到卷积特征，所述卷积特征用于表征对所述图像特征的提取结果。
在确定索引位置后，由于索引位置是已知的，那么各第二线程在进行计算时可以直接根据索引位置读取特征图和/卷积核中的每个特征值，第二线程在已知特征值的索引位置的情况下，可以直接根据索引位置读取特征值作为卷积计算指令中的参数，因此可以尽可能地将一次卷积计算指令中各维度计算所需的值排满，减少需要补0的情况。
在得到存储空间中的特征值后，即可利用读取到的所述特征值进行卷积处理，得到卷积特征，具体卷积处理的过程可以是基于矩阵乘进行的卷积处理，尤其适用于进行大图少通道类型的卷积处理，处理效率较高。
需要说明的是，第一线程和第二线程可以是相同的线程，也可以是不同的线程，可以理解的是，本公开实施例中的“第一”和“第二”用于区分所描述的对象，而不应当理解为对描述对象的次序、指示或暗示相对重要性等其它限定。
在本公开实施例中，通过多个第一线程计算特征图和/卷积核中的特征值的索引位置；控制多个第二线程按照所述索引位置读取特征图和/卷积核中的特征值，并利用读取到的所述特征值进行卷积处理，得到卷积特征。由此，针对矩阵乘卷积方式而言，对于大图少通道的卷积类型，由于通道数较少，为便于充分利用计算资源，可以通过多个第一现场预先计算出特征图和/卷积核中的特征值的索引位置，在已知特征值的索引位置的情况下，多个第二线程可以按照索引位置去读取特征图和/卷积核中的特征值进行计算，而非在一次计算中所有线程计算的特征值的索引都指向各通道中特征图和/卷积核的同一个点，减少了由于不知道索引位置读取不到数据而填充数据0的情况，以充分利用各线程进行卷积计算，减少了GPU资源浪费，提高了卷积操作的效率。
在一种可能的实现方式中，所述利用读取到的所述特征值进行卷积处理，得到卷积特征，包括：将读取到的特征值在矩阵乘加运算MMA指令的通道维度K进行排列，进行矩阵乘加运算，得到卷积特征。
在矩阵乘运算中，会通过MMA指令来进行矩阵乘运算，针对MMA指令而言，其通道维度K方向上的最小尺寸是8，也就是说，在执行一次MMA执行时，K维度能够计算8份特征值，那么，在已知特征图和/卷积核特征值的索引位置的情况下，可以依据索引位置依次读取8个通道的特征值，作为MMA指令计算的数值，这样可以充分利用第二线程的运算能力，减少了GPU资源浪费，提高了卷积操作的效率。
在一种可能的实现方式中，通过多个第一线程计算特征图和/卷积核中的特征值的索引位置，包括：根据特征图和/卷积核中的特征值在特征图和/卷积核中的位置，以及所述特征图和/卷积核中的各特征值在存储空间中的数据排布规则，确定各特征值在存储空间中的索引位置。
数据在存储空间中存储时会遵循一定的排布规则，对于特征矩阵而言，常见的排布规则有两种：NCHW排布和NHWC排布，其中N代表特征图数量，C代表通道，H代表矩阵的高度(长)，W代表宽度。NCHW排布的规则即为按照[N,C,H,W]的优先级顺序对矩阵的值进行排布，而NHWC排布即为按照[N,H,W,C]的优先级顺序对矩阵的值进行排布。
以卷积核为例，卷积核的各特征值的通道、高度、宽度均为已知的，即卷积核中的特征值在卷积核中的位置是已知的，因此，在已知卷积核的特征值在数据存储空间中的数据排布规则的情况下，即可根据各特征值在卷积核中的位置，以及在数据存储空间中的数据排布规则，确定出各特征值在存储空间中的索引位置。
在本公开实施例中，通过根据特征图和/卷积核中的特征值在特征图和/卷积核中的位置，以及特征图和/卷积核中的各特征值在存储空间中的数据排布规则，确定各特征值在存储空间中的索引位置。由此，能够精确地计算出各线程要读取的特征图和/卷积核中的特征值的索引位置。
在一种可能的实现方式中，所述通过多个第一线程计算特征图和/卷积核中的特征值的索引位置，包括：按照各线程的标识ID的顺序，控制各线程分别计算特征图和/卷积核中的特征值的索引位置。
以计算卷积核的特征值为例，在GPU中各线程自身是具备一个标识ID的，该ID用来对不同的线程进行区分，该ID例如可以是：T0、T1、T2、T3，那么线程的标识ID的顺序即可以是数字由小到大排列的[T0、T1、T2、T3]的顺序，需要说明的是该顺序为一个循环的顺序，即T3的顺序后面会继续再连接[T0、T1、T2、T3]的顺序，直至将卷积核中的特征值的索引位置计算完毕。
在本公开实施例中，由于线程自身具备ID，因此按照各线程的标识ID的顺序，控制各线程分别计算特征图和/卷积核中的特征值的索引位置，使得各线程并行地对各特征值的索引位置进行计算，提高了对索引位置计算的效率。
在一种可能的实现方式中，所述通过多个第一线程计算特征图和/卷积核中的特征值的索引位置，包括：将所述索引位置的特征值加载到共享内存(Shared Memory，SMem)中，以供各线程使用。
虽然共享内存的大小有限，但是其具备较高的读写速度和带宽，因此，考虑到索引位置的值(索引值)占内存较小，那么，为了提高对索引值的读写效率，可以将索引位置的值存储到SMem中，进而提高卷积操作的效率，以提高图像处理操作的效率。
在一种可能的实现方式中，所述控制多个第二线程按照所述索引位置读取卷积核中的特征值，包括：控制所述多个第二线程将索引位置处的特征值读入到各自的寄存器中；所述利用读取到的所述特征值进行卷积处理，得到卷积特征，包括：利用所述寄存器中的各个特征值进行卷积处理，得到卷积特征。
在使用Tensor Core时，MMA指令经常与ldmatrix指令共同使用。通常，MMA指令计算所需的矩阵A、矩阵B的数据从全局存储空间(Global Memory，GMem)读入后会放到SMem中，然后使用ldmatrix指令按照特定的矩阵形状将矩阵A、矩阵B的数据读入各个线程的寄存器中。将数据放入到SMem中的好处是线程之间存在数据共享，降低了从GMem中读取数据的延迟，然而对于大图少通道类型的矩阵乘运算而言，需要共享的卷积数据很少，把数据放到SMem中缓存反而会增加一次读写SMem的延迟。
因此，在本公开实施例中，直接将MMA指令中所需的数据读入到各个线程的寄存器中，充分利用了大图少通道类型卷积的特点，降低了数据读取的延迟。
在本公开实施例中，在进行卷积运算的过程中，可以对卷积运算的矩阵进行分块处理，将特征矩阵划分为多个特征块，然后并行地对多个特征块进行运算，以提高卷积的效率，具体地，可以确定TB，线程束Warp及K维度的多种可能的特征块尺寸，最终生成对应的多种图形处理器核函数kernel，方便后期根据图像特征的尺寸来选择合适的kernel，对图像特征进行卷积处理。下面对三个维度分别进行详细的说明。
在一种可能的实现方式中，在所述对目标图像中的图像特征进行提取后，所述方法还包括：确定单个线程束Warp中能够处理的特征块的多种第一尺寸，并基于所述第一尺寸生成用于进行特征块划分的图形处理器核函数；其中，所述第一尺寸的最大值根据寄存器容量确定，所述第一尺寸的最小值为矩阵乘加运算指令计算的最小矩阵单元的尺寸，所述多种第一尺寸的值为所述最小值的倍数。
在GPU中，会通过下发的矩阵乘加运算(matrix multiply and accumulate，MMA)指令来进行卷积运算，示例性的，一个MMA指令所处理的最小矩阵单元在M×N维度是16×8，在K维度是8。
在单个Warp中，其能够处理的最小矩阵单元的尺寸即为MMA指令能够处理的最小矩阵单元的尺寸，而由于指令的运算是以2的指数幂的形式累加，因此单个Warp所能够处理的特征块的尺寸即为最小矩阵单元的尺寸再乘以2的指数幂，N可以为8、16、32、64，M可以为16、32、64、128，那么得到的M×N的值具体如表1所示。
而考虑到寄存器容量的限制，特征块的尺寸也不能无限的增大，其最大值可以根据寄存器容量来确定，由于寄存器容量的限制，寄存器中无法存储128x64的Warp特征块，因此，特征块的第一尺寸的最大值为128×32或64×64，具体如表1所示。
M\N 8 16 32 64
16 16x8 16x16 16x32 16x64
32 32x8 32x16 32x32 32x64
64 64x8 64x16 64x32 64x64
128 128x8 128x16 128x32 \
表1 Warp级的特征块尺寸
在本公开实施例中，可以在Warp维度将所有的特征块的第一尺寸进行遍历，进而基于第一尺寸生成图形处理器核函数kernel，这样得到的kernel可以适用于对各种尺寸的图像特征进行切分，得到的kernel的普适性较高。
在一种可能的实现方式中，在所述对目标图像中的图像特征进行提取后，所述方法还包括：确定单个线程块TB中能够处理的特征块的多种第二尺寸，并基于所述第二尺寸生成用于进行特征块划分的图形处理器核函数；其中，所述第二尺寸的最小值为单个线程束Warp能够处理的特征块的第一尺寸，所述第二尺寸为所述第一尺寸的倍数，所述第二尺寸的最大值根据共享内存的容量和TB内线程数上限确定。
一个TB中会包含一个或多个Warp，那么，第二尺寸的最小值即为单个线程束Warp能够处理的特征块的第一尺寸，第二尺寸也可以是第一尺寸的倍数，该倍数为2的指数幂，即2、4。表3中的MTB和NTB的具体值为第一尺寸的倍数。
在一些GPU中，一个TB往往最多可以有1024个线程，即16个Warp，然而，在GPU中，线程数量为128-512个时运算效率较高，因此，往往不会运行16个Warp，因此，为了保证GPU运算效率，一个TB中最多运行8个Warp，即MTB×NTB的最大值为2×4或者4×2，如表2所示。
MTB\NTB 1 2 4
1 1x1 1x2 1x4
2 2x1 2x2 2x4
4 4x1 4x2 \
表2 TB级的特征块尺寸。表中的数字表示相应Warp级特征块尺寸的倍数
在本公开实施例中，可以在TB维度将所有的特征块的第二尺寸进行遍历，进而基于第二尺寸生成图形处理器核函数kernel，这样得到的kernel可以适用于对各种尺寸的图像特征进行切分，得到的kernel的普适性较高。
如前文所述，在单个Warp中，其能够处理的最小矩阵单元的尺寸即为MMA指令能够处理的最小矩阵单元的尺寸，示例性的，一个MMA指令所处理的最小矩阵单元在M×N维度是16×8，在K维度是8。那么，单个TB中多种可能的K维度的尺寸包括k8、k16、k32等，如表3所示。
K 8 16 32
表3 K维度的分块大小
在本公开实施例中，可以在特征块的K维度上对分组的第三尺寸进行遍历，进而基于多种可能的第三尺寸生成图形处理器核函数kernel，这样得到的kernel可以适用于对各种尺寸的图像特征进行切分，得到的kernel的普适性较高。
请参阅图5，为本公开实施例的图像处理方法的一个应用场景示意图，在该应用场景中，会预先计算好3×3的卷积核中各个特征值的索引位置：F(0,0),F(0,1),F(0,2),F(1,0),F(1,1),F(1,2),F(2,0),F(2,1),F(2,2)，并放入SMem中；然后线程T0,T1,T2,T3依次从SMem中读取预先计算好的索引，图5中仅示出1次遍历中读取的F(0,0),F(0,1),F(0,2)和F(1,0)，其中，1个线程读取相同长宽位置的2层通道的特征值，如图5所示，C0代表通道的第0层，C1代表通道的第1层，T0读取F(0,0)处的两个通道的特征值，T1读取F(0,1)处的两个通道的特征值，T2读取F(0,2)处的两个通道的特征值，T3读取F(1,0)处的两个通道的特征值，然后把相应的卷积核数据读入到各自的寄存器中。1个MMA指令可以由T0,T1,T2,T3四个线程一起执行，四个线程共读取图中所示的8个通道的数据后，执行一次MMA指令，该次执行中无需填充无效的0数据，提高了Tensor Core的利用率。
从图5可以看出，在4个线程进行图像处理的情况下，4个线程共需执行3次MMA任务，便可以遍历完3x3的卷积核，第一次对双通道的F(0,0),F(0,1),F(0,2),F(1,0)进行处理，共计8通道的数据，可填满MMA指令的最小K维度8；第二次对双通道的F(1,1),F(1,2),F(2,0),F(2,1)进行处理，共计8通道的数据，可填满MMA指令的最小K维度8，第三次对双通道的F(2,2)进行处理，共计2通道的数据，无法填满MMA指令的最小K维度8，因此填充6个0来补齐。由此，与图3中的运算方式相比较，图3中一次执行MMA指令便需要填充6个0，而其需要共执行9次MMA指令，即共需要填充54个0，显然，相比较于图3中的技术而言，本公开实施例提供的图像处理方法，在对大图少通道的图像进行处理时，能够减少无效填充的0的数量，提高了Tensor Core的利用率。
可以理解，本公开提及的上述各个方法实施例，在不违背原理逻辑的情况下，均可以彼此相互结合形成结合后的实施例，限于篇幅，本公开不再赘述。本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
此外，本公开还提供了图像处理装置、电子设备、计算机可读存储介质、程序，上述均可用来实现本公开提供的任一种图像处理方法，相应技术方案和描述和参见方法部分的相应记载，不再赘述。
图6示出根据本公开实施例的图像处理装置的框图，如图6所示，所述装置60包括：
提取单元61，用于对目标图像中的图像特征进行提取，得到用于表征图像特征的特征图；
索引计算单元62，用于通过多个第一线程计算特征图和/或卷积核中的特征值的索引位置；
卷积处理单元63，用于控制多个第二线程按照所述索引位置读取特征图和/或卷积核中的特征值，并利用读取到的所述特征值进行卷积处理，得到卷积特征，所述卷积特征用于表征对所述图像特征的提取结果。
在一种可能的实现方式中，所述卷积处理单元，用于将读取到的特征值在矩阵乘加运算MMA指令的通道K维度进行排列，进行矩阵乘加运算，得到卷积特征。
在一种可能的实现方式中，所述索引计算单元，用于按照各线程的标识ID的顺序，控制各线程分别计算特征图和/或卷积核中的特征值的索引位置。
在一种可能的实现方式中，所述装置还包括：
加载单元，用于将所述索引位置的特征值加载到共享内存SMem中，以供各线程使用。
在一种可能的实现方式中，所述卷积处理单元，用于控制所述多个第二线程将索引位置处的特征值读入到各自的寄存器中，利用所述寄存器中的各个特征值进行卷积处理，得到卷积特征。
在一种可能的实现方式中，所述装置还包括：
第一尺寸确定单元，用于确定单个线程束Warp中能够处理的特征块的多种第一尺寸，并基于所述第一尺寸生成用于进行特征块划分的图形处理器核函数；其中，所述第一尺寸的最大值根据寄存器容量确定，所述第一尺寸的最小值为矩阵乘加运算指令计算的最小矩阵单元的尺寸，所述多种第一尺寸的值为所述最小值的倍数。
在一种可能的实现方式中，所述装置还包括：
第二尺寸确定单元，用于确定单个线程块TB中能够处理的特征块的多种第二尺寸，并基于所述第二尺寸生成用于进行特征块划分的图形处理器核函数；其中，所述第二尺寸的最小值为单个线程束Warp能够处理的特征块的第一尺寸，所述第二尺寸为所述第一尺寸的倍数，所述第二尺寸的最大值根据共享内存的容量和TB内线程数上限确定。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本公开实施例还提出一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。计算机可读存储介质可以是易失性或非易失性计算机可读存储介质。
本公开实施例还提出一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
本公开实施例还提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备的处理器中运行时，所述电子设备中的处理器执行上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图7示出根据本公开实施例的一种电子设备800的框图。例如，电子设备800可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等终端。
参照图7，电子设备800可以包括以下一个或多个组件：处理组件802，存储器804，电源组件806，多媒体组件808，音频组件810，输入/输出(I/O)的接口812，传感器组件814，以及通信组件816。
处理组件802通常控制电子设备800的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件802可以包括一个或多个模块，便于处理组件802和其他组件之间的交互。例如，处理组件802可以包括多媒体模块，以方便多媒体组件808和处理组件802之间的交互。
存储器804被配置为存储各种类型的数据以支持在电子设备800的操作。这些数据的示例包括用于在电子设备800上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。
电源组件806为电子设备800的各种组件提供电力。电源组件806可以包括电源管理***，一个或多个电源，及其他与为电子设备800生成、管理和分配电力相关联的组件。
多媒体组件808包括在所述电子设备800和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件808包括一个前置摄像头和/或后置摄像头。当电子设备800处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜***或具有焦距和光学变焦能力。
音频组件810被配置为输出和/或输入音频信号。例如，音频组件810包括一个麦克风(MIC)，当电子设备800处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中，音频组件810还包括一个扬声器，用于输出音频信号。
I/O接口812为处理组件802和***接口模块之间提供接口，上述***接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件814包括一个或多个传感器，用于为电子设备800提供各个方面的状态评估。例如，传感器组件814可以检测到电子设备800的打开/关闭状态，组件的相对定位，例如所述组件为电子设备800的显示器和小键盘，传感器组件814还可以检测电子设备800或电子设备800一个组件的位置改变，用户与电子设备800接触的存在或不存在，电子设备800方位或加速/减速和电子设备800的温度变化。传感器组件814可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器，如互补金属氧化物半导体(CMOS)或电荷耦合装置(CCD)图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件814还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。
通信组件816被配置为便于电子设备800和其他设备之间有线或无线方式的通信。电子设备800可以接入基于通信标准的无线网络，如无线网络(WiFi)，第二代移动通信技术(2G)或第三代移动通信技术(3G)，或它们的组合。在一个示例性实施例中，通信组件816经由广播信道接收来自外部广播管理***的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件816还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。
在示例性实施例中，电子设备800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述方法。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器804，上述计算机程序指令可由电子设备800的处理器820执行以完成上述方法。
图8示出根据本公开实施例的一种电子设备1900的框图。例如，电子设备1900可以被提供为一服务器。参照图8，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入输出(I/O)接口1958。电子设备1900可以操作基于存储在存储器1932的操作***，例如微软服务器操作***(Windows ServerTM)，苹果公司推出的基于图形用户界面操作***(Mac OSXTM)，多用户多进程的计算机操作***(UnixTM),自由和开放原代码的类Unix操作***(LinuxTM)，开放原代码的类Unix操作***(FreeBSDTM)或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是***、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是(但不限于)电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(***)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的***、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的***来实现，或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种图像处理方法，其特征在于，包括：
对目标图像中的图像特征进行提取，得到用于表征图像特征的特征图，所述特征图的长和宽大于通道数目；
通过多个第一线程计算特征图和/或卷积核中的特征值的索引位置，所述索引位置用于表征数据在存储空间中的存储位置；
控制多个第二线程直接按照所述索引位置读取特征图和/或卷积核中的特征值，并利用读取到的所述特征值进行卷积处理，得到卷积特征，所述卷积特征用于表征对所述图像特征的提取结果，所述卷积处理过程不包括将特征图展开为矩阵。
2.根据权利要求1所述的方法，其特征在于，所述利用读取到的所述特征值进行卷积处理，得到卷积特征，包括：
将读取到的特征值在矩阵乘加运算MMA指令的通道K维度进行排列，进行矩阵乘加运算，得到卷积特征。
3.根据权利要求1或2所述的方法，其特征在于，所述通过多个第一线程计算特征图和/卷积核中的特征值的索引位置，包括：
按照各线程的标识ID的顺序，控制各线程分别计算特征图和/或卷积核中的特征值的索引位置。
4.根据权利要求1-3任一所述方法，其特征在于，在所述通过多个第一线程计算特征图和/卷积核中的特征值的索引位置，所述方法还包括：
将所述索引位置的特征值加载到共享内存SMem中，以供各线程使用。
5.根据权利要求1-4任一所述方法，其特征在于，所述控制多个第二线程按照所述索引位置读取特征图和/或卷积核中的特征值，包括：
控制所述多个第二线程将索引位置处的特征值读入到各自的寄存器中；
所述利用读取到的所述特征值进行卷积处理，得到卷积特征，包括：
利用所述寄存器中的各个特征值进行卷积处理，得到卷积特征。
6.根据权利要求1-5任一所述方法，其特征在于，在所述对目标图像中的图像特征进行提取后，所述方法还包括：
确定单个线程束Warp中能够处理的特征块的多种第一尺寸，并基于所述第一尺寸生成用于进行特征块划分的图形处理器核函数；其中，所述第一尺寸的最大值根据寄存器容量确定，所述第一尺寸的最小值为矩阵乘加运算指令计算的最小矩阵单元的尺寸，所述多种第一尺寸的值为所述最小值的倍数。
7.根据权利要求1-6任一所述方法，其特征在于，在所述对目标图像中的图像特征进行提取后，所述方法还包括：
确定单个线程块TB中能够处理的特征块的多种第二尺寸，并基于所述第二尺寸生成用于进行特征块划分的图形处理器核函数；其中，所述第二尺寸的最小值为单个线程束Warp能够处理的特征块的第一尺寸，所述第二尺寸为所述第一尺寸的倍数，所述第二尺寸的最大值根据共享内存的容量和TB内线程数上限确定。
8.一种图像处理装置，其特征在于，包括：
提取单元，用于对目标图像中的图像特征进行提取，得到用于表征图像特征的特征图，所述特征图的长和宽大于通道数目；
索引计算单元，用于通过多个第一线程计算特征图和/或卷积核中的特征值的索引位置，所述索引位置用于表征数据在存储空间中的存储位置；
卷积处理单元，用于控制多个第二线程直接按照所述索引位置读取特征图和/或卷积核中的特征值，并利用读取到的所述特征值进行卷积处理，得到卷积特征，所述卷积特征用于表征对所述图像特征的提取结果，所述卷积处理过程不包括将特征图展开为矩阵。
9.一种电子设备，其特征在于，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为调用所述存储器存储的指令，以执行权利要求1至7中任意一项所述的方法。
10.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至7中任意一项所述的方法。
CN202110779002.5A 2021-07-09 2021-07-09 一种图像处理方法及装置、电子设备和存储介质 Active CN113378863B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110779002.5A CN113378863B (zh) 2021-07-09 2021-07-09 一种图像处理方法及装置、电子设备和存储介质
PCT/CN2022/078439 WO2023279740A1 (zh) 2021-07-09 2022-02-28 一种图像处理方法及装置、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110779002.5A CN113378863B (zh) 2021-07-09 2021-07-09 一种图像处理方法及装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN113378863A CN113378863A (zh) 2021-09-10
CN113378863B true CN113378863B (zh) 2023-12-19

Family

ID=77581607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110779002.5A Active CN113378863B (zh) 2021-07-09 2021-07-09 一种图像处理方法及装置、电子设备和存储介质

Country Status (2)

Country Link
CN (1) CN113378863B (zh)
WO (1) WO2023279740A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113378863B (zh) * 2021-07-09 2023-12-19 上海商汤科技开发有限公司 一种图像处理方法及装置、电子设备和存储介质
CN116342383A (zh) * 2022-12-08 2023-06-27 阿里云计算有限公司 张量处理方法、设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105809114A (zh) * 2016-02-29 2016-07-27 深圳市智美达科技股份有限公司 人脸检测方法及装置
CN110458280A (zh) * 2019-07-15 2019-11-15 武汉魅瞳科技有限公司 一种适用于移动端的卷积神经网络加速方法及***
CN110738316A (zh) * 2018-07-20 2020-01-31 北京三星通信技术研究有限公司 基于神经网络的操作方法、装置及电子设备
CN111831254A (zh) * 2019-04-15 2020-10-27 阿里巴巴集团控股有限公司 图像处理加速方法、图像处理模型存储方法及对应装置
CN111951268A (zh) * 2020-08-11 2020-11-17 长沙大端信息科技有限公司 颅脑超声图像并行分割方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220147791A1 (en) * 2019-06-21 2022-05-12 Intel Corporation A generic modular sparse three-dimensional (3d) convolution design utilizing sparse 3d group convolution
CN110348574B (zh) * 2019-07-17 2022-02-15 哈尔滨理工大学 一种基于zynq的通用卷积神经网络加速结构及设计方法
CN113378863B (zh) * 2021-07-09 2023-12-19 上海商汤科技开发有限公司 一种图像处理方法及装置、电子设备和存储介质
CN113378862B (zh) * 2021-07-09 2023-12-19 上海商汤科技开发有限公司 一种图像处理方法及装置、电子设备和存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105809114A (zh) * 2016-02-29 2016-07-27 深圳市智美达科技股份有限公司 人脸检测方法及装置
CN110738316A (zh) * 2018-07-20 2020-01-31 北京三星通信技术研究有限公司 基于神经网络的操作方法、装置及电子设备
CN111831254A (zh) * 2019-04-15 2020-10-27 阿里巴巴集团控股有限公司 图像处理加速方法、图像处理模型存储方法及对应装置
CN110458280A (zh) * 2019-07-15 2019-11-15 武汉魅瞳科技有限公司 一种适用于移动端的卷积神经网络加速方法及***
CN111951268A (zh) * 2020-08-11 2020-11-17 长沙大端信息科技有限公司 颅脑超声图像并行分割方法及装置

Also Published As

Publication number Publication date
WO2023279740A1 (zh) 2023-01-12
CN113378863A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
CN113378862B (zh) 一种图像处理方法及装置、电子设备和存储介质
CN113378863B (zh) 一种图像处理方法及装置、电子设备和存储介质
US20200294249A1 (en) Network module and distribution method and apparatus, electronic device, and storage medium
CN111597029B (zh) 数据处理方法及装置、电子设备和存储介质
CN109145970B (zh) 基于图像的问答处理方法和装置、电子设备及存储介质
CN109120862A (zh) 高动态范围图像获取方法、装置及移动终端
CN110188865B (zh) 信息处理方法及装置、电子设备和存储介质
CN112668707B (zh) 运算方法、装置及相关产品
CN113361540A (zh) 图像处理方法及装置、电子设备和存储介质
KR20220113919A (ko) 딥 러닝 네트워크 결정 방법, 장치, 전자 디바이스 및 저장 매체
CN116842307B (zh) 数据处理方法、装置、设备、芯片及存储介质
CN110991627A (zh) 信息处理装置、信息处理方法
CN112269595A (zh) 图像处理方法、装置、计算机设备及存储介质
CN109447258B (zh) 神经网络模型的优化方法及装置、电子设备和存储介质
CN109635926A (zh) 用于神经网络的注意力特征获取方法、装置及存储介质
CN111488964B (zh) 图像处理方法及装置、神经网络训练方法及装置
CN111694768B (zh) 运算方法、装置及相关产品
CN112988194B (zh) 基于设备信息的程序优化方法、装置、电子设备及存储介质
CN112734015B (zh) 网络生成方法及装置、电子设备和存储介质
CN115100492A (zh) Yolov3网络训练、pcb表面缺陷检测方法及装置
CN111626398B (zh) 运算方法、装置及相关产品
CN111860796B (zh) 运算方法、装置及相关产品
CN113159275A (zh) 网络训练方法、图像处理方法、装置、设备及存储介质
CN113128673A (zh) 数据处理方法、存储介质、神经网络处理器及电子设备
CN118093143B (zh) 大语言模型解码阶段的数据调度方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40054562

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant