CN113377144A - 一种输出端无过冲电压的线性稳压器电路 - Google Patents

一种输出端无过冲电压的线性稳压器电路 Download PDF

Info

Publication number
CN113377144A
CN113377144A CN202110572827.XA CN202110572827A CN113377144A CN 113377144 A CN113377144 A CN 113377144A CN 202110572827 A CN202110572827 A CN 202110572827A CN 113377144 A CN113377144 A CN 113377144A
Authority
CN
China
Prior art keywords
voltage
transistor
resistor
comparator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110572827.XA
Other languages
English (en)
Inventor
赵星
胡瑞芳
彭力
李禄
曹发兵
冯冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Wanbang Microelectronics Co ltd
Original Assignee
Jiangsu Wanbang Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Wanbang Microelectronics Co ltd filed Critical Jiangsu Wanbang Microelectronics Co ltd
Priority to CN202110572827.XA priority Critical patent/CN113377144A/zh
Publication of CN113377144A publication Critical patent/CN113377144A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明公开了一种输出端无过冲电压的线性稳压器电路，具体为运算放大器OP3的正输入端与基准电压VREF1相连，输出端与晶体管PMOS5的G端相连；晶体管PMOS5的S端连接电源电压VDD；晶体管PMOS5的D端连接电阻R6；电阻R6连接电阻R7后，R7接地；所述运算放大器OP3的负输入端连接至电阻R6与电阻R7的连接线上；晶体管PMOS5的D端与比较器OP4的正输入端相连；比较器OP4的负输入端输入基准电压VREF2，比较器OP4的输出端与晶体管NMOS8的G端相连；晶体管NMOS8的D端与晶体管PMOS5的D端相连至输出电压Vout；晶体管NMOS8的S端接地。本发明是在典型线性稳压器基础上新增一个比较器OP4和一个泄流MOS管NMOS8，即可在不改变线性稳压器瞬态特性前提下，可以有效降低线性稳压器电路输出端的过冲电压。

Description

一种输出端无过冲电压的线性稳压器电路
技术领域
本发明涉及集成电路技术领域，具体涉及一种输出端无过冲电压的线性稳压器电路。
背景技术
线性稳压器电路广泛地应用在各种芯片设计以及电子***设计中，它具有较低的漏失电压（输入和输出的压差）。在理想的情况下，线性稳压器电路能够输出可调节或固定的输出电压，该输出电压不随时间和温度变化，并且不受线路和负载变化的影响。
传统的线性稳压器电路如附图1所示，由运算放大器OP、输出驱动管PMOS、以及反馈电阻R1和R2组成。该线性稳压器电路采用PMOS管作为输出驱动管，可以支持低压差应用，但快上电或输出端负载突变时输出电压会有过冲，即当电源快速上电（即以纳秒级快速上电到所需工作电压VCC）时，电路内部器件工作点建立的过程中，使输出驱动PMOS管的栅极电压从低电平开始充电，输出驱动PMOS管会产生巨大的瞬时导通电流，把LDO的输出端充到较高的电压，从而产生过冲现象。较高的过冲电压会给线性稳压器后级电路造成不可恢复的电应力损伤。现有技术大多数基于调整运算放大器OP的内部设计来降低线性稳压器输出端的过冲电压，这些技术在降低线性稳压器输出端过冲电压的同时，也降低了线性稳压器的瞬态响应速度。
因此需要一个新的稳压器电路，能够在不改变线性稳压器瞬态特性的前提下，通过对线性稳压器输出端快速泄电的技术，可以有效降低线性稳压器输出端的过冲电压；从而保护其后级电路免受过电损伤。
发明内容
1.所要解决的技术问题：
针对上述技术问题，本发明提供一种输出端无过冲电压的线性稳压器电路，本发明在典型线性稳压器电路基础上，增加一个比较器OP4和一个泄流MOS管NMOS8；比较器OP4用于将线性稳压器输出端电压VOUT和基准电压VREF2进行比较，并根据比较结果输出一个控制NMOS8栅极的电压，由此控制NMOS8对输出端VOUT的泄电电流大小，以降低输出端VOUT的过冲电压。
2.技术方案：
一种输出端无过冲电压的线性稳压器电路，其特征在于：包括运算放大器OP3、晶体管PMOS5、电阻R6、电阻R7、比较器OP4、晶体管PMOS5；所述运算放大器OP3的正输入端与基准电压VREF1相连；运算放大器OP3的输出端与晶体管PMOS5的G端相连；晶体管PMOS5的S端连接电源电压VDD；晶体管PMOS5的D端连接电阻R6；电阻R6连接电阻R7后，R7接地；所述运算放大器OP3的负输入端连接至电阻R6与电阻R7的连接线上；晶体管PMOS5的D端与比较器OP4的正输入端相连；比较器OP4的负输入端输入基准电压VREF2，比较器OP4的输出端与晶体管NMOS8的G端相连；晶体管NMOS8的D端与 晶体管PMOS5的D端相连至输出电压Vout；晶体管NMOS8的S端接地。
进一步地，所述基准电压VREF2预设为在线性稳压器理论输出电压值VOUT0加上0.1V至0.3V之间的任意数值电压。
进一步地，所述比较器OP4由线性稳压器输出端VOUT提供供电电源，基准电压VREF2与比较器OP4的负相输入端相连。
进一步地，所述晶体管NMOS8为集成N型金属氧化物半导体场效应晶体管MOS-FET，其阈值电压介于0.5V至2.5V之间的任意数值电压。
3.有益效果：
本发明提供的线性稳压器电路，是在典型线性稳压器基础上新增一个比较器OP4和一个泄流MOS管NMOS8，即可在不改变线性稳压器瞬态特性前提下，可以有效降低线性稳压器电路输出端的过冲电压。
附图说明
图1为现有技术的线性稳压器电路的电路图；
图2为本发明提供的线性稳压器电路电路图。
具体实施方式
下面结合附图对本发明进行具体的说明。
如附图2所示，一种输出端无过冲电压的线性稳压器电路，其特征在于：包括运算放大器OP3、晶体管PMOS5、电阻R6、电阻R7、比较器OP4、晶体管PMOS5；所述运算放大器OP3的正输入端与基准电压VREF1相连；运算放大器OP3的输出端与晶体管PMOS5的G端相连；晶体管PMOS5的S端连接电源电压VDD；晶体管PMOS5的D端连接电阻R6；电阻R6连接电阻R7后，R7接地；所述运算放大器OP3的负输入端连接至电阻R6与电阻R7的连接线上；晶体管PMOS5的D端与比较器OP4的正输入端相连；比较器OP4的负输入端输入基准电压VREF2，比较器OP4的输出端与晶体管NMOS8的G端相连；晶体管NMOS8的D端与 晶体管PMOS5的D端相连至输出电压Vout；晶体管NMOS8的S端接地。
进一步地，所述基准电压VREF2预设为在线性稳压器理论输出电压值VOUT0加上0.1V至0.3V之间的任意数值电压。
进一步地，所述比较器OP4由线性稳压器输出端VOUT提供供电电源，基准电压VREF2与比较器OP4的负相输入端相连。
进一步地，所述晶体管NMOS8为集成N型金属氧化物半导体场效应晶体管MOS-FET，其阈值电压介于0.5V至2.5V之间的任意数值电压。
下面对本专利实现原理进行分析：
现有技术中的线性稳压器的输出端电压VOUT与基准电压VREF1之间的关系，可由运算放大器OP3两个输入端“虚短”的原理，即运算放大器正相输入端的电压等于负相输入端的电压，即为：
Figure DEST_PATH_IMAGE001
根据输出端电压采样原理，得出：
Figure 227749DEST_PATH_IMAGE002
联立上述两式，可得出：
Figure 979804DEST_PATH_IMAGE003
上式便是线性稳压器电路输出电压与输入基准电压之间的理论VOUT0计算公式。
本方案中，将基准电压VREF2电压设置在线性稳压器理论输出电压值VOUT0+0.1V。根据比较器OP4的工作原理，OP4的输出电压Vop4可由下式表示。
Figure 989218DEST_PATH_IMAGE004
上式中Av_op4是比较器OP4的放大倍数。当线性调整器的输出端电压Vout比其理论电压Vout0高出0.1V后，Vop4的电压就由上述表达式计算得出。
因Vop4电压控制NMOs8管对线性调制器输出端的泄电电流Ids8的大小，其值由下述表达式确定：
Figure 990672DEST_PATH_IMAGE005
联合前述分析，可得知线性稳压器输出端过冲电压泄电电流Ids8的最终表达式为：
Figure 110943DEST_PATH_IMAGE006
由上式可知，若线性稳压器输出端过冲电压越大，NMOS8管对输出端的泄电电流也就越大，两者之间呈现平方律的关系。
本发明提供的一种输出端无过冲电压的线性稳压器电路中，运输放大器OP4和NMOS8组成的快速降低输出端过冲电压电路，能非常迅速的控制线性稳压器的泄电电流，从而能较好的控制线性稳压器输出端的电压，这一技术对快速响应线性稳压器的设计具有较好的参考意义。
虽然本发明已以较佳实施例公开如上，但它们并不是用来限定本发明的，任何熟习此技艺者，在不脱离本发明之精神和范围内，自当可作各种变化或润饰，因此本发明的保护范围应当以本申请的权利要求保护范围所界定的为准。

Claims (4)

1.种输出端无过冲电压的线性稳压器电路，其特征在于：包括运算放大器OP3、晶体管PMOS5、电阻R6、电阻R7、比较器OP4、晶体管PMOS5；所述运算放大器OP3的正输入端与基准电压VREF1相连；运算放大器OP3的输出端与晶体管PMOS5的G端相连；晶体管PMOS5的S端连接电源电压VDD；晶体管PMOS5的D端连接电阻R6；电阻R6连接电阻R7后，R7接地；所述运算放大器OP3的负输入端连接至电阻R6与电阻R7的连接线上；晶体管PMOS5的D端与比较器OP4的正输入端相连；比较器OP4的负输入端输入基准电压VREF2，比较器OP4的输出端与晶体管NMOS8的G端相连；晶体管NMOS8的D端与 晶体管PMOS5的D端相连至输出电压Vout；晶体管NMOS8的S端接地。
2.根据权利要求1所述的一种输出端无过冲电压的线性稳压器电路，其特征在于：所述基准电压VREF2预设为在线性稳压器理论输出电压值VOUT0加上0.1V至0.3V之间的任意数值电压。
3.根据权利要求1所述的一种输出端无过冲电压的线性稳压器电路，其特征在于：所述比较器OP4由线性稳压器输出端VOUT提供供电电源，基准电压VREF2与比较器OP4的负相输入端相连。
4.根据权利要求1所述的一种输出端无过冲电压的线性稳压器电路，其特征在于：所述晶体管NMOS8为集成N型金属氧化物半导体场效应晶体管MOS-FET，其阈值电压介于0.5V至2.5V之间的任意数值电压。
CN202110572827.XA 2021-05-25 2021-05-25 一种输出端无过冲电压的线性稳压器电路 Pending CN113377144A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110572827.XA CN113377144A (zh) 2021-05-25 2021-05-25 一种输出端无过冲电压的线性稳压器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110572827.XA CN113377144A (zh) 2021-05-25 2021-05-25 一种输出端无过冲电压的线性稳压器电路

Publications (1)

Publication Number Publication Date
CN113377144A true CN113377144A (zh) 2021-09-10

Family

ID=77571952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110572827.XA Pending CN113377144A (zh) 2021-05-25 2021-05-25 一种输出端无过冲电压的线性稳压器电路

Country Status (1)

Country Link
CN (1) CN113377144A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114003080A (zh) * 2021-11-02 2022-02-01 无锡中微爱芯电子有限公司 一种消除线性稳压器输出过冲的方法与电路
CN115469242A (zh) * 2022-09-13 2022-12-13 江苏万邦微电子有限公司 负电源监控***及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
US20150346750A1 (en) * 2014-06-02 2015-12-03 Dialog Semiconductor Gmbh Current Sink Stage for LDO
CN105334900A (zh) * 2015-11-19 2016-02-17 成都华微电子科技有限公司 快速瞬态响应低压差线性稳压器
US20170308108A1 (en) * 2016-04-21 2017-10-26 Freescale Semiconductor, Inc. Voltage supply regulator with overshoot protection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
US20150346750A1 (en) * 2014-06-02 2015-12-03 Dialog Semiconductor Gmbh Current Sink Stage for LDO
CN105334900A (zh) * 2015-11-19 2016-02-17 成都华微电子科技有限公司 快速瞬态响应低压差线性稳压器
US20170308108A1 (en) * 2016-04-21 2017-10-26 Freescale Semiconductor, Inc. Voltage supply regulator with overshoot protection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114003080A (zh) * 2021-11-02 2022-02-01 无锡中微爱芯电子有限公司 一种消除线性稳压器输出过冲的方法与电路
CN115469242A (zh) * 2022-09-13 2022-12-13 江苏万邦微电子有限公司 负电源监控***及方法
CN115469242B (zh) * 2022-09-13 2024-01-12 江苏万邦微电子有限公司 负电源监控***及方法

Similar Documents

Publication Publication Date Title
US9454164B2 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
JPWO2006016456A1 (ja) 回路の保護方法、保護回路およびそれを利用した電源装置
CN108235744A (zh) 低压差线性稳压电路
CN113110694B (zh) 一种具有电流浪涌抑制的低压差线性稳压器电路
CN113377144A (zh) 一种输出端无过冲电压的线性稳压器电路
US9323264B2 (en) Voltage regulator apparatus with sensing modules and related operating method thereof
CN113760029A (zh) 一种基于全mos基准源的新型低压差线性稳压器
CN203536947U (zh) 电流限制电路
CN113448372A (zh) 低压差稳压器的补偿
CN111880596B (zh) 一种应用于超低静态电流ldo的动态偏置电路
CN117155123A (zh) 一种适用于ldo的瞬态跳变过冲抑制电路及其控制方法
CN116048178A (zh) 一种基于温度的限流保护电路、芯片以及电子设备
WO2022188458A1 (zh) 线性稳压器、电子设备及线性稳压器折返限流的方法
CN103488235A (zh) 电流限制电路、电压调节器及dc-dc转换器
CN111596719B (zh) 一种带防反接功能的高压ldo电路
CN209709677U (zh) 一种高效率电流检测和限流功能的保护电路
CN114185384B (zh) 一种用于低功耗ldo的瞬态增强电路
CN115756081A (zh) 一种基于电流反馈的稳压电路
CN113031694B (zh) 一种低功耗的低压差线性稳压器及其控制电路
CN113364248B (zh) 一种dc-dc误差放大器的输出钳位电路
TWI395079B (zh) 具限流機制之低壓降穩壓器
CN113282132B (zh) 一种简易型输出端无过冲电压的线性稳压器电路
CN114489216A (zh) 一种应用于ldo的保护电路
CN114281140A (zh) 一种高精度限流折返保护电路
CN112667019A (zh) 一种运用于ldo的省电省面积的软启动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210910

RJ01 Rejection of invention patent application after publication